JP2000200804A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2000200804A
JP2000200804A JP11234380A JP23438099A JP2000200804A JP 2000200804 A JP2000200804 A JP 2000200804A JP 11234380 A JP11234380 A JP 11234380A JP 23438099 A JP23438099 A JP 23438099A JP 2000200804 A JP2000200804 A JP 2000200804A
Authority
JP
Japan
Prior art keywords
external connection
semiconductor device
insulating resin
electrode terminal
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11234380A
Other languages
English (en)
Inventor
Mitsutoshi Azuma
光敏 東
Hideaki Sakaguchi
秀明 坂口
Kazunari Imai
一成 今井
Masahiro Kyozuka
正宏 経塚
Mitsuharu Shimizu
満晴 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP11234380A priority Critical patent/JP2000200804A/ja
Priority to KR1019990047257A priority patent/KR20000029392A/ko
Priority to DE69927108T priority patent/DE69927108T2/de
Priority to TW088118814A priority patent/TW434763B/zh
Priority to EP99308579A priority patent/EP0997939B1/en
Priority to US09/430,189 priority patent/US20030107131A1/en
Publication of JP2000200804A publication Critical patent/JP2000200804A/ja
Priority to US09/874,277 priority patent/US20010028108A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 ワイヤを用いて形成した緩衝性を有する外部
接続端子を備えた半導体装置で、実装時の熱応力等を好
適に緩和することができ、また、実装時の配線間の電気
的短絡や配線間のマイグレーションを防止して確実な実
装が可能な製品として提供する。 【解決手段】 半導体素子１０の電極端子形成面に形成
された電極端子１４と電気的に接続されて形成された再
配線部１８に、ワイヤ１２ａにより形成された外部接続
端子１２が立設された半導体装置において、前記電極端
子形成面が電気的絶縁性を有する絶縁樹脂３０によって
被覆されているとともに、前記外部接続端子１２の先端
部が前記絶縁樹脂３０から露出している。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関する。
【０００２】
【従来の技術】半導体素子と略同サイズに形成する半導
体装置として、図１０に示すような半導体素子１０の電
極端子形成面に外部接続端子１２としてワイヤを折曲さ
せて取り付けた製品が提案されている。図は半導体装置
の一部分を拡大して示すものであり、１４が半導体素子
１０の表面に設けた電極端子、１６がパッシベーション
膜、１７が電気的絶縁層、１８が再配線部である。再配
線部１８は一端側で電極端子に接続し、他端側が外部接
続端子１２を接続するパッド部に形成されている。外部
接続端子１２は金ワイヤ１２ａの外面にニッケル合金等
の保護めっき１２ｂを施したものである。
【０００３】図１１に半導体素子１０の電極端子形成面
にワイヤによる外部接続端子１２を形成する製造工程を
示す。図１１(a)は半導体素子１０の電極端子形成面が
電極端子１４を露出させてパッシベーション膜１６によ
って被覆された状態を示す。図１１(b)は電気的絶縁層
１７を形成する工程で、ポリイミド樹脂等の電気的絶縁
性を有する樹脂材によって電極端子形成面を被覆して電
気的絶縁層１７を形成し、電極端子１４が形成された部
位をエッチングして電極端子１４を露出させた状態を示
す。図１１(c)は電極端子形成面に再配線部１８を形成
する工程であり、まず、チタン−タングステン合金をス
パッタリングして金属層１８ａを形成し、次に、金をス
パッタリングして金層１８ｂを形成した状態である。金
属層１８ａと金層１８ｂが積層され、金属層１８ａが電
極端子１４と電気的に接続される。
【０００４】図１１(d)は金層１８ｂをエッチングする
ためにレジストパターン２０を形成した状態である。レ
ジストパターン２０はエッチングの際に金層１８ｂを残
す部位を被覆するようにパターン形成する。図１１(e)
は金層１８ｂをエッチングして所定の金パターン１８ｃ
を形成した状態である。図１１(f)は、金パターン１８
ｃに金ワイヤをワイヤボンディングするため、金パター
ン１８ｃのうち金ワイヤをボンディングするボンディン
グ部を除いてレジスト２２によって被覆した状態を示
す。図１１(g)は、金パターン１８ｃのボンディング部
にワイヤボンディングの方法を利用して金ワイヤ１２ａ
をボンディングした状態である。金ワイヤ１２ａはＬ字
形に曲げ、端部を切断して起立させるようにする。図１
１(h)は、金ワイヤ１２ａの表面にニッケル合金めっき
等の保護めっき１２ｂを施す工程である。この保護めっ
き１２ｂは、金属層１８ａをめっき給電層とする電解め
っきによって施すことができる。
【０００５】図１１(i)は、レジスト２２を除去した状
態で、この状態で金属層１８ａをエッチングすることに
よって図１１(j)に示すように、独立したパターンの再
配線部１８が形成される。金属層１８ａをエッチングし
て再配線部１８を形成する工程では、金属層１８ａがエ
ッチングされ、金層１８ｂが侵されないエッチング液を
利用してエッチングする。こうして、半導体素子１０の
電極端子形成面に独立した配線パターンの再配線部１８
が形成され、再配線部１８に外部接続端子１２が立設さ
れた半導体装置が得られる。
【０００６】
【発明が解決しようとする課題】上記のように金ワイヤ
１２ａをＬ字状に折曲させて形成するのは外部接続端子
１２が弾性を備えて一定の緩衝性が得られるようにする
ためである。この半導体装置は外部接続端子１２の先端
部を実装基板に接合して実装するから、外部接続端子１
２が緩衝性を備えることによって半導体装置を実装した
際に実装基板と半導体装置との間で生じる熱応力等を回
避できるようにしたものである。
【０００７】このように、金ワイヤ１２ａを用いて外部
接続端子１２を形成した半導体装置では、外部接続端子
１２の先端部を実装基板に接合した際に接合に使用する
はんだが再配線部１８の表面に付着して、配線を短絡さ
せることがあったり、吸湿により配線間でマイグレーシ
ョンが発生するという問題があった。これは、外部接続
端子１２と再配線部１８が電極端子形成面に露出して形
成され、実装時にはんだがはい上がったりすることがあ
るからである。
【０００８】本発明はこれらの問題点を解消すべくなさ
れたものであり、その目的とするところは、半導体素子
の電極端子形成面に形成された電極端子と電気的に接続
してワイヤを折曲して形成した外部接続端子を備えた半
導体装置として、外部接続端子が所要の緩衝性を備えて
実装時の熱応力等を好適に回避できるとともに、実装時
に再配線部が電気的に短絡するといった問題を確実に解
消することができ、実装等の取り扱いが容易な半導体装
置及びその製造方法を提供するにある。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明は次の構成を備える。すなわち、半導体素子
の電極端子形成面に形成された電極端子と電気的に接続
されて形成された再配線部に、ワイヤにより形成された
外部接続端子が立設された半導体装置において、前記電
極端子形成面が電気的絶縁性を有する絶縁樹脂によって
被覆されているとともに、前記外部接続端子の先端部が
前記絶縁樹脂から露出していることを特徴とする。ま
た、前記外部接続端子が、前記再配線部にワイヤボンデ
ィングにより接合され、略Ｌ字状の側面形状に形成され
ていることを特徴とする。
【００１０】また、半導体素子の電極端子形成面に形成
された電極端子と電気的に接続されて形成された再配線
部にワイヤの一端をボンディングし、ワイヤが起立して
支持された外部接続端子を形成する半導体装置の製造方
法において、前記外部接続端子を形成した後、前記電極
端子形成面と前記外部接続端子の外面とを電気的絶縁性
を有する絶縁樹脂により被覆し、前記外部接続端子の先
端部を被覆する絶縁樹脂を除去して、外部接続端子の先
端部を絶縁樹脂から露出させることを特徴とする。ま
た、前記半導体素子の電極端子形成面を前記外部接続端
子が埋没する深さに前記絶縁樹脂により被覆し、該絶縁
樹脂の外面をエッチングして、外部接続端子の先端部を
絶縁樹脂から露出させることを特徴とする。
【００１１】
【発明の実施の形態】以下、本発明の好適な実施形態に
ついて詳細に説明する。図１は本発明に係る半導体装置
の一実施形態を示す。本実施形態の半導体装置は図１０
で示す半導体装置と同様に、半導体素子１０の電極端子
形成面に設けた再配線部１８に接続して金ワイヤ１２ａ
を側面形状でＬ字状に折曲させて取り付けて外部接続端
子１２を形成したものである。なお、外部接続端子１２
は本実施形態では側面形状をＬ字状に形成しているが、
Ｌ字状以外のＳ字形あるいは円弧形等の曲線状に湾曲し
た形状等であってもよい。再配線部１８はパッシベーシ
ョン膜１６を被覆する電気的絶縁層１７の表面に一端を
電極端子１４に接続して形成されている。１８ａが電極
端子１４に電気的に接続して形成した金属層である。
【００１２】実施形態の半導体装置は電極端子形成面に
形成した再配線部１８を電気的絶縁性を有する絶縁樹脂
３０によって被覆した他は図１０に示す従来の半導体装
置の構成と同様である。外部接続端子１２は基部から露
出するが、絶縁樹脂３０によって電極端子形成面の全面
が被覆される。こうして、電極端子形成面を絶縁樹脂３
０によって被覆することにより、再配線部１８が外部に
露出せずに保護され、半導体装置を実装基板に実装した
際にはんだが再配線部１８に付着して配線間を電気的に
短絡するといったことを防止し、隣接する再配線部１８
の間でのマイグレーションを防止することができる。こ
れによって、本実施形態の半導体装置によれば、配線間
の電気的短絡等を生じさせることなく確実に実装するこ
とが可能になり、実装等の取り扱いが容易な半導体装置
として提供することができる。
【００１３】半導体素子１０の電極端子形成面を絶縁樹
脂３０によって被覆した半導体装置を製造する方法は、
図１１に示す従来の半導体装置の製造方法で工程(i)ま
での工程は全く同様であり、工程(i)の後、電気的絶縁
性を有する樹脂材により電極端子形成面をコーティング
して、硬化させ（図２(a)）、次に、コーティング時に
外部接続端子１２の外面に付着した樹脂材３０ａをエッ
チングして除去する（図２(b)）ことによって形成でき
る。半導体素子１０の電極端子形成面を樹脂材によって
被覆する方法としては、スピンコーティング、スプレー
法等がある。
【００１４】上記実施形態の半導体装置は半導体素子１
０の電極端子形成面を絶縁樹脂３０によって被覆し、外
部接続端子１２は基部部分から露出した形態のものであ
るのに対して、図３、４に示す半導体装置は、半導体素
子１０の電極端子形成面を絶縁樹脂３０によって比較的
厚く被覆し、絶縁樹脂３０の外面から外部接続端子１２
の先端部のみ露出させるように形成した実施形態を示
す。図３に示す実施形態では、外部接続端子１２は上述
した実施形態と同様に側面形状でＬ字状に折曲して形成
し、外部接続端子１２の先端部が絶縁樹脂３０の外面か
ら露出する形態となっている。外部接続端子１２は金ワ
イヤ１２ａの外面に保護めっき１２ｂが形成されたもの
である。
【００１５】図４に示す実施形態では、外部接続端子１
２を電極端子形成面に垂直に起立させて形成し、絶縁樹
脂３０の外面から外部接続端子１２の先端部を突出さ
せ、外部接続端子１２の先端部にはんだバンプ３２を形
成している。外部接続端子１２の先端部にはんだバンプ
３２を形成するには、はんだペーストを印刷して外部接
続端子１２の先端部に付着させ、はんだリフローして接
合する等の方法によればよい。外部接続端子１２の先端
部にはんだバンプ３２を接合するため、外部接続端子１
２は金ワイヤ自体とするか、めっき濡れ性を良好にする
ため金ワイヤにパラジウムめっきを施したもの、金ワイ
ヤにニッケル−コバルト合金めっきを施しさらにパラジ
ウムめっきを施したものが好適に使用できる。
【００１６】図３、４に示す実施形態の場合は、外部接
続端子１２を絶縁樹脂３０に埋設させるようにするか
ら、電極端子形成面を絶縁樹脂３０によって被覆する操
作が比較的容易であるという利点がある。これらの半導
体装置を製造する場合も、電極端子形成面に外部接続端
子１２を形成するまでの工程は従来と同様である。外部
接続端子１２を形成した後、半導体素子１０の電極端子
形成面の全面に外部接続端子１２が埋没するように絶縁
樹脂３０をコーティングし、絶縁樹脂３０の外面をエッ
チングして外部接続端子１２の先端部が絶縁樹脂３０の
表面から露出するようにすればよい。
【００１７】なお、図３、４に示すように先端部を残し
て外部接続端子１２を絶縁樹脂３０中に埋設した場合
は、低弾性率の絶縁樹脂３０を使用して、実装時に熱応
力等が絶縁樹脂３０の部分で緩和できるようにするのが
よい。絶縁樹脂３０としては、弾性率が１ＫＰａ以下の
材料が好適に使用であり、エポキシ系、アクリル系等の
樹脂材、シリコーン樹脂等が好適である。このような低
弾性率の絶縁樹脂３０を使用することによって、半導体
装置を実装した際の熱応力等を効果的に緩和することが
でき、また、実装した際に配線間が電気的に短絡すると
いったことがなく、取り扱いやすい半導体装置として提
供することができる。
【００１８】上記各実施形態の半導体装置では、外部接
続端子１２として金ワイヤ１２ａにニッケル−コバルト
合金めっきによる保護メッキ１２ｂを施したものを使用
するが、図３、４に示すように半導体素子１０の電極端
子形成面を絶縁樹脂３０によって被覆した場合は、外部
接続端子１２の外面を保護めっき１２ｂによって被覆し
ないことも可能である。絶縁樹脂３０によって外部接続
端子１２が保護されるようになるからである。
【００１９】図５は半導体装置のさらに他の実施形態を
示す。本実施形態の半導体装置は電気的絶縁性を有する
絶縁樹脂３０によって再配線部１８を含む電極端子形成
面を全面的に被覆するとともに、電極端子形成面から突
出する外部接続端子１２については、実装基板に接続さ
れる先端部を除いて絶縁樹脂３０によって被覆したこと
を特徴とする。絶縁樹脂３０は再配線部１８を含む電極
端子形成面を被覆することによって再配線部１８が外部
に露出しないよう保護し、上記実施形態と同様に、半導
体装置を実装する際に用いるはんだが再配線部１８に付
着して配線間が電気的に短絡する問題を解消し、また隣
接する配線間のマイグレーションを防止する。
【００２０】絶縁樹脂３０は金ワイヤ１２ａの外面を被
覆するから、絶縁樹脂３０で被覆された状態で外部接続
端子１２が所要の弾性を有するよう絶縁樹脂３０にはあ
る程度の柔軟性を有する低弾性の樹脂材を使用する。絶
縁樹脂３０には弾性率が１ＫＰａ以下の材料が好適に使
用でき、エポキシ系、アクリル系等の樹脂材、シリコー
ン樹脂等が好適に使用できる。低弾性の絶縁樹脂３０を
用いて金ワイヤ１２ａの外面を被覆すると、従来のよう
に金ワイヤ１２ａの外面を保護めっき１２ｂによって被
覆した場合にくらべて外部接続端子１２は十分な弾性を
有し、実装時における緩和作用が良好となる。
【００２１】図６、７は本実施形態の半導体装置の製造
工程を示す。図６(a) は半導体素子１０の電極端子形成
面に再配線部１８を形成した状態を示す。本実施形態で
は、外部接続端子１２となる金ワイヤ１２ａの外面に保
護めっき１２ｂを施さないから、図１１に示す従来工程
における図(e)の工程で金属層１８ａをエッチングする
ことによって再配線部１８を形成することができる。な
お、再配線部１８を形成する他の方法として、電極端子
形成面に形成した電気的絶縁層１７の表面にスパッタリ
ング等により導体層を形成し、導体層の表面に再配線部
１８を形成する部位のみを被覆したレジストパターンを
形成し、レジストパターンをマスクとして導体層をエッ
チングすることにより、再配線部１８を残して形成する
方法もある。
【００２２】図６(b) は再配線部１８に金ワイヤ１２ａ
をボンディングして外部接続端子１２を形成した状態を
示す。金ワイヤ１２ａは半導体素子のワイヤボンディン
グで使用するボンディングツール２４を使用し、金ワイ
ヤ１２ａをまず、再配線部１８にボンディングした後、
ボンディングツール２４の動きを制御することによって
図のようなＬ字状に金ワイヤ１２ａを曲げて所要の外部
接続端子１２の形状に形成することができる。
【００２３】図６(c) は半導体素子１０の電極端子形成
面を液状の絶縁樹脂３０にディップして、半導体素子１
０の電極端子形成面と外部接続端子１２の外面とを絶縁
樹脂３０によって被覆する工程を示す。なお、半導体素
子１０の電極端子形成面と外部接続端子１２とを液状の
絶縁樹脂３０にディップするかわりに、液状の絶縁樹脂
３０を半導体素子１０の電極端子形成面にスプレーして
電極端子形成面の全面と外部接続端子１２を絶縁樹脂３
０によって被覆してもよい。
【００２４】図７(a) は上記工程により半導体素子１０
の電極端子形成面と外部接続端子１２の外面が絶縁樹脂
３０によって被覆された状態を示す。絶縁樹脂３０によ
って電極端子形成面と外部接続端子１２の表面とを被覆
した後、絶縁樹脂３０をキュアする。キュア後、外部接
続端子１２の先端部を露出させる。外部接続端子１２の
先端部を露出させるには、たとえば、図７(a) に示すよ
うに剥離液４０に外部接続端子１２の先端部を浸漬さ
せ、外部接続端子１２の先端部を被覆する絶縁樹脂３０
を溶解して除去すればよい。なお、絶縁樹脂３０によっ
て電極端子形成面と外部接続端子１２の外面を被覆した
後、仮キュアして外部接続端子１２の先端部の絶縁樹脂
３０を溶解除去し、最後に本キュアする工程によること
もできる。仮キュアした状態は絶縁樹脂３０が容易に溶
解除去できるという利点がある。
【００２５】図７(b) はこうして、外部接続端子１２の
先端部が露出し、外部接続端子１２の先端部を除く部分
と電極端子形成面の全面が絶縁樹脂３０によって被覆さ
れて得られた半導体装置を示す。この半導体装置は、外
部接続端子１２が絶縁樹脂３０によって被覆されること
によって外部接続端子１２が補強して支持され、絶縁樹
脂３０が一定の柔軟性を有することから外部接続端子１
２の弾性を制約することがなく、半導体装置を実装した
際の熱応力等を好適に緩和することが可能である。
【００２６】また、本実施形態の半導体装置では、外部
接続端子１２の先端部の露出量を調節することによっ
て、実装時のはんだ濡れ性を制御することができる。図
８(a)に示すように絶縁樹脂３０によって外部接続端子
１２の外面を被覆すると、はんだ５０のはい上がりを絶
縁樹脂３０を設けた部位で止めることができる。図８
(b) は絶縁樹脂３０によって外部接続端子１２が被覆さ
れていない場合で、はんだ５０がはい上がる状態を示
す。
【００２７】図９は半導体素子１０の電極端子形成面を
外部接続端子１２が埋没するように絶縁樹脂３０によっ
て被覆する実施形態を示す。図９(a) は半導体素子１０
の電極端子形成面を絶縁樹脂３０によって被覆して外部
接続端子１２を絶縁樹脂３０によって被覆した状態であ
る。外部接続端子１２は上記実施形態と同様に金ワイヤ
のみによって形成したものである。外部接続端子１２を
埋没させるように絶縁樹脂３０によって被覆するには、
たとえばスピンコートによればよい。図９(a)に示すよ
うに、半導体素子１０の電極端子形成面を絶縁樹脂３０
によって被覆した後、絶縁樹脂３０の剥離液に絶縁樹脂
３０の外面を浸漬することによって、外部接続端子１２
の先端部のみを絶縁樹脂３０の表面から露出させること
ができる。
【００２８】本発明に係る半導体装置の製造方法におい
て、液状等の絶縁樹脂３０を用いて半導体素子１０の電
極端子形成面を被覆し、あるいは外部接続端子１２の外
面を被覆する方法は、作業が容易であり、半導体素子１
０の電極端子形成面を絶縁樹脂３０によって被覆するこ
とは容易である。また、本発明に係る半導体装置の製造
方法は、個片の半導体素子をワークとする場合も半導体
ウエハをワークとする場合もともに適用可能であり、効
率的な作業工程を採用することができる。半導体ウエハ
をワークとする場合は、半導体ウエハの電極端子形成面
に外部接続端子１２を取り付けた状態で、電極端子形成
面を絶縁樹脂３０によって被覆した後、個片の半導体装
置に切断すればよい。
【００２９】なお、上記実施形態においてはいずれも半
導体素子１０の電極端子形成面に再配線部１８を設け、
再配線部１８に外部接続端子１２を接続する構成として
いるが、電極端子形成面に再配線部１８を設けずに電極
端子１４そのものに外部接続端子１２を接続して形成す
ることもできる。また、絶縁樹脂３０として紫外線硬化
樹脂を使用するといったことも可能であり、絶縁樹脂３
０で電極端子形成面を被覆した後、紫外線を照射して絶
縁樹脂３０を硬化させるといったことが可能である。
【００３０】
【発明の効果】本発明に係る半導体装置は、半導体素子
の電極端子形成面に形成された再配線部が絶縁樹脂によ
って被覆されているから、半導体素子を実装した際に、
配線間で電気的短絡が生じたり、マイグレーションが生
じるといった問題を解消することができる。また、再配
線部を被覆する絶縁樹脂として所要の緩衝性を有する素
材を使用する等により、実装時に実装基板と半導体素子
との間で生じる熱応力等を効果的に緩和することがで
き、信頼性の高い半導体装置として提供することができ
る。また、本発明に係る半導体装置の製造方法によれ
ば、半導体素子の電極端子形成面を絶縁樹脂によって容
易に被覆することができ、信頼性が高く、実装等の取り
扱いが容易な半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の一実施形態の構成を
示す断面図である。
【図２】図１に示す半導体装置の製造方法を示す説明図
である。
【図３】本発明に係る半導体装置の他の実施形態の構成
を示す断面図である。
【図４】本発明に係る半導体装置のさらに他の実施形態
の構成を示す断面図である。
【図５】本発明に係る半導体装置のさらに他の実施形態
の構成を示す断面図である。
【図６】図５に示す半導体装置の製造方法を示す説明図
である。
【図７】図５に示す半導体装置の製造方法を示す説明図
である。
【図８】半導体装置を実装した場合のはんだのはい上が
りを示す説明図である。
【図９】本発明に係る半導体装置の他の製造方法を示す
説明図である。
【図１０】半導体装置の従来の構成を示す断面図であ
る。
【図１１】半導体装置の従来の製造方法を示す説明図で
ある。
【符号の説明】
１０ 半導体素子 １２ａ 金ワイヤ １２ｂ 保護メッキ １２ 外部接続端子 １４ 電極端子 １６ パッシベーション膜 １７ 電気的絶縁層 １８ 再配線部 １８ａ 金属層 １８ｂ 金層 １８ｃ 金パターン ２０ レジストパターン ２２ レジスト ２４ ボンディングツール ３０ 絶縁樹脂 ３０ａ 樹脂材 ４０ 剥離液
───────────────────────────────────────────────────── フロントページの続き (72)発明者 今井 一成 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 (72)発明者 経塚 正宏 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 (72)発明者 清水 満晴 長野県長野市大字栗田字舎利田711番地 新光電気 工業株式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子の電極端子形成面に形成され
    た電極端子と電気的に接続されて形成された再配線部
    に、ワイヤにより形成された外部接続端子が立設された
    半導体装置において、 前記電極端子形成面が電気的絶縁性を有する絶縁樹脂に
    よって被覆されているとともに、前記外部接続端子の先
    端部が前記絶縁樹脂から露出していることを特徴とする
    半導体装置。
  2. 【請求項２】 前記外部接続端子が、前記再配線部にワ
    イヤボンディングにより接合され、略Ｌ字状の側面形状
    に形成されていることを特徴とする請求項１記載の半導
    体装置。
  3. 【請求項３】 半導体素子の電極端子形成面に形成され
    た電極端子と電気的に接続されて形成された再配線部に
    ワイヤの一端をボンディングし、ワイヤが起立して支持
    された外部接続端子を形成する半導体装置の製造方法に
    おいて、 前記外部接続端子を形成した後、前記電極端子形成面と
    前記外部接続端子の外面とを電気的絶縁性を有する絶縁
    樹脂により被覆し、 前記外部接続端子の先端部を被覆する絶縁樹脂を除去し
    て、外部接続端子の先端部を絶縁樹脂から露出させるこ
    とを特徴とする半導体装置の製造方法。
  4. 【請求項４】 前記半導体素子の電極端子形成面を前記
    外部接続端子が埋没する深さに前記絶縁樹脂により被覆
    し、 該絶縁樹脂の外面をエッチングして、外部接続端子の先
    端部を絶縁樹脂から露出させることを特徴とする請求項
    ３記載の半導体装置の製造方法。
JP11234380A 1998-10-30 1999-08-20 半導体装置及びその製造方法 Pending JP2000200804A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP11234380A JP2000200804A (ja) 1998-10-30 1999-08-20 半導体装置及びその製造方法
KR1019990047257A KR20000029392A (ko) 1998-10-30 1999-10-28 외부 접속 단자를 갖는 반도체 장치 및 그 제조 방법
DE69927108T DE69927108T2 (de) 1998-10-30 1999-10-29 Halbleiteranordnung mit einem Leitungsdraht
TW088118814A TW434763B (en) 1998-10-30 1999-10-29 Semiconductor device having external connecting terminals and process for manufacturing the device
EP99308579A EP0997939B1 (en) 1998-10-30 1999-10-29 Semiconductor device comprising a lead wire
US09/430,189 US20030107131A1 (en) 1998-10-30 1999-10-29 Semiconductor device having external connecting terminals and process for manufacturing the device
US09/874,277 US20010028108A1 (en) 1998-10-30 2001-06-06 Semiconductor device having external connecting terminals and process for manufacturing the device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-310834 1998-10-30
JP31083498 1998-10-30
JP11234380A JP2000200804A (ja) 1998-10-30 1999-08-20 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2000200804A true JP2000200804A (ja) 2000-07-18

Family

ID=26531540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11234380A Pending JP2000200804A (ja) 1998-10-30 1999-08-20 半導体装置及びその製造方法

Country Status (6)

Country Link
US (2) US20030107131A1 (ja)
EP (1) EP0997939B1 (ja)
JP (1) JP2000200804A (ja)
KR (1) KR20000029392A (ja)
DE (1) DE69927108T2 (ja)
TW (1) TW434763B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6690090B2 (en) 2001-01-26 2004-02-10 Nec Electronics Corporation Semiconductor device having reliable coupling with mounting substrate
US6972496B2 (en) * 2001-06-12 2005-12-06 Hynix Semiconductor Inc. Chip-scaled package having a sealed connection wire
US7025600B2 (en) 2003-02-25 2006-04-11 Shinko Electric Industries Co., Ltd. Semiconductor device having external contact terminals and method for using the same
JP2007266567A (ja) * 2006-03-29 2007-10-11 Hynix Semiconductor Inc 高速及び高性能の半導体パッケージ
JP2010129671A (ja) * 2008-11-26 2010-06-10 Mitsubishi Electric Corp 電力用半導体モジュール
KR20180003466A (ko) * 2016-06-30 2018-01-09 쿨리케 앤드 소파 인더스트리즈, 인코포레이티드 와이어 루프에 대한 와이어 루프 프로파일을 생성하는 방법 및 인접한 와이어 루프 사이의 적절한 클리어런스를 검사하는 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3502800B2 (ja) * 1999-12-15 2004-03-02 新光電気工業株式会社 半導体装置の製造方法
US20020113322A1 (en) * 2000-06-12 2002-08-22 Shinichi Terashima Semiconductor device and method to produce the same
US6884707B1 (en) * 2000-09-08 2005-04-26 Gabe Cherian Interconnections
JP2002353371A (ja) * 2001-05-25 2002-12-06 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US7061096B2 (en) * 2003-09-24 2006-06-13 Silicon Pipe, Inc. Multi-surface IC packaging structures and methods for their manufacture
US8568961B2 (en) * 2008-11-25 2013-10-29 Lord Corporation Methods for protecting a die surface with photocurable materials
US9093448B2 (en) 2008-11-25 2015-07-28 Lord Corporation Methods for protecting a die surface with photocurable materials
CN105719978B (zh) * 2016-05-09 2018-12-04 中芯长电半导体（江阴）有限公司 一种近间距铜针封装结构及其制备方法
CA3083143C (en) * 2017-11-20 2021-06-08 University Of Central Florida Research Foundation, Inc. Monolithic neural interface system
JP7052426B2 (ja) * 2018-03-02 2022-04-12 富士電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60157245A (ja) * 1984-01-25 1985-08-17 Mitsubishi Electric Corp 半導体装置用パツケ−ジ
JPS6257223A (ja) * 1985-09-06 1987-03-12 Seiko Epson Corp 半導体装置の製造方法
US5917707A (en) * 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
JPH04171946A (ja) * 1990-11-06 1992-06-19 Fujitsu Ltd 半導体装置の製造方法
JPH0745751A (ja) * 1993-07-30 1995-02-14 Nippon Chemicon Corp 回路素子の封止構造
US5495667A (en) * 1994-11-07 1996-03-05 Micron Technology, Inc. Method for forming contact pins for semiconductor dice and interconnects

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6690090B2 (en) 2001-01-26 2004-02-10 Nec Electronics Corporation Semiconductor device having reliable coupling with mounting substrate
US6972496B2 (en) * 2001-06-12 2005-12-06 Hynix Semiconductor Inc. Chip-scaled package having a sealed connection wire
US7025600B2 (en) 2003-02-25 2006-04-11 Shinko Electric Industries Co., Ltd. Semiconductor device having external contact terminals and method for using the same
JP2007266567A (ja) * 2006-03-29 2007-10-11 Hynix Semiconductor Inc 高速及び高性能の半導体パッケージ
JP2010129671A (ja) * 2008-11-26 2010-06-10 Mitsubishi Electric Corp 電力用半導体モジュール
JP4658268B2 (ja) * 2008-11-26 2011-03-23 三菱電機株式会社 電力用半導体モジュール
US8258618B2 (en) 2008-11-26 2012-09-04 Mitsubishi Electric Corporation Power semiconductor module
KR20180003466A (ko) * 2016-06-30 2018-01-09 쿨리케 앤드 소파 인더스트리즈, 인코포레이티드 와이어 루프에 대한 와이어 루프 프로파일을 생성하는 방법 및 인접한 와이어 루프 사이의 적절한 클리어런스를 검사하는 방법
JP2018006741A (ja) * 2016-06-30 2018-01-11 クリック アンド ソッファ インダストリーズ、インク． ワイヤーループのワイヤーループプロファイルを生成する方法、および隣接したワイヤーループ間に十分な間隙があるか検証する方法
US11289448B2 (en) 2016-06-30 2022-03-29 Kulicke And Soffa Industries, Inc. Methods for generating wire loop profiles for wire loops, and methods for checking for adequate clearance between adjacent wire loops
KR102399496B1 (ko) * 2016-06-30 2022-05-19 쿨리케 앤드 소파 인더스트리즈, 인코포레이티드 와이어 루프에 대한 와이어 루프 프로파일을 생성하는 방법 및 인접한 와이어 루프 사이의 적절한 클리어런스를 검사하는 방법

Also Published As

Publication number Publication date
US20010028108A1 (en) 2001-10-11
EP0997939B1 (en) 2005-09-07
EP0997939A1 (en) 2000-05-03
US20030107131A1 (en) 2003-06-12
DE69927108D1 (de) 2005-10-13
KR20000029392A (ko) 2000-05-25
DE69927108T2 (de) 2006-06-14
TW434763B (en) 2001-05-16

Similar Documents

Publication Publication Date Title
JP3530761B2 (ja) 半導体装置
JP3313547B2 (ja) チップサイズパッケージの製造方法
JP2000200804A (ja) 半導体装置及びその製造方法
KR100543481B1 (ko) 반도체 장치 및 그 제조 방법
JP3450238B2 (ja) 半導体装置及びその製造方法
JP2002184904A (ja) 半導体装置の製造方法及び半導体装置
JP2830351B2 (ja) 半導体装置の接続方法
US6919264B2 (en) Method for the solder-stop structuring of elevations on wafers
JP2002313985A (ja) チップサイズパッケージの製造方法
JP2003218278A (ja) ウェーハレベル・チップスケール・パッケージの製造方法
JP3836449B2 (ja) 半導体装置の製造方法
US5933711A (en) Fabrication method for chip size semiconductor package
CN100565851C (zh) 半导体装置及其制造方法、电路基板以及电子设备
JPH11224890A (ja) 半導体装置およびその製造方法
KR100343454B1 (ko) 웨이퍼 레벨 패키지
JP2974840B2 (ja) 半導体素子の実装方法
JP3019065B2 (ja) 半導体装置の接続方法
JP2004179590A (ja) 半導体装置およびその製造方法
JPH0682705B2 (ja) 半導体装置の実装方法
JP4207872B2 (ja) チップサイズパッケージ
JP4279224B2 (ja) チップサイズパッケージ
JP2002313988A (ja) チップサイズパッケージの製造方法
JPH11340267A (ja) 半導体チップとその製造方法および半導体装置
JP2001053195A (ja) 半導体装置の製造方法
JPH1167955A (ja) Ｂｇａ型半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050322

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051004