JP2010129671A - 電力用半導体モジュール - Google Patents

電力用半導体モジュール Download PDF

Info

Publication number
JP2010129671A
JP2010129671A JP2008301065A JP2008301065A JP2010129671A JP 2010129671 A JP2010129671 A JP 2010129671A JP 2008301065 A JP2008301065 A JP 2008301065A JP 2008301065 A JP2008301065 A JP 2008301065A JP 2010129671 A JP2010129671 A JP 2010129671A
Authority
JP
Japan
Prior art keywords
external terminal
power semiconductor
terminal communication
wiring pattern
cylindrical external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008301065A
Other languages
English (en)
Other versions
JP4658268B2 (ja
Inventor
Yoshiko Taikai
美子 大開
Seiji Oka
誠次 岡
Takeshi Oi
健史 大井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008301065A priority Critical patent/JP4658268B2/ja
Priority to US12/577,376 priority patent/US8258618B2/en
Priority to DE102009055691.5A priority patent/DE102009055691B4/de
Publication of JP2010129671A publication Critical patent/JP2010129671A/ja
Application granted granted Critical
Publication of JP4658268B2 publication Critical patent/JP4658268B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】湿度的に厳しい環境で用いても、筒状外部端子連通部の内部への水分の浸入がなく、筒状外部端子連通部の内部および配線パターンの腐食が防止できる信頼性に優れた電力用半導体モジュールを得る。
【解決手段】回路基板と、この回路基板の配線パターンの素子搭載部に接合された電力用半導体電力素子と、配線パターンに接合された筒状外部端子連通部と、電気的な接続を必要とする部分を接続する回路形成手段と、こられを封止するトランスファーモールド樹脂とを備えた電力用半導体モジュールであって、筒状外部端子連通部が金属筒であり、円筒状外部端子連通部の孔部に、ゲルが充填されたものである。
【選択図】図１

Description

本発明は、生産性に優れたトランスファーモールドによる樹脂封止型の電力用半導体モジュールに関し、特に、小型で大電流化を実現するとともに信頼性に優れた、トランスファーモールドによる樹脂封止型の電力用半導体モジュールに関する。
小型であり、動作に伴う発熱を外部に効率良く逃がすことができるとともに、大電流化を可能にする、トランスファーモールドで樹脂封止した電力用半導体モジュールとして、金属の放熱ベースに接合された回路パターンに、ＩＧＢＴ等の電力用半導体素子を搭載するとともに、外部接続用の主端子と制御端子とを回路パターンの面に対して略垂直に接合して設けたものがある。
この電力用半導体モジュールの主回路に接続されている主端子には、銅のブロック、ねじ穴が付いた円筒、ナットを樹脂モールドしたものが用いられており、銅のブロックの主端子は外部配線とはんだで接合され、ねじ穴が付いた円筒およびナットを樹脂モールドした主端子は外部配線と、ボルトで接続されている。また、この電力用半導体モジュールの制御回路に接続する制御端子には、メスコネクタが用いられ、外部配線とは、外部配線である制御基板に設けられたピンタイプの端子で接続されている（例えば、特許文献１参照）。
特開２００７−１８４３１５号公報（第７頁〜第９頁、第２図、第６図）
特許文献１に記載のトランスファーモールドで樹脂封止した電力用半導体モジュールは、主端子に大電流を流す外部配線が、ねじ止めやはんだ付けで固定されるため、外部配線からの取り外しが容易でなく、不具合があった場合の補修性に問題があった。
また、特許文献１には、電力用半導体モジュールの制御端子として、ピンを着脱できるコネクター構造が記載されている。そこで、電力用半導体モジュールの主端子も、外部端子をプレスフィットで代表されるような圧入接続できる構造の筒状外部端子連通部とすることにより、上記電力用半導体モジュールの補修性の問題は解決できる。
しかし、外部端子が圧入接続される筒状外部端子連通部を端子として用いた電力用半導体モジュールでは、筒状外部端子連通部に外部端子が挿入されていても、湿度的に厳しい環境で用いられると、筒状外部端子連通部の内部へ水分が浸入し、筒状外部端子連通部の内部や配線パターンが腐食され、外部端子との接触が悪くなり、接触抵抗や熱抵抗が増大するとの問題があった。
また、外部端子がはんだで接続される筒状外部端子連通部を端子として用いた電力用半導体モジュールにおいても、筒状外部端子連通部とトランスファーモールド樹脂との界面に水分が浸入する場合があり、筒状外部端子連通部の外側壁部や配線パターンが腐食するとの問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的は、トランスファーモールドで樹脂封止した電力用半導体モジュールであって、湿度的に厳しい環境で用いても筒状外部端子連通部の内部および外側壁部への水分の浸入を防ぎ、筒状外部端子連通部の内部や外側壁部および配線パターンの腐食を防止できる信頼性に優れた電力用半導体モジュールを提供することである。
本発明に係わる電力用半導体モジュールは、金属放熱体とこの金属放熱体の一方の面に接合した高熱伝導絶縁層とこの高熱伝導絶縁層における金属放熱体と接合した面と対向する面に設けられた配線パターンとからなる回路基板と、配線パターンの素子搭載部に接合された電力用半導体素子と、配線パターンに対して略垂直に接合された筒状外部端子連通部と、電力用半導体素子間、配線パターン間、電力用半導体素子と配線パターンとの間の各間を電気的に接続する回路形成手段と、少なくとも、配線パターンと上記電力用半導体素子と筒状外部端子連通部と回路形成手段とを封止したトランスファーモールド樹脂とを備えた電力用半導体モジュールであって、筒状外部端子連通部が金属筒であり、筒状外部端子連通部の孔部にゲルが充填されたものである。
また、本発明に係わる電力用半導体モジュールは、金属放熱体とこの金属放熱体の一方の面に接合した高熱伝導絶縁層とこの高熱伝導絶縁層における金属放熱体と接合した面と対向する面に設けられた配線パターンとからなる回路基板と、配線パターンの素子搭載部に接合された電力用半導体素子と、配線パターンに対して略垂直に接合された筒状外部端子連通部と、電力用半導体素子間、配線パターン間、電力用半導体素子と配線パターンとの間の各間を電気的に接続する回路形成手段と、少なくとも、配線パターンと上記電力用半導体素子と筒状外部端子連通部と回路形成手段とを封止したトランスファーモールド樹脂とを備えた電力用半導体モジュールであって、筒状外部端子連通部が金属筒であり、筒状外部端子連通部の、内側部分と配線パターンに接合される部分とトランスファーモールド樹脂から露出した部分とにのみ、めっきが設けられたものである。
本発明に係わる電力用半導体モジュールは、筒状外部端子連通部が金属筒であり、筒状外部端子連通部の孔部にゲルが充填されたものであるので、湿度的に厳しい環境で電力用半導体モジュールを用いても、筒状外部端子連通部の孔内部へ水分が浸入するのを防ぎ、筒状外部端子連通部の内部や配線パターンの腐食が防止できる。
また、本発明に係わる電力用半導体モジュールは、筒状外部端子連通部が金属筒であり、筒状外部端子連通部の、内側部分と配線パターンに接合される部分とトランスファーモールド樹脂から露出した部分とにのみ、めっきが設けられたものであるので、筒状外部端子連通部とトランスファーモールド樹脂との界面に水分が浸入するのを防ぎ、筒状外部端子連通部の外側壁部や配線パターンの腐食が防止できる。
実施の形態１．
図１は、本発明の実施の形態１に係る電力用半導体モジュールの断面模式図である。
図１に示すように、本実施の形態の電力用半導体モジュール１００は、電力用半導体モジュール１００の熱を放熱する金属放熱体である金属板１の一方の面に、高熱伝導絶縁層である樹脂絶縁層２が設けられている。この樹脂絶縁層２における金属板１に接合された面と対向する面には、金属箔の配線パターン３が設けられている。
すなわち、金属板１と樹脂絶縁層２と配線パターン３とで、回路基板である金属回路基板８を構成している。
また、配線パターン３上には、電力用半導体モジュール１００の端子となる筒状外部端子連通部６が、はんだ４で接合されている。特に、筒状外部端子連通部６は配線パターン３に対し、略垂直になるように設けられている。
また、配線パターン３と配線パターン３との間、電力用半導体素子５と電力用半導体素子５との間、および、配線パターン３と電力用半導体素子５との間は、これらを電気的に接続する回路形成手段であるワイヤーボンド９で接続されている。
そして、金属回路基板８の配線パターン形成面部および周囲側面部と、電力用半導体素子５と、ワイヤーボンド９と、筒状外部端子連通部６の外側面は、トランスファーモールド樹脂７で封止されている。しかし、金属板１の樹脂絶縁層２が設けられた面と対向する面はトランスファーモールド樹脂７で封止されておらず、筒状外部端子連通部６の孔部にはトランスファーモールド樹脂７は充填されていない。
しかし、本実施の形態の電力用半導体モジュール１００では、筒状外部端子連通部６の孔部にはゲル１１が充填されている。
本実施の形態で用いられるゲル１１は、針入度４０〜１５０／１０ｍｍ程度のものが好ましい。また、ゲル１１は、導電性または絶縁性のいずれであっても良い。特に、導電性のゲルを用いると、外部端子と筒状外部端子連通部６との物理的接触のみならず、ゲル１１を介して導電できるので、外部端子と筒状外部端子連通部６との接触抵抗が低下し、電流容量を大きくできる。但し、絶縁性のゲルを用いても、ゲル１１の針入度が大きいので、外部端子と筒状外部端子連通部６との十分な電気接触を確保できる。
図２は、本発明の実施の形態１に係る電力用半導体モジュールにおける筒状外部端子連通部に外部端子が挿入された状態を示す断面模式図である。
電力用半導体モジュールの筒状外部端子連通部６は、外部回路につながる外部端子が接続される端子であり、図２に示す外部端子が接続された電力用半導体モジュール（外部端子接続電力用半導体モジュールと記す）１０１は、上記電力用半導体モジュール１００の筒状外部端子連通部６にコンプライアントピンの外部端子１２が挿入された状態のものである。
上記電力用半導体モジュール１００の筒状外部端子連通部６への、外部端子１２であるコンプライアントピンの接続は、プレスフィットに代表される圧入で行われる。そして、筒状外部端子連通部６と外部端子１２とは金属間接合している。本実施の形態では、外部端子にコンプライアントピンを用いているが圧入接続できるものであればこれに限定されない。
本実施の形態において、金属板１には、熱伝導性に優れた金属、例えば、アルミニウムおよびアルミニウム合金、銅および銅合金、鉄および鉄合金等、あるいは、銅／鉄−ニッケル合金／銅、アルミニウム／鉄−ニッケル合金／アルミニウム等の複合材料を用いることができる。特に、電流容量が大きい電力用半導体モジュール１００には電気伝導性に優れた銅を用いるのが好ましい。
また、金属板１の厚み、長さ、幅とは、電力用半導体モジュール１００の電流容量により、適宜決められる。すなわち、電力用半導体モジュール１００の電流容量が大きくなると、金属板１の厚みを厚くし、金属板１の長さと幅とを大きくする。
本実施の形態において、樹脂絶縁層２には、例えば、各種セラミックスや無機粉末を含有する樹脂絶縁シート、ガラス繊維を含有する樹脂絶縁シートを用いることができる。上記樹脂絶縁層２に含有される無機粉末としては、アルミナ、ベリリヤ、ボロンナイトライド、マグネシア、シリカ、窒化珪素、窒化アルミニウムが挙げられる。そして、樹脂絶縁層２の厚みは、例えば、２０〜４００μｍである。
本実施の形態において、配線パターン３には、例えば、銅箔が用いられ、ワイヤーボンド９には、アルミニウム線が用いられる。配線パターン３に用いられる銅箔の厚み、および、ワイヤーボンド９に用いられるアルミニウム線の線径や本数も、電力用半導体モジュール１００の電流容量により、適宜決められる。
本実施の形態において、筒状外部端子連通部６には、例えば、貫通孔を有する金属筒が用いられ、その材質は、熱伝導性と電気伝導性とに優れ、配線パターン３に、はんだ４で接合できる金属、例えば、銅および銅合金、アルミニウムおよびアルミニウム合金等のめっき品を用いるのが好ましい。めっきとしては、例えば、Ｎｉ―Ｓｎめっきが挙げられる。めっき品を用いた場合には、はんだ４との接合性をより良くしたり、表面の酸化を防いだりすることができる。
また、筒状外部端子連通部６の厚みは、トランスファーモールド時の成形圧力により潰れない厚みであれば良く、それは電力用半導体モジュール１００の電流容量により適宜決められる。筒状外部端子連通部６の高さは、後で挿入する外部端子を十分に接続できる高さであれば良い。
また、筒状外部端子連通部６の内径は、後で挿入接続する外部端子１２の挿入部の外径から決まり、少なくとも、外部端子１２を取り付けることができる内径であれば良い。そして、筒状外部端子連通部６におけるトランスファーモールド樹脂面側の、内壁側端部を面取りして広げても良い。このようにすると、筒状外部端子連通部６への外部端子１２の挿入が容易になる。
本実施の形態において、筒状外部端子連通部６に挿入する外部端子１２には、熱伝導性と電気伝導性に優れた金属が用いられ、特に、銅系の材料が好ましい。外部端子１２の断面積は、電力用半導体モジュール１００の電流容量により、適宜決められる。
本実施の形態において、トランスファーモールド樹脂７には、例えば、フィラーとしてシリカ粉末が充填されたエポキシ樹脂が用いられる。トランスファーモールド樹脂７において、充填されるシリカ粉末の含有率は、電力用半導体モジュール１００に用いられる部材の熱膨張係数などを考慮して最適な量が選定される。
例えば、配線パターン３と金属板１とに銅を用いた場合、トランスファーモールド樹脂７の熱膨張係数を銅の熱膨張係数である１６ｐｐｍ／℃に合わすように、エポキシ樹脂へのシリカ粉末の充填量が設定される。このようにすることにより、反りのない電力用半導体モジュールが得られる。
また、トランスファーモールド樹脂７の放熱性を向上させる場合は、フィラーとしてシリカ粉末の代わりにアルミナ粉末を用いることが好ましい。
本実施の形態における電力用半導体モジュールの製造方法の一例について説明する。
本実施の形態の電力用半導体モジュール１００は、例えば、厚み３ｍｍのアルミニウム板に、Ｂステージ状態のアルミナ粉末を含有するエポキシ樹脂シートを載せ、その上に厚み０．３ｍｍの銅箔を重ねる。そして、アルミニウム板とアルミナ粉末を含有するエポキシ樹脂シートと銅箔とを積層したものを加熱・加圧して、アルミニウム板と銅箔とをアルミナ粉末を含有するエポキシ樹脂シートで接合する。次に、銅箔をエッチングして配線パターン３を形成する。このようにして、アルミニウムの金属板１とアルミナ粉末を含有するエポキシ樹脂の樹脂絶縁層２と銅の配線パターン３とからなる金属回路基板８を形成する。その後、図示していないが、ソルダーレジストを所定の場所に形成する。しかし、この工程はなくても良い。
次に、配線パターン３上の所定の場所に設けられる素子搭載部に電力用半導体素子５を、そして配線パターン３上の所定の場所に設けられる筒状外部端子連通部との接合部に筒状外部端子連通部６を、各々はんだ４を用いて接合する。このとき筒状外部端子連通部６は前もってめっき加工をしておく。
そして、配線パターン３と配線パターン３との間、電力用半導体素子５と電力用半導体素子５との間、および、配線パターン３と電力用半導体素子５との間において、導通が必要な箇所をアルミニウムのワイヤーボンド９で接続する。
また、本実施の形態では、導通が必要な箇所をワイヤーボンド９で接続しているが、これに限定されるものではなく、これ以外の電気的接続を行えるものであっても良い。
次に、ワイヤーボンディングされた電力用半導体素子５と筒状外部端子連通部６とを搭載した金属回路基板８は、金型にセットされ、トランスファーモールド法により、例えば、シリカ粉末が充填されたエポキシ樹脂系のトランスファーモールド樹脂７で封止される。封止したトランスファーモールド樹脂７の面に開口している筒状外部端子連通部６の孔部にゲル１１を注入して、電力用半導体モジュール１００が完成する。
本実施の形態における電力用半導体モジュール１００の製造方法では、金属回路基板８の配線パターン３に、電力用半導体素子５や筒状外部端子連通部６などの全ての部品をはんだ接合した後に、所定の部位間をワイヤーボンディングしているが、金属回路基板８の配線パターン３に、全ての電力用半導体素子５のみを接合した後に、所定の部位間のワイヤーボンディングを行い、ワイヤーボンディング終了後に、配線パターン３に、筒状外部端子連通部６を接合しても良い。
このようにすると、ワイヤーボンディング時におけるワイヤーボンディング装置の制約がないので、例え高さが高い筒状外部端子連通部６を用いる場合でも、筒状外部端子連通部６の近傍にワイヤーボンディングすることができ、高さが高い筒状外部端子連通部６を用いた場合に生じる、部品の実装面積の増大を防止でき、電力用半導体モジュールのさらなる小型化が実現できる。
この製造方法では、筒状外部端子連通部６の接合は、すでに電力用半導体素子５が接合された配線パターン３に行うので、低融点はんだを用いるか、もしくは、はんだ以外の接合方法を用いる。はんだ以外の接合方法としては、例えば、銀ペーストで接着する方法や、超音波接合による方法が挙げられる。
本実施の形態の電力用半導体モジュール１００では、金属回路基板８の配線パターン面に外部端子１２を接続する端子が設けられているが、この端子が筒状外部端子連通部６であるので、コンプライアントピンの外部端子１２をプレスフィット等の圧入で接続ができる。すなわち、外部端子１２が圧入接続であるので、筒状外部端子連通部６から外部端子１２を取り外すことも容易であり、補修性に優れている。
また、本実施の形態の電力用半導体モジュール１００では、筒状外部端子連通部６の孔部にゲル１１が充填されているので、湿度的に厳しい環境で電力用半導体モジュールを用いても、筒状外部端子連通部６の内部への水分の浸入を防止でき、筒状外部端子連通部６の内部や配線パターン３の腐食が防止できる。
また、本実施の形態の電力用半導体モジュール１０１も、電力用半導体モジュール１００と同様な効果を有するとともに、筒状外部端子連通部６と外部端子１２との接触が優れており、接触抵抗や熱抵抗が小さい。
本実施の形態の電力用半導体装置１００では、回路基板に金属回路基板を用いているが、回路基板に、例えば、高熱伝導絶縁層であるセラミック板と、セラミック板の一方の面に設けられた銅箔の配線パターンと、セラミック板の他方の面に設けられた銅箔の金属放熱体からなるセラミック回路基板を、用いても良い。
実施の形態２．
図３は、本発明の実施の形態２に係る電力用半導体モジュールの断面模式図である。
図３に示すように、本実施の形態の電力用半導体モジュール２００は、筒状外部端子連通部６ａの配線パターン３に接合される側に底体が設けられている以外、実施の形態１の電力用半導体モジュール１００と同様である。
図４は、本発明の実施の形態２に係る電力用半導体モジュールにおける筒状外部端子連通部に外部端子が挿入された状態を示す断面模式図である。
図４に示す外部端子接続電力用半導体モジュール２０１は、上記電力用半導体モジュール２００の筒状外部端子連通部６にコンプライアントピンの外部端子１２が挿入された状態のものである。
本実施の形態の電力用半導体モジュール２００では、金属回路基板８の配線パターン面に外部端子１２を接続する端子が設けられているが、この端子が筒状外部端子連通部６であるので、コンプライアントピンの外部端子１２をプレスフィット等の圧入で接続ができる。すなわち、外部端子１２が圧入接続であるので、筒状外部端子連通部６から外部端子１２を取り外すことも容易であり、補修性に優れている。
また、本実施の形態の電力用半導体モジュール２００では、筒状外部端子連通部６の孔部にゲル１１が充填されているので、湿度的に厳しい環境で電力用半導体モジュールを用いても、筒状外部端子連通部６の内部への水分の浸入を防止でき、筒状外部端子連通部６の内部の腐食が防止できる。
また、本実施の形態の電力用半導体モジュール２０１も、電力用半導体モジュール２００と同様な効果を有するとともに、筒状外部端子連通部６と外部端子１２との接触が優れており、接触抵抗や熱抵抗が小さい。
さらに、筒状外部端子連通部６ａの底体が配線パターン３に接合されるので、筒状外部端子連通部６ａと配線パターン３との接合面積が大きく、はんだの付きが良くなり、筒状外部端子連通部６ａと配線パターン３との接合信頼性が向上する。
実施の形態３．
図５は、本発明の実施の形態３に係る電力用半導体モジュールにおける筒状外部端子連通部付近の部分断面模式図である。
図５に示すように、本実施の形態の電力用半導体モジュール３００は、筒状外部端子連通部６の内側部分と配線パターン３に接合される部分とトランスファーモールド樹脂７から露出した部分とにのみ、めっき１３が設けられている以外、実施の形態１の電力用半導体モジュール１００と同様である。
本実施の形態において、筒状外部端子連通部６の内側部分と配線パターン３に接合される部分とトランスファーモールド樹脂７から露出した部分とに設けるめっき１３は、ニッケルめっきや錫めっきが好ましい。
本実施の形態の電力用半導体モジュール３００は、実施の形態１の電力用半導体モジュール１００と同様な効果があるとともに、筒状外部端子連通部６の内側部分と配線パターン３に接合される部分とトランスファーモールド樹脂７から露出した部分とにのみ、めっき１３が設けられているので、筒状外部端子連通部６とトランスファーモールド樹脂７との密着性が優れており、これらの界面に隙間の発生がなく、この部分へ水分が浸入しないので、封止の信頼性が向上し、筒状外部端子連通部６の外側壁部や配線パターン３の腐食が防止できる。
この筒状外部端子連通部６の内側部分と配線パターン３に接合される部分とトランスファーモールド樹脂７から露出した部分とにのみ、めっき１３を設けることは、実施の形態２の電力用半導体モジュール２００にも適用でき、同様な効果が得られる。
実施の形態４．
図６は、本発明の実施の形態４に係る電力用半導体モジュールにおける筒状外部端子連通部付近の部分断面模式図である。
図６に示すように、本実施の形態の電力用半導体モジュール４００は、筒状外部端子連通部６が、その孔部にゲル１１を充填していない空孔を備えた筒状外部端子連通部６である以外、実施の形態３の電力用半導体モジュール３００と同様である。
本実施の形態の電力用半導体モジュール４００は、筒状外部端子連通部６への外部端子１２の接合をはんだで行うことにより、実施の形態３の電力用半導体モジュール３００と同様な効果がある。
本実施の形態の電力用半導体モジュール４００は、外部端子１２の接合がはんだで行われるので、外部端子１２は、筒状外部端子連通部６へ挿入でき、はんだ接合できる金属体であれば良い。
本発明に係る電力用半導体モジュールは、電力用半導体モジュールの筒状外部端子連通部の内部および外側壁部への水分の浸入を防止でき、筒状外部端子連通部の内部や外側壁部および配線パターンの腐食が防止できるので、信頼性が要求される電力用半導体装置に有効に利用できる。
本発明の実施の形態１に係る電力用半導体モジュールの断面模式図である。 本発明の実施の形態１に係る電力用半導体モジュールにおける筒状外部端子連通部に外部端子が挿入された状態を示す断面模式図である。 本発明の実施の形態２に係る電力用半導体モジュールの断面模式図である。 本発明の実施の形態２に係る電力用半導体モジュールにおける筒状外部端子連通部に外部端子が挿入された状態を示す断面模式図である。 本発明の実施の形態３に係る電力用半導体モジュールにおける筒状外部端子連通部付近の部分断面模式図である。 本発明の実施の形態４に係る電力用半導体モジュールにおける筒状外部端子連通部付近の部分断面模式図である。
符号の説明
１ 金属板、２ 樹脂絶縁層、３ 配線パターン、４ はんだ、
５ 電力用半導体素子、６，６ａ 筒状外部端子連通部、
７ トランスファーモールド樹脂、８ 金属回路基板、９ ワイヤーボンド、
１１ ゲル、１２ 外部端子、１３ めっき、
１００，２００，３００，４００ 電力用半導体モジュール、
１０１，２０１ 外部端子接続電力用半導体モジュール。

Claims (7)

  1. 金属放熱体とこの金属放熱体の一方の面に接合した高熱伝導絶縁層とこの高熱伝導絶縁層における上記金属放熱体と接合した面と対向する面に設けられた配線パターンとからなる回路基板と、上記配線パターンの素子搭載部に接合された電力用半導体素子と、上記配線パターンに対して略垂直に接合された筒状外部端子連通部と、上記電力用半導体素子間、上記配線パターン間、上記電力用半導体素子と上記配線パターンとの間の各間を電気的に接続する回路形成手段と、少なくとも、上記配線パターンと上記電力用半導体素子と上記筒状外部端子連通部と上記回路形成手段とを封止したトランスファーモールド樹脂とを備えた電力用半導体モジュールであって、上記筒状外部端子連通部が金属筒であり、上記筒状外部端子連通部の孔部にゲルが充填された電力用半導体モジュール。
  2. 金属放熱体とこの金属放熱体の一方の面に接合した高熱伝導絶縁層とこの高熱伝導絶縁層における上記金属放熱体と接合した面と対向する面に設けられた配線パターンとからなる回路基板と、上記配線パターンの素子搭載部に接合された電力用半導体素子と、上記配線パターンに対して略垂直に接合された筒状外部端子連通部と、上記電力用半導体素子間、上記配線パターン間、上記電力用半導体素子と上記配線パターンとの間の各間を電気的に接続する回路形成手段と、少なくとも、上記配線パターンと上記電力用半導体素子と上記筒状外部端子連通部と上記回路形成手段とを封止したトランスファーモールド樹脂とを備えた電力用半導体モジュールであって、上記筒状外部端子連通部が金属筒であり、上記筒状外部端子連通部の、内側部分と上記配線パターンに接合される部分と上記トランスファーモールド樹脂から露出した部分とにのみ、めっきが設けられた電力用半導体モジュール。
  3. 筒状外部端子連通部の、内側部分と配線パターンに接合される部分とトランスファーモールド樹脂から露出した部分とにのみ、めっきが設けられたことを特徴とする請求項１に記載の電力用半導体モジュール。
  4. 回路基板が、金属放熱体である金属板とこの金属板の一方の面に接合された高熱伝導絶縁層である樹脂絶縁層とこの樹脂絶縁層における上記金属板に接合された面と対向する面に設けられた配線パターンとからなる金属回路基板であることを特徴とする請求項１〜請求項３のいずれか１項に記載の電力用半導体モジュール。
  5. 回路基板が、高熱伝導絶縁層であるセラミック板とこのセラミック板の一方の面に接合された金属放熱体である金属箔と上記セラミック板の他方の面に設けられた配線パターンとからなるセラミック回路基板であることを特徴とする請求項１〜請求項３のいずれか１項に記載の電力用半導体モジュール。
  6. 筒状外部端子連通部の配線パターンに接合される側に底体を設けたことを特徴とする請求項１〜請求項５のいずれか１項に記載の電力用半導体モジュール。
  7. 筒状外部端子連通部に、外部端子が接続されたことを特徴とする請求項１〜請求項６のいずれか１項に記載の電力用半導体モジュール。
JP2008301065A 2008-11-26 2008-11-26 電力用半導体モジュール Expired - Fee Related JP4658268B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008301065A JP4658268B2 (ja) 2008-11-26 2008-11-26 電力用半導体モジュール
US12/577,376 US8258618B2 (en) 2008-11-26 2009-10-12 Power semiconductor module
DE102009055691.5A DE102009055691B4 (de) 2008-11-26 2009-11-25 Leistungshalbleitermodul

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008301065A JP4658268B2 (ja) 2008-11-26 2008-11-26 電力用半導体モジュール

Publications (2)

Publication Number Publication Date
JP2010129671A true JP2010129671A (ja) 2010-06-10
JP4658268B2 JP4658268B2 (ja) 2011-03-23

Family

ID=42195477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008301065A Expired - Fee Related JP4658268B2 (ja) 2008-11-26 2008-11-26 電力用半導体モジュール

Country Status (3)

Country Link
US (1) US8258618B2 (ja)
JP (1) JP4658268B2 (ja)
DE (1) DE102009055691B4 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013084764A (ja) * 2011-10-11 2013-05-09 Mitsubishi Electric Corp 電力用半導体装置
JP2014123618A (ja) * 2012-12-20 2014-07-03 Mitsubishi Electric Corp 半導体モジュール、その製造方法およびその接続方法
JP2014146845A (ja) * 2014-05-20 2014-08-14 Mitsubishi Electric Corp 電力用半導体装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4576448B2 (ja) * 2008-07-18 2010-11-10 三菱電機株式会社 電力用半導体装置
JP5383621B2 (ja) * 2010-10-20 2014-01-08 三菱電機株式会社 パワー半導体装置
US8586420B2 (en) * 2011-09-29 2013-11-19 Infineon Technologies Ag Power semiconductor arrangement and method for producing a power semiconductor arrangement
JP5576548B1 (ja) * 2013-07-10 2014-08-20 太陽誘電株式会社 回路モジュール及びその製造方法
KR20150060036A (ko) * 2013-11-25 2015-06-03 삼성전기주식회사 전력 반도체 모듈 및 그 제조 방법
DE102014110967B4 (de) * 2014-08-01 2021-06-24 Infineon Technologies Ag Verkapselte elektronische Chipvorrichtung mit Befestigungseinrichtung und von außen zugänglicher elektrischer Verbindungsstruktur sowie Verfahren zu deren Herstellung
JP6683621B2 (ja) * 2014-10-30 2020-04-22 ローム株式会社 パワーモジュールおよびパワー回路
KR102486784B1 (ko) * 2016-08-26 2023-01-09 삼성전기주식회사 반도체 패키지
JP2019091804A (ja) * 2017-11-15 2019-06-13 シャープ株式会社 パワー半導体モジュールおよび電子機器
US11037848B2 (en) * 2017-12-19 2021-06-15 Fuji Electric Co., Ltd. Semiconductor module and semiconductor module manufacturing method
CN112271165A (zh) * 2020-09-28 2021-01-26 华为技术有限公司 半导体封装结构及其制造方法和半导体器件
US20220278017A1 (en) * 2021-02-26 2022-09-01 Infineon Technologies Austria Ag Power Electronics Carrier
IT202100011096A1 (it) * 2021-04-30 2022-10-30 St Microelectronics Pte Ltd Procedimento per fabbricare dispositivi elettronici e corrispondente dispositivo elettronico

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000200804A (ja) * 1998-10-30 2000-07-18 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004031417A (ja) * 2002-06-21 2004-01-29 Auto Network Gijutsu Kenkyusho:Kk 電力回路部の防水方法
JP2007235004A (ja) * 2006-03-03 2007-09-13 Mitsubishi Electric Corp 半導体装置
WO2008090734A1 (ja) * 2007-01-22 2008-07-31 Mitsubishi Electric Corporation 電力用半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3412651A1 (de) 1984-04-04 1985-10-17 Brown, Boveri & Cie Ag, 6800 Mannheim Verfahren zur herstellung eines leistungshalbleitermoduls
JPH08316357A (ja) 1995-05-15 1996-11-29 Hitachi Ltd 樹脂封止型パワーモジュール装置
JP3476612B2 (ja) * 1995-12-21 2003-12-10 三菱電機株式会社 半導体装置
DE69738289D1 (de) * 1996-07-22 2007-12-27 Honda Motor Co Ltd Verbindung zwischen leiterplatte und steckerelement
EP2259276A1 (en) * 1999-05-28 2010-12-08 Murata Manufacturing Co., Ltd. Solid electrolytic capacitor and manufacturing method thereof
JP4220641B2 (ja) 2000-01-13 2009-02-04 電気化学工業株式会社 樹脂モールド用回路基板と電子パッケージ
JP4569473B2 (ja) 2006-01-04 2010-10-27 株式会社日立製作所 樹脂封止型パワー半導体モジュール
KR101408677B1 (ko) 2007-01-23 2014-06-17 가부시키가이샤 폴라 파마 2-니트로이미다졸 유도체의 제조법
US7816781B2 (en) * 2007-10-02 2010-10-19 Infineon Technologies Ag Power semiconductor module
DE102008029829B4 (de) 2008-06-25 2012-10-11 Danfoss Silicon Power Gmbh Vertikal nach oben kontaktierender Halbleiter und Verfahren zu dessen Herstellung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000200804A (ja) * 1998-10-30 2000-07-18 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004031417A (ja) * 2002-06-21 2004-01-29 Auto Network Gijutsu Kenkyusho:Kk 電力回路部の防水方法
JP2007235004A (ja) * 2006-03-03 2007-09-13 Mitsubishi Electric Corp 半導体装置
WO2008090734A1 (ja) * 2007-01-22 2008-07-31 Mitsubishi Electric Corporation 電力用半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013084764A (ja) * 2011-10-11 2013-05-09 Mitsubishi Electric Corp 電力用半導体装置
JP2014123618A (ja) * 2012-12-20 2014-07-03 Mitsubishi Electric Corp 半導体モジュール、その製造方法およびその接続方法
JP2014146845A (ja) * 2014-05-20 2014-08-14 Mitsubishi Electric Corp 電力用半導体装置

Also Published As

Publication number Publication date
US20100127389A1 (en) 2010-05-27
JP4658268B2 (ja) 2011-03-23
DE102009055691B4 (de) 2015-05-28
DE102009055691A1 (de) 2010-08-19
US8258618B2 (en) 2012-09-04

Similar Documents

Publication Publication Date Title
JP4658268B2 (ja) 電力用半導体モジュール
JP4567773B2 (ja) 電力用半導体装置
JP4634498B2 (ja) 電力用半導体モジュール
JP5383621B2 (ja) パワー半導体装置
JP4634497B2 (ja) 電力用半導体モジュール
JP4825259B2 (ja) 電力用半導体モジュール及びその製造方法
JP5350804B2 (ja) 電力用半導体装置
US20100134979A1 (en) Power semiconductor apparatus
JP5445344B2 (ja) 電力用半導体装置
JP5260246B2 (ja) 電力用半導体装置
JP2010027814A (ja) 電力用半導体装置
JP5101467B2 (ja) 電力用半導体モジュール
CN104282641A (zh) 半导体装置
JP5446302B2 (ja) 放熱板とモジュール
JP4967701B2 (ja) 電力半導体装置
JP2015026820A (ja) 電子装置
JP2002009217A (ja) 樹脂封止型半導体装置
JP6391430B2 (ja) 電子制御装置およびその製造方法
JP2009164511A (ja) 半導体装置およびその製造方法
JP2009158769A (ja) 半導体装置
CN112154523B (zh) 电阻器
JP2015012158A (ja) 電子装置およびその電子装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101223

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4658268

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees