IT202100011096A1 - Procedimento per fabbricare dispositivi elettronici e corrispondente dispositivo elettronico - Google Patents

Procedimento per fabbricare dispositivi elettronici e corrispondente dispositivo elettronico Download PDF

Info

Publication number
IT202100011096A1
IT202100011096A1 IT102021000011096A IT202100011096A IT202100011096A1 IT 202100011096 A1 IT202100011096 A1 IT 202100011096A1 IT 102021000011096 A IT102021000011096 A IT 102021000011096A IT 202100011096 A IT202100011096 A IT 202100011096A IT 202100011096 A1 IT202100011096 A1 IT 202100011096A1
Authority
IT
Italy
Prior art keywords
substrate
electrically conductive
conductive tracks
base plate
pin
Prior art date
Application number
IT102021000011096A
Other languages
English (en)
Inventor
Roberto Tiziani
Laurent Herard
Original Assignee
St Microelectronics Pte Ltd
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Pte Ltd, St Microelectronics Srl filed Critical St Microelectronics Pte Ltd
Priority to IT102021000011096A priority Critical patent/IT202100011096A1/it
Priority to EP22169053.0A priority patent/EP4084587A1/en
Priority to US17/729,452 priority patent/US20220352057A1/en
Priority to CN202210475828.7A priority patent/CN115274472A/zh
Priority to CN202221033765.1U priority patent/CN217822778U/zh
Publication of IT202100011096A1 publication Critical patent/IT202100011096A1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09363—Conductive planes wherein only contours around conductors are removed for insulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10242—Metallic cylinders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10257—Hollow pieces of metal, e.g. used in connection between component and PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10333—Individual female type metallic connector elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10962—Component not directly connected to the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0405—Solder foil, tape or wire
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder

Description

DESCRIZIONE dell?invenzione industriale dal titolo:
?Procedimento per fabbricare dispositivi elettronici e corrispondente dispositivo elettronico?
TESTO DELLA DESCRIZIONE
Campo tecnico
La descrizione ? relativa alla fabbricazione dei dispositivi elettronici.
Una o pi? forme di attuazione possono essere applicate a dispositivi elettronici di potenza, come gli invertitori (?inverter?) di potenza, che possono essere adatti per l?uso in varie aree di applicazione, come i settori dell?elettronica automotive e/o dell?elettronica industriale.
Sfondo tecnologico
Un inverter di potenza ? un dispositivo elettronico configurato per convertire una sorgente di alimentazione DC (corrente continua) in una sorgente di alimentazione AC (corrente alternata).
Nel settore automotive o nel settore industriale, gli inverter di potenza possono essere progettati per supportare una conversione a potenza elevata, per es., nel range di alcune decine di kW o perfino alcune centinaia di kW o pi?. Per esempio, gli inverter di potenza possono supportare correnti di uscita nell?intervallo esemplificativo da 200 A a 1000 A e/o tensioni di uscita nell?intervallo esemplificativo da 200 V a 1200 V.
Un inverter di potenza convenzionale comprende chip di potenza discreti (per es., dispositivi a stato solido, come transistori a effetto di campo a semiconduttore a ossidi metallici, transistori a carburo di silicio e/o transistori a nitruro di gallio, disposti per implementare uno o pi? circuiti a semi-ponte (?half-bridge?)) attaccati su uno o pi? substrati di potenza in ceramica che forniscono isolamento elettrico. Come tradizionale nella tecnica, la superficie di un substrato di potenza in ceramica su cui sono montati i chip discreti ? provvista di uno strato metallico, che pu? essere disegnato per fornire piste elettricamente conduttive per instradare i segnali dai/ai chip discreti. I substrati di ceramica sono attaccati tradizionalmente a un dissipatore di calore (per es., un dissipatore metallico, che comprende preferibilmente rame) per il raffreddamento (per es., per il raffreddamento a liquido). I terminali dei chip di potenza (per es., i terminali di controllo o di gate) possono essere connessi elettricamente alle piste elettricamente conduttive fornite sulla superficie del substrato. Le piste elettricamente conduttive sono accoppiabili elettricamente, a loro volta, a una scheda a circuiti stampati (PCB, ?Printed Circuit Board?) che pu? essere montata sul dispositivo inverter di potenza (per es., sopra di esso), tipicamente per mezzo di pin elettricamente conduttivi, per es., del tipo con accoppiamento a pressione (?press-fit?). La scheda a circuiti stampati di solito ospita i circuiti integrati (IC, ?Integrated Circuit?) che forniscono i segnali di controllo o di pilotaggio per i chip di potenza del dispositivo inverter. Per esempio, la scheda a circuiti stampati pu? avere montati su di essa uno o pi? circuiti microcontrollori, uno o pi? isolatori galvanici, uno o pi? dispositivi di pilotaggio (?driver?) di gate, ecc.
In certe applicazioni, pu? essere usato un inverter di potenza trifase per fornire tre segnali di potenza di uscita per pilotare un motore elettrico trifase. I motori di trazione per i veicoli elettrici ibridi (HEV, ?Hybrid Electric Vehicle?) o per i veicoli elettrici a batteria (BEV, ?Battery Electric Vehicle?) sono esempi di tali motori elettrici trifase, ma i motori trifase possono essere usati generalmente in varie applicazioni industriali e/o automotive.
Nel caso di un inverter trifase, il dispositivo inverter comprende tradizionalmente tre dispositivi a semiponte DC-AC in una configurazione in parallelo. Ciascun dispositivo a semi-ponte ? fornito su un substrato isolante indipendente (per es., separato fisicamente), con i tre substrati montati eventualmente sullo stesso dissipatore. Ciascun dispositivo a semi-ponte fornisce un rispettivo segnale di potenza di uscita o una rispettiva ?fase?, indicate tradizionalmente come la fase U, la fase V e la fase W.
In un dispositivo elettronico di potenza convenzionale, come un dispositivo inverter di potenza, la connessione elettrica tra il dispositivo stesso e una scheda a circuiti stampati pu? essere compromessa da una scarsa accuratezza nel posizionamento (per es., uno scarso allineamento) dei pin elettricamente conduttivi forniti (per es., saldati) sui substrati. Una tale scarsa accuratezza pu? essere dovuta, per esempio, al riflusso (?reflow?) del materiale per saldatura usato per saldare i pin elettricamente conduttivi ai substrati. Nel caso di dispositivi multi-substrato (per es., un dispositivo inverter di potenza trifase), la scarsa accuratezza pu? anche essere dovuta al riflusso del materiale per saldatura usato per saldare i substrati al dissipatore comune. Come conseguenza di una legislazione che proibisce l?uso del piombo, sono usate tradizionalmente leghe per saldatura senza piombo (per es., una lega per saldatura a base di stagno). Il materiale per saldatura pu? fondere facilmente quando i substrati di potenza in ceramica sono attaccati al dissipatore con una lega a base di stagno.
Perci?, c?? necessit? nella tecnica di fornire tecniche per migliorare l?accuratezza del posizionamento di pin elettricamente conduttivi (per es., i pin con accoppiamento a pressione) in un procedimento per fabbricare dispositivi elettronici di potenza.
Scopo e sintesi
Uno scopo di una o pi? forme di attuazione ? contribuire a fornire tali tecniche per migliorare l?accuratezza del posizionamento dei pin elettricamente conduttivi in dispositivi elettronici di potenza.
Secondo una o pi? forme di attuazione, tale scopo pu? essere raggiunto per mezzo di un procedimento avente le caratteristiche esposte nelle rivendicazioni che seguono.
Una o pi? forme di attuazione possono essere relative a un corrispondente dispositivo elettronico.
Le rivendicazioni sono parte integrante dell?insegnamento tecnico qui fornito con riferimento alle forme di attuazione.
In una o pi? forme di attuazione, un procedimento pu? comprendere fornire almeno un substrato avente piste elettricamente conduttive modellate su di esso. Il procedimento pu? comprendere inoltre disporre sull?almeno un substrato almeno un chip a semiconduttore, e accoppiare elettricamente l?almeno un chip a semiconduttore a piste elettricamente conduttive selezionate. Il procedimento pu? comprendere inoltre fornire, in posizioni selezionate sulle piste elettricamente conduttive, strutture di contenimento aventi rispettive pareti perimetrali che definiscono rispettive cavit? configurate per alloggiare una porzione di base di rispettivi elementi di sostegno dei pin (?pin holder?), e saldare i rispettivi elementi di sostegno dei pin all?interno delle cavit? definite dalle strutture di contenimento sulle piste elettricamente conduttive.
In una o pi? forme di attuazione, un dispositivo elettronico pu? comprendere almeno un substrato avente piste elettricamente conduttive modellate su di esso, e almeno un chip a semiconduttore disposto sull?almeno un substrato. L?almeno un chip a semiconduttore pu? essere accoppiato elettricamente a piste elettricamente conduttive selezionate. Il dispositivo elettronico pu? comprendere inoltre strutture di contenimento aventi rispettive pareti perimetrali che definiscono rispettive cavit? in posizioni selezionate sulle piste elettricamente conduttive, le cavit? essendo configurate per alloggiare una porzione di base di rispettivi elementi di sostegno dei pin. Il dispositivo elettronico pu? comprendere inoltre elementi di sostegno dei pin saldati all?interno delle cavit? definite dalle strutture di contenimento sulle piste elettricamente conduttive.
Una o pi? forme di attuazione possono cos? facilitare un posizionamento pi? accurato dei pin elettricamente conduttivi forniti su un substrato di potenza per un dispositivo di potenza.
Breve descrizione delle figure
Una o pi? forme di attuazione saranno ora descritte, a puro titolo di esempio, con riferimento alle figure annesse, nelle quali:
- la Figura 1 ? una vista esplosa esemplificativa di certi componenti di un dispositivo inverter di potenza trifase secondo una o pi? forme di attuazione della presente descrizione,
- la Figura 2 ? una vista in prospettiva anteriore esemplificativa di un dispositivo inverter di potenza con package secondo una o pi? forme di attuazione della presente descrizione,
- la Figura 3 ? una vista in prospettiva posteriore esemplificativa di un dispositivo inverter di potenza con package secondo una o pi? forme di attuazione della presente descrizione,
- la Figura 4 ? una vista in prospettiva esemplificativa di un dispositivo circuitale a semi-ponte implementato su un substrato di potenza per l?inclusione in un dispositivo inverter di potenza con package secondo una o pi? forme di attuazione della presente descrizione,
- la Figura 5 ? una vista in prospettiva ingrandita esemplificativa di una porzione del dispositivo circuitale a semi-ponte della Figura 4,
- la Figura 6 ? una vista in prospettiva esemplificativa di una porzione di un substrato di potenza avente elementi di sostegno di pin montati su di esso secondo una o pi? forme di attuazione della presente descrizione,
- la Figura 7 ? una vista in prospettiva esemplificativa di una porzione di un substrato di potenza per un circuito elettronico di potenza in una fase di un procedimento di fabbricazione secondo una o pi? forme di attuazione della presente descrizione,
- la Figura 8 ? una vista in prospettiva esemplificativa del substrato di potenza della Figura 7 in un?altra fase di un procedimento di fabbricazione secondo una o pi? forme di attuazione della presente descrizione, e - la Figura 9 ? una vista in prospettiva esemplificativa del substrato di potenza delle Figure 7 e 8 in un?altra fase di un procedimento di fabbricazione secondo una o pi? forme di attuazione della presente descrizione.
Descrizione dettagliata di forme di attuazione esemplificative
Nella descrizione che segue, sono illustrati uno o pi? dettagli specifici, allo scopo di fornire una comprensione approfondita di esempi di forme di attuazione di questa descrizione. Le forme di attuazione possono essere ottenute senza uno o pi? dei dettagli specifici o con altri procedimenti, componenti, materiali, ecc. In altri casi, operazioni, materiali o strutture note non sono illustrate o descritte in dettaglio in modo tale che certi aspetti delle forme di attuazione non saranno resi poco chiari.
Un riferimento a ?una forma di attuazione? nel quadro della presente descrizione intende indicare che una particolare configurazione, struttura, o caratteristica descritta con riferimento alla forma di attuazione ? compresa in almeno una forma di attuazione. Per cui, le frasi come ?in una forma di attuazione? o simili che possono essere presenti in uno o pi? punti della presente descrizione non fanno necessariamente riferimento proprio alla stessa forma di attuazione. Inoltre, particolari conformazioni, strutture o caratteristiche possono essere combinate in un modo adeguato qualsiasi in una o pi? forme di attuazione.
I riferimenti usati qui sono forniti semplicemente per convenienza e quindi non definiscono l?ambito di protezione o l?ambito delle forme di attuazione.
In tutte le figure qui annesse, a meno che il contesto indichi altrimenti, le parti o gli elementi simili sono indicati con riferimenti/numeri simili e una descrizione corrispondente non sar? ripetuta per brevit?.
A titolo di introduzione alla descrizione dettagliata di forme di attuazione esemplificative, si pu? fare riferimento dapprima alla Figura 1, che ? una vista esplosa esemplificativa di certi componenti di un dispositivo inverter di potenza trifase 10.
Come esemplificato nella Figura 1, un dispositivo inverter trifase 10 pu? comprendere una pluralit? di (per es., tre) substrati di potenza 12 elettricamente isolanti. I substrati 12 comprendono uno strato di materiale dielettrico (per es., un materiale ceramico, come un materiale ossido o un materiale nitruro, per esempio ossido di alluminio, nitruro di alluminio, nitruro di silicio e/o ossido di berillio). I substrati 12 hanno rispettive superfici anteriori (per es., in alto o superiori) 12A e rispettive superfici posteriori (per es., in basso o inferiori) 12B opposte alle superfici anteriori 12A. La superficie anteriore 12A di ciascun substrato 12 ? provvista di uno strato metallico 13 (per es., uno strato di rame) che pu? essere modellato (?patterned?) per fornire piste elettricamente conduttive per instradare segnali elettrici (di potenza). Substrati di tipo DBC (Direct Bonded Copper) o substrati di tipo AMB (Active Metal Brazed) sono esempi di substrati noti che possono essere usati in una o pi? forme di attuazione.
Transistori di potenza, come i transistori bipolari a gate isolato (IGBT, ?Insulated-Gate Bipolar Transistor?), i transistori a effetto di campo a semiconduttore a ossidi metallici (MOSFET, ?Metal-Oxide-Semiconductor Field-Effect Transistor?), opzionalmente i transistori al carburo di silicio (SiC) o i transistori al nitruro di gallio (GaN) e/o altri dispositivi elettronici o componenti passivi quali termistori, resistori di gate e simili, sono disposti sulla superficie anteriore 12A di ciascun substrato 12, per es., fornendo un dispositivo circuitale a semi-ponte su ciascun substrato 12. Opzionalmente, pi? transistori possono essere accoppiati in parallelo in ciascun ramo dei dispositivi a semi-ponte per facilitare il funzionamento a livelli di potenza elevati. I terminali dei transistori (o di altri componenti elettronici) disposti sulla superficie anteriore 12A di ciascun substrato 12 sono accoppiati elettricamente (per es., per mezzo di fili di bonding o per mezzo di altri mezzi di interconnessione, come clip o nastri) alle piste elettricamente conduttive ottenute modellando lo strato metallico 13 fornito sulla superficie anteriore 12A del substrato 12.
Un insieme di pin 14 elettricamente conduttivi (per es., metallici) (per es., pin con accoppiamento a pressione) sono forniti sulla superficie anteriore 12A di ciascun substrato 12 sopra lo strato metallico 13, estendntisi dalla superficie anteriore 12A e ortogonalmente alla superficie anteriore 12A (per es., verticalmente). I pin 14 sono accoppiati elettricamente ad almeno alcune delle piste elettricamente conduttive che si estendono sulla superficie anteriore 12A (per es., quelle piste che sono accoppiate, a loro volta, ai terminali di controllo dei transistori montati sul substrato 12) e perci? forniscono un mezzo per accoppiare elettricamente i transistori nel dispositivo inverter 10 a una circuiteria esterna (per es., una circuiteria di controllo di gate che fornisce i segnali di controllo per controllare l?operazione di commutazione dei transistori nel dispositivo inverter 10). I pin 14 sono accoppiati meccanicamente ed elettricamente allo strato metallico 13 per mezzo di elementi di sostegno di pin 16, come discusso ulteriormente anche con riferimento alle Figure 4 e 5.
Ciascuno dei substrati 12 pu? essere attaccato su una piastra di base 18 comune, che agisce come un dissipatore, mediante preforme per saldatura (?solder preform?) 19 interposte tra la superficie posteriore 12B dei substrati 12 e la piastra di base 18.
Una volta che i substrati 12 sono attaccati sulla piastra di base 18 comune, una piastra di copertura 20 pu? essere fissata alla (per es., avvitata sulla) piastra di base 18 sopra i substrati 12 per racchiudere la circuiteria elettrica in un involucro, come esemplificato nelle Figure 2 e 3.
La Figura 2 ? una vista in prospettiva di un dispositivo inverter di potenza 10 con package, in cui i substrati 12 e la circuiteria di potenza corrispondente sono racchiusi all?interno di un involucro che comprende la (per es., che consiste nella) piastra di base 18 e la (nella) piastra di copertura 20. Come esemplificato nella Figura 2, la piastra di copertura 20 comprende un insieme di fori allineati con le posizioni attese dei pin elettricamente conduttivi 14, in modo tale che le porzioni di estremit? (superiori) dei pin 14 sporgano fuori dalla piastra di copertura 20 al fine di essere disponibili per l?accoppiamento (per es., mediante accoppiamento a pressione (?press-fitting?)) a una scheda a circuiti stampati (non visibile nelle Figure qui annesse puramente per facilit? di illustrazione). La scheda a circuiti stampati pu? ospitare la circuiteria di controllo (di gate) che fornisce i segnali di controllo (di gate) al dispositivo inverter di potenza 10 mediante i pin elettricamente conduttivi 14.
La Figura 3 ? un?altra vista in prospettiva del dispositivo inverter di potenza 10 con package racchiuso all?interno dell?involucro che comprende la piastra di base 18 e la piastra di copertura 20, in cui il dispositivo inverter 10 ? illustrato capovolto rispetto alla Figura 2, cio?, con la piastra di base 18 rivolta verso l?alto e la piastra di copertura 20 rivolta verso il basso. Come esemplificato nella Figura 3, la piastra di base 18 pu? comprendere una pluralit? di pin o di alette 180 che sporgono (per es., ortogonalmente) dalla piastra di base 18 per migliorare la capacit? di dissipazione del calore della piastra di base 18, che agisce come un dissipatore.
Come esemplificato nelle Figure 2 e 3, la piastra di copertura 20 pu? comprendere una coppia di barre di distribuzione (?bus bar?) 22, 24 di ingresso per ciascun substrato 12 nell?inverter 10 (per es., per ciascuna fase dell?inverter) che sono configurate per ricevere una potenza DC di ingresso da una sorgente di alimentazione DC (per es., da una batteria ad alta tensione di un veicolo). Per esempio, ciascuna barra di distribuzione 22 pu? essere configurata per essere accoppiata a un terminale positivo di una batteria ad alta tensione, e ciascuna barra di distribuzione 24 pu? essere configurata per essere accoppiata a un terminale negativo della batteria ad alta tensione. Similmente, la piastra di copertura 20 pu? comprendere una barra di distribuzione di uscita 26 per ciascun substrato 12 nell?inverter 10 (per es., per ciascuna fase dell?inverter) che ? configurata per fornire la potenza AC di uscita (per es., a un motore trifase in un veicolo) della corrispondente fase dell?inverter. Per esempio, ciascuna barra di distribuzione 26 pu? essere accoppiata al nodo di uscita del corrispondente dispositivo a semi-ponte nel dispositivo inverter 10.
La Figura 4 ? una vista in prospettiva esemplificativa di un dispositivo circuitale a semi-ponte implementato su un substrato 12 prima della saldatura sulla piastra di base 18 comune, e la Figura 5 ? una vista ingrandita della porzione 40 della Figura 4 da una prospettiva differente. In un processo di fabbricazione convenzionale, gli elementi di sostegno di pin 16 sono disposti sullo strato metallico 13 del substrato 12 prima di attaccare il substrato 12 alla piastra di base 18 comune, e i pin elettricamente conduttivi 14 sono inseriti negli elementi di sostegno 16 dopo avere attaccato il substrato 12 alla piastra di base 18 comune. Gli elementi di sostegno di pin 16 possono avere una forma sostanzialmente cilindrica con un foro che si estende almeno parzialmente lungo l?asse del cilindro, il foro essendo configurato per ricevere un rispettivo pin 14 (per es., una sua porzione di estremit?). Gli elementi di sostegno di pin 16 hanno una base sostanzialmente piatta che ? saldata sul substrato 12 (in particolare, sullo strato metallico 13) in certe posizioni selezionate. In una o pi? forme di attuazione, ciascun substrato 12 pu? avere sei o pi? elementi di sostegno di pin 16 disposti su di esso (per es., per fornire una connessione elettrica ai terminali di gate dei transistori, oltre ai terminali di rilevamento (?sensing?) di corrente).
Si nota che, nel caso in cui una pluralit? di substrati 12 sia attaccata su una piastra di base 18 comune dopo che gli elementi di sostegno di pin 16 sono gi? stati saldati sui substrati, ottenere un posizionamento corretto dei pin 14 (per es., un allineamento corretto per la connessione elettrica a una PCB) pu? non essere semplice e immediato. Per esempio, nel caso in cui tre substrati 12 aventi ciascuno dieci pin 14 siano attaccati su una piastra di base 18 comune, i trenta pin dovrebbero adattarsi ai (per es., essere allineati con i) fori nella piastra di copertura 20 e i fori nella scheda a circuiti stampati con la quale il dispositivo inverter 10 ? progettato per essere accoppiato (per es., mediante un accoppiamento a pressione). Se uno o pi? dei pin 14 hanno uno scostamento rispetto alla loro posizione attesa, il montaggio della scheda a circuiti stampati sul dispositivo inverter 10 pu? avere insuccesso. In certi casi, il pin che ha (i pin che hanno) uno scostamento pu? essere deformato (possono essere deformati) durante il montaggio della piastra di copertura 20 e/o della PCB, impedendo perci? qualsiasi azione di recupero. La resa della fase di montaggio pu? cos? essere affetta negativamente da una scarsa accuratezza nell?allineamento degli elementi di sostegno di pin 16 sui substrati 12 (cio?, nel loro posizionamento). L?accuratezza dell?allineamento degli elementi di sostegno di pin 16 pu? essere affetta da due fattori.
Una prima sorgente possibile di disallineamento degli elementi di sostegno di pin 16 pu? risultare dalla fase di attacco degli elementi di sostegno di pin 16 sul substrato 12 (in particolare, sullo strato 13 elettricamente conduttivo), come esemplificato nella Figura 6, che esemplifica una porzione 60 di un substrato 12 avente tre elementi di sostegno di pin 16 montati su di esso.
In un processo di fabbricazione convenzionale, gli elementi di sostegno di pin 16 cilindrici con una base piatta sono saldati sul substrato 12 con una pasta per saldatura per mezzo di un processo di ?stencil printing? e di riflusso. Lo stencil printing pu? essere ottimizzato per ridurre lo spostamento degli elementi di sostegno di pin 16 durante la fase liquida. Tuttavia, la superficie dello strato metallico 13 pu? avere una bagnabilit? non uniforme, e gli elementi di sostegno di pin 16 possono spostarsi (cio?, muoversi ?lateralmente? o ?in senso laterale? sopra la superficie dello strato metallico 13) durante il processo di riflusso della lega per saldatura.
Una seconda sorgente possibile di disallineamento degli elementi di sostegno di pin 16 pu? risultare dalla fase di attacco di pi? substrati 12 su una piastra di base 18 comune. In un processo di fabbricazione convenzionale, i substrati 12 sono montati sulla piastra di base 18 per mezzo di preforme per saldatura 19 e di un riflusso sottovuoto. Durante il processo di riflusso sottovuoto pu? essere usata una maschera meccanica per allineare i substrati 12 l?uno rispetto all?altro e/o rispetto alla piastra di base 18. Tuttavia, la maschera meccanica ? posizionata tipicamente a una certa distanza dai substrati 12 (per es., con una certa tolleranza o un certo margine). Un tale margine pu? tenere conto di possibili variazioni delle dimensioni del substrato e/o pu? facilitare la rimozione della maschera meccanica dopo il processo di riflusso, evitando nel contempo una scheggiatura dei substrati di ceramica 12. In alcuni casi, un tale margine pu? essere tanto ampio quanto 0,25 mm (1 mm = 10<-3 >m). Come risultato di un tale divario o una tale distanza del margine tra la maschera e i substrati 12, i substrati 12 possono spostarsi (cio?, muoversi ?lateralmente? o ?in senso laterale? sopra la superficie della piastra di base 18) durante il processo di riflusso.
Perci?, una o pi? forme di attuazione possono fornire un procedimento per disporre gli elementi di sostegno dei pin 16 sul substrato (sui substrati) 12 che migliora l?accuratezza di posizionamento degli elementi di sostegno dei pin.
Secondo una o pi? forme di attuazione, una ?maschera di auto-allineamento? pu? essere fornita sul substrato 12 (in particolare, sullo strato metallico 13) per la fase di saldatura degli elementi di sostegno dei pin. In aggiunta, gli elementi di sostegno dei pin 16 possono essere montati sul substrato (sui substrati) 12 dopo che il substrato (i substrati) 12 ? stato montato (sono stati montati) sulla piastra di base 18.
Come esemplificato nella Figura 7, che ? una vista in prospettiva esemplificativa di una porzione 70 di un substrato di potenza 12 avente piste metalliche 13 modellate su di esso, una o pi? forme di attuazione possono comprendere fornire pad di resist per saldatura (?solder resist?) 72 sul substrato di ceramica 12 (in particolare, sullo strato metallico 13) nelle posizioni nelle quali ci si aspetta che siano saldati gli elementi di sostegno dei pin 16.
Il materiale di resist per saldatura distribuito sullo strato metallico 13 per creare i pad di resist per saldatura 72 pu? avere uno spessore nell?intervallo da 10 ?m a 50 ?m (1 ?m = 10<-6 >m), per esempio uguale a 20 ?m o 25 ?m.
I pad di resist per saldatura 72 hanno un profilo o un perimetro 74 di forma qualsiasi (qui esemplificata come una forma circolare o rotonda) che ? adatta a racchiudere la base (cilindrica) degli elementi di sostegno dei pin 16 pi? un certo margine laterale. In generale, un tale margine tra il perimetro della base di un elemento di sostegno dei pin 16 e il perimetro 74 del pad di resist per saldatura 72 (per es., la distanza minima tra il perimetro del pad 72 e il perimetro della base dell?elemento di sostegno di pin 16) pu? essere nell?intervallo da 250 ?m a 500 ?m. Per esempio, definendo r il raggio della base di un elemento di sostegno di pin 16, i pad di resist per saldatura 72 possono avere una forma rotonda con un raggio R nell?intervallo da (r 250 ?m) a (r 500 ?m). Puramente a titolo di esempio non limitativo, i pad di resist per saldatura 72 possono avere una forma rotonda con un raggio R di 1,25 mm nel caso in cui la base degli elementi di sostegno dei pin 16 abbia un raggio r di 1 mm nominale.
Come esemplificato nella Figura 8, che ? una vista in prospettiva esemplificativa della porzione 70 del substrato 12 della Figura 7 in una fase di fabbricazione successiva, un fascio di luce (per es., un fascio laser da una sorgente laser) pu? essere diretto sulla superficie 12A del substrato 12 per rimuovere (per es., per incidere, ?etch?) una porzione interna dei pad di resist per saldatura 72 dove ci si aspetta che sia posizionata la base degli elementi di sostegno dei pin 16. Per esempio, il fascio di luce pu? essere diretto sulla superficie 12A del substrato 12 secondo un progetto CAD determinato, usando certi simboli di riferimento (o segni di allineamento) forniti sulla superficie della piastra di base 18 per eseguire un?elaborazione di riconoscimento di forme (?pattern?) per l?allineamento. La fase di etching effettuata sui pad di resist per saldatura 72 per mezzo di un fascio di luce pu? avere un?accuratezza (laterale) di circa 10 ?m.
Perci?, in una o pi? forme di attuazione, dopo una tale fase di etching, i pad di resist per saldatura 72 possono avere rispettive aperture (per es., aperture circolari) o cavit? aventi una dimensione approssimativamente uguale alla dimensione della base degli elementi di sostegno dei pin 16, o leggermente maggiore cos? da facilitare l?alloggiamento degli elementi di sostegno dei pin 16 al loro interno. Ciascun pad di resist per saldatura 72 pu? cos? essere delimitato da un perimetro esterno 74 e da un perimetro interno 76, che definiscono una parete perimetrale (per es., chiusa) di materiale di resist per saldatura che definisce (o delimita) una regione interna per attaccare un elemento di sostegno di pin 16 sullo strato metallico 13. Per esempio, definendo r il raggio della base di un elemento di sostegno di pin 16, il perimetro interno 76 pu? avere un raggio R? nell?intervallo da r a (r 50 ?m). Puramente a titolo di esempio non limitativo, il perimetro interno 76 pu? avere un raggio R? di 1,05 mm nel caso in cui la base degli elementi di sostegno dei pin 16 abbia un raggio r di 1 mm nominale.
Perci?, le pareti perimetrali risultanti dall?etching dei pad 72 possono avere una larghezza (per es., una distanza tra il perimetro interno 76 e il perimetro esterno 74) nell?intervallo da 200 ?m a 500 ?m.
I pad di resist per saldatura 72 possono essere forniti in posizioni selezionate di ciascun substrato 12 prima di attaccare o dopo avere attaccato i substrati 12 sulla piastra di base 18. Tuttavia, la fase di etching esemplificata nella Figura 8 pu? essere realizzata vantaggiosamente dopo avere attaccato i substrati 12 sulla piastra di base 18 e usando i segni di allineamento forniti sulla piastra di base stessa, in modo tale che gli elementi di sostegno dei pin 16 possano essere posizionati accuratamente, indipendentemente dai possibili disallineamenti tra i substrati 12.
Come esemplificato nella Figura 9, che ? una vista in prospettiva esemplificativa della porzione 70 del substrato 12 delle Figure 7 e 8 in una fase di fabbricazione successiva, i pad di resist per saldatura 72 modellati (?etched?) possono essere usati come una sorta di maschera fisica per la fase di allineamento e la fase di saldatura degli elementi di sostegno dei pin. Una volta che il substrato (i substrati) 12 ? stato montato (sono stati montati) (per es., attaccato (attaccati) mediante preforme per saldatura 19) sulla piastra di base 18, una pasta per saldatura pu? essere distribuita nelle aperture o cavit? delimitate dalle pareti di resist per saldatura 80. Perci?, un elemento di sostegno di pin 16 pu? essere attaccato con un materiale per saldatura e pu? essere fatto rifluire all?interno di ciascuna apertura di resist per saldatura. Vantaggiosamente, gli elementi di sostegno dei pin 16 possono auto-allinearsi durante la fase di fusione della pasta per saldatura, nella misura in cui ciascun pad di resist per saldatura 72 modellato definisce un?apertura o una cavit? progettata per contenere la base di un rispettivo elemento di sostegno di pin 16.
Un procedimento di fabbricazione come qui esemplificato ? particolarmente vantaggioso per la fabbricazione di dispositivi elettronici (per es., inverter di potenza) comprendenti una pluralit? di circuiti elettronici disposti su differenti substrati di potenza 12, dove i substrati sono attaccati su una piastra di base 18 comune, nella misura in cui migliora l?accuratezza del posizionamento dei pin elettricamente conduttivi e compensa possibili disallineamenti di un substrato rispetto agli altri. Tuttavia, gli esperti nella tecnica apprezzeranno che un procedimento di fabbricazione secondo una o pi? forme di attuazione pu? dimostrare di essere vantaggioso anche per la fabbricazione di dispositivi elettronici comprendenti un singolo substrato, nella misura in cui migliora l?accuratezza del posizionamento dei pin elettricamente conduttivi anche all?interno dello stesso substrato contrastando qualsiasi spostamento degli elementi di sostegno dei pin 16 durante la fase di riflusso della lega per saldatura. In quest?ultimo caso, l?etching dei pad di resist per saldatura 72 pu? fare affidamento sull?uso di simboli di riferimento (o segni di allineamento) forniti sulla superficie 12A del substrato di potenza 12 per realizzare un?elaborazione di riconoscimento di pattern per l?allineamento.
Perci?, una o pi? forme di attuazione possono rendere il posizionamento della schiera di elementi di sostegno dei pin virtualmente indipendente dalla tolleranza di posizionamento e dalla posizione del substrato, nella misura in cui la posizione relativa tra differenti substrati 12 e il posizionamento assoluto rispetto alla piastra di base 18 sono ?congelati? quando i pad di resist per saldatura 72 sono incisi per fornire la maschera fisica per la fase di allineamento e saldatura degli elementi di sostegno dei pin. Una o pi? forme di attuazione possono perci? facilitare una riduzione delle tolleranze delle posizioni dei pin sull?intera schiera dei pin, aumentando con ci? la resa meccanica nell?assemblaggio finale del modulo di potenza (per es., quando una PCB ? montata sul dispositivo di potenza).
Gli esperti nella tecnica comprenderanno che varie sezioni della presente descrizione si riferiscono a un dispositivo inverter di potenza puramente a titolo di esempio, e che una o pi? forme di attuazione possono essere applicate a qualsiasi tipo di dispositivo elettronico di potenza comprendente interconnessioni implementate per mezzo di pin elettricamente conduttivi, per es., pin con accoppiamento a pressione.
Inoltre, gli esperti nella tecnica comprenderanno che varie sezioni della presente descrizione si riferiscono alla fornitura di pareti perimetrali per mezzo di pad di resist per saldatura incisi puramente a titolo di esempio, e che strutture di contenimento aventi una forma simile e che assolvono allo stesso scopo possono essere fornite secondo tecniche alternative e/o usando materiali differenti.
Come qui esemplificato, un procedimento per fabbricare dispositivi elettronici pu? comprendere:
- fornire almeno un substrato (per es., 12) avente piste elettricamente conduttive (per es., 13) modellate su di esso,
- disporre sull?almeno un substrato almeno un chip a semiconduttore, e accoppiare elettricamente l?almeno un chip a semiconduttore a piste elettricamente conduttive selezionate,
- fornire, in posizioni selezionate sulle piste elettricamente conduttive, strutture di contenimento (per es., strutture di contenimento in rilievo, 80) aventi rispettive pareti perimetrali (per es., 74, 76) che definiscono rispettive cavit? configurate per alloggiare una porzione di base di rispettivi elementi di sostegno di pin (per es., 16), ciascun elemento di sostegno di pin essendo configurato per esempio per contenere una porzione di estremit? di un pin elettricamente conduttivo, e
- saldare i rispettivi elementi di sostegno di pin all?interno delle cavit? definite dalle strutture di contenimento sulle piste elettricamente conduttive.
Come qui esemplificato, saldare gli elementi di sostegno di pin all?interno delle cavit? pu? comprendere distribuire un materiale per saldatura nelle cavit?, disporre gli elementi di sostegno di pin nelle cavit?, e fare rifluire il materiale per saldatura per sistemare gli elementi di sostegno di pin nelle cavit?.
Come qui esemplificato, un procedimento secondo una o pi? forme di attuazione pu? comprendere inoltre:
- attaccare (per es., mediante saldatura e riflusso sottovuoto) l?almeno un substrato su una piastra di base (per es., una piastra di base comune come un dissipatore, 18),
- inserire pin elettricamente conduttivi (per es., pin con accoppiamento a pressione, 14) negli elementi di sostegno di pin, e
- fissare una piastra di copertura (per es., 20) alla piastra di base, la piastra di copertura avendo un insieme di fori in posizioni corrispondenti alle posizioni selezionate sulle piste elettricamente conduttive dove sono fornite le strutture di contenimento.
Come qui esemplificato, la piastra di base e la piastra di copertura possono fornire un involucro di un dispositivo elettronico di potenza contenente l?almeno un substrato avente l?almeno un chip a semiconduttore disposto su di esso, e i pin elettricamente conduttivi possono sporgere attraverso i fori nella piastra di copertura.
Come qui esemplificato, in una o pi? forme di attuazione la fase di attaccare l?almeno un substrato su una piastra di base pu? essere effettuata vantaggiosamente prima della fase di fornire le strutture di contenimento sulle piste elettricamente conduttive.
Come qui esemplificato, fornire le strutture di contenimento pu? comprendere fornire pad di materiale di resist (per es., materiale di resist per saldatura, 72) nelle posizioni selezionate sulle piste elettricamente conduttive, e rimuovere selettivamente rispettive porzioni interne dei pad di materiale di resist per formare le rispettive pareti perimetrali.
Come qui esemplificato, rimuovere selettivamente le porzioni interne dei pad di materiale di resist pu? comprendere incidere le porzioni interne dei pad di materiale di resist.
Come qui esemplificato, incidere le porzioni interne dei pad di materiale di resist pu? comprendere dirigere una radiazione laser sulle porzioni interne dei pad di materiale di resist.
Come qui esemplificato, dirigere una radiazione laser sulle porzioni interne dei pad di materiale di resist pu? comprendere focalizzare un fascio laser sull?almeno un substrato, e un procedimento secondo una o pi? forme di attuazione pu? comprendere:
- fornire, sulla piastra di base e/o sull?almeno un substrato, un insieme di segni di allineamento indicativi di posizioni di riferimento sulla piastra di base e/o sull?almeno un substrato, e
- scansionare il fascio laser sull?almeno un substrato in funzione di un?elaborazione di riconoscimento di pattern dei segni di allineamento.
Come qui esemplificato, le pareti perimetrali possono avere un?altezza nell?intervallo da 10 ?m a 50 ?m, opzionalmente uguale a 20 ?m. Per esempio, i pad di materiale di resist possono essere forniti come uno strato avente uno spessore da 10 ?m a 50 ?m, opzionalmente uguale a 20 ?m.
Come qui esemplificato, le pareti perimetrali configurate per alloggiare una porzione di base dei rispettivi elementi di sostegno di pin possono avere una larghezza (per es., una distanza tra un perimetro interno 76 e un perimetro esterno 74) nell?intervallo da 200 ?m a 500 ?m.
Come qui esemplificato, le pareti perimetrali configurate per alloggiare una porzione di base dei rispettivi elementi di sostegno di pin possono avere un raggio interno nell?intervallo da r a r 50 ?m, r essendo un raggio della porzione di base dei rispettivi elementi di sostegno di pin.
Come qui esemplificato, le pareti perimetrali configurate per alloggiare una porzione di base dei rispettivi elementi di sostegno di pin possono avere un raggio esterno nell?intervallo da r 250 ?m a r 500 ?m, r essendo un raggio della porzione di base dei rispettivi elementi di sostegno di pin.
Come qui esemplificato, un procedimento secondo una o pi? forme di attuazione pu? comprendere fornire una pluralit? di substrati e attaccare la pluralit? di substrati su una piastra di base comune, e la fase di fornire le strutture di contenimento pu? essere effettuata dopo la fase di attaccare la pluralit? di substrati sulla piastra di base comune.
Come qui esemplificato, un dispositivo elettronico (per es., un dispositivo elettronico di potenza, 10) pu? comprendere:
- almeno un substrato avente piste elettricamente conduttive modellate su di esso,
- almeno un chip a semiconduttore disposto sull?almeno un substrato, l?almeno un chip a semiconduttore essendo accoppiato elettricamente a piste elettricamente conduttive selezionate,
- strutture di contenimento aventi rispettive pareti perimetrali che definiscono rispettive cavit? in posizioni selezionate sulle piste elettricamente conduttive, le cavit? essendo configurate per alloggiare una porzione di base di rispettivi elementi di sostegno di pin, e
- elementi di sostegno di pin saldati all?interno delle cavit? definite dalle strutture di contenimento sulle piste elettricamente conduttive.
Fermi restando i principi di fondo, i dettagli e le forme di attuazione possono variare, anche in modo apprezzabile, rispetto a quanto ? stato descritto, puramente a titolo di esempio, senza uscire dall?ambito di protezione.
L?ambito di protezione ? definito dalle rivendicazioni annesse.

Claims (13)

RIVENDICAZIONI
1. Procedimento, comprendente:
fornire almeno un substrato (12) avente piste elettricamente conduttive (13) modellate su di esso,
disporre su detto almeno un substrato (12) almeno un chip a semiconduttore e accoppiare elettricamente detto almeno un chip a semiconduttore a piste elettricamente conduttive (13) selezionate,
fornire, in posizioni selezionate su dette piste elettricamente conduttive (13), strutture di contenimento (80) aventi rispettive pareti perimetrali (74, 76) che definiscono rispettive cavit? configurate per alloggiare una porzione di base di rispettivi elementi di sostegno di pin (16), e
saldare detti rispettivi elementi di sostegno di pin (16) all?interno di dette cavit? definite da dette strutture di contenimento (80) su dette piste elettricamente conduttive (13).
2. Procedimento secondo la rivendicazione 1, in cui saldare detti elementi di sostegno di pin (16) all?interno di dette cavit? comprende:
distribuire un materiale per saldatura in dette cavit?,
disporre detti elementi di sostegno di pin (16) in dette cavit?, e
fare rifluire detto materiale per saldatura per sistemare detti elementi di sostegno di pin (16) in dette cavit?.
3. Procedimento secondo la rivendicazione 1 o la rivendicazione 2, comprendente inoltre:
attaccare detto almeno un substrato (12) su una piastra di base (18),
inserire pin elettricamente conduttivi (14) in detti elementi di sostegno di pin (16), e
fissare una piastra di copertura (20) a detta piastra di base (18), detta piastra di copertura avendo un insieme di fori in posizioni corrispondenti a dette posizioni selezionate su dette piste elettricamente conduttive dove sono fornite le strutture di contenimento (80),
per cui detta piastra di base (18) e detta piastra di copertura (20) forniscono un involucro di un dispositivo elettronico di potenza (10) contenente l?almeno un substrato (12) avente detto almeno un chip a semiconduttore disposto su di esso, e i pin elettricamente conduttivi (14) sporgono attraverso detti fori in detta piastra di copertura (20).
4. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, in cui fornire dette strutture di contenimento (80) comprende:
fornire dei pad di materiale di resist (72) in dette posizioni selezionate su dette piste elettricamente conduttive (13), e
rimuovere selettivamente rispettive porzioni interne di detti pad di materiale di resist (72) per formare dette rispettive pareti perimetrali (74, 76).
5. Procedimento secondo la rivendicazione 4, in cui rimuovere selettivamente dette rispettive porzioni interne di detti pad di materiale di resist (72) comprende processare mediante etching dette porzioni interne di detti pad di materiale di resist (72).
6. Procedimento secondo la rivendicazione 5, in cui processare mediante etching dette porzioni interne di detti pad di materiale di resist (72) comprende dirigere una radiazione laser su dette porzioni interne di detti pad di materiale di resist (72).
7. Procedimento secondo la rivendicazione 6, in cui dirigere una radiazione laser su dette porzioni interne di detti pad di materiale di resist (72) comprende focalizzare un fascio laser su detto almeno un substrato (12), e in cui il procedimento comprende:
fornire, su detta piastra di base (18) e/o su detto almeno un substrato (12), un insieme di segni di allineamento indicativi di posizioni di riferimento su detta piastra di base (18) e/o su detto almeno un substrato (12), e
scansionare detto fascio laser su detto almeno un substrato (12) in funzione di un?elaborazione di riconoscimento di pattern di detti segni di allineamento.
8. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, in cui dette pareti perimetrali (74, 76) hanno un?altezza nell?intervallo da 10 ?m a 50 ?m, preferibilmente uguale a 20 ?m.
9. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, in cui dette pareti perimetrali (74, 76) hanno una larghezza nell?intervallo da 200 ?m a 500 ?m.
10. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, in cui dette pareti perimetrali (74, 76) hanno un raggio interno nell?intervallo da r a r 50 ?m, r essendo un raggio di detta porzione di base di detti rispettivi elementi di sostegno di pin (16).
11. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, in cui dette pareti perimetrali (74, 76) hanno un raggio esterno nell?intervallo da r 250 ?m a r 500 ?m, r essendo un raggio di detta porzione di base di detti rispettivi elementi di sostegno di pin (16).
12. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, comprendente:
fornire una pluralit? di detti substrati (12), e attaccare detta pluralit? di substrati (12) su una piastra di base (18) comune,
in cui la fase di fornire dette strutture di contenimento (80) ? effettuata dopo la fase di attaccare detta pluralit? di substrati (12) su detta piastra di base (18) comune.
13. Dispositivo elettronico (10), comprendente: almeno un substrato (12) avente piste elettricamente conduttive (13) modellate su di esso,
almeno un chip a semiconduttore disposto su detto almeno un substrato (12), l?almeno un chip a semiconduttore essendo accoppiato elettricamente a piste elettricamente conduttive (13) selezionate,
strutture di contenimento (80) aventi rispettive pareti perimetrali (74, 76) che definiscono rispettive cavit? in posizioni selezionate su dette piste elettricamente conduttive (13), le cavit? essendo configurate per alloggiare una porzione di base di rispettivi elementi di sostegno di pin (16), e
elementi di sostegno di pin (16) saldati all?interno di dette cavit? definite da dette strutture di contenimento (80) su dette piste elettricamente conduttive (13).
IT102021000011096A 2021-04-30 2021-04-30 Procedimento per fabbricare dispositivi elettronici e corrispondente dispositivo elettronico IT202100011096A1 (it)

Priority Applications (5)

Application Number Priority Date Filing Date Title
IT102021000011096A IT202100011096A1 (it) 2021-04-30 2021-04-30 Procedimento per fabbricare dispositivi elettronici e corrispondente dispositivo elettronico
EP22169053.0A EP4084587A1 (en) 2021-04-30 2022-04-20 Method of manufacturing electronic devices and corresponding electronic device
US17/729,452 US20220352057A1 (en) 2021-04-30 2022-04-26 Method of manufacturing electronic devices and corresponding electronic device
CN202210475828.7A CN115274472A (zh) 2021-04-30 2022-04-29 制造电子设备的方法以及对应的电子设备
CN202221033765.1U CN217822778U (zh) 2021-04-30 2022-04-29 电子器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102021000011096A IT202100011096A1 (it) 2021-04-30 2021-04-30 Procedimento per fabbricare dispositivi elettronici e corrispondente dispositivo elettronico

Publications (1)

Publication Number Publication Date
IT202100011096A1 true IT202100011096A1 (it) 2022-10-30

Family

ID=77021975

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102021000011096A IT202100011096A1 (it) 2021-04-30 2021-04-30 Procedimento per fabbricare dispositivi elettronici e corrispondente dispositivo elettronico

Country Status (3)

Country Link
US (1) US20220352057A1 (it)
EP (1) EP4084587A1 (it)
IT (1) IT202100011096A1 (it)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040129454A1 (en) * 2002-09-20 2004-07-08 Ngk Spark Plug Co., Ltd. Circuit board made of resin with pin
US20090194884A1 (en) * 2008-01-23 2009-08-06 Infineon Technologies Ag Power semiconductor module including a contact element
US20100127389A1 (en) * 2008-11-26 2010-05-27 Mitsubishi Electric Corporation Power semiconductor module
US20190320561A1 (en) * 2016-11-09 2019-10-17 Amotech Co., Ltd. Functional contactor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040129454A1 (en) * 2002-09-20 2004-07-08 Ngk Spark Plug Co., Ltd. Circuit board made of resin with pin
US20090194884A1 (en) * 2008-01-23 2009-08-06 Infineon Technologies Ag Power semiconductor module including a contact element
US20100127389A1 (en) * 2008-11-26 2010-05-27 Mitsubishi Electric Corporation Power semiconductor module
US20190320561A1 (en) * 2016-11-09 2019-10-17 Amotech Co., Ltd. Functional contactor

Also Published As

Publication number Publication date
US20220352057A1 (en) 2022-11-03
EP4084587A1 (en) 2022-11-02

Similar Documents

Publication Publication Date Title
US9854708B2 (en) Unit for semiconductor device
US7800222B2 (en) Semiconductor module with switching components and driver electronics
US10028400B2 (en) Semiconductor device
EP2833404A1 (en) Semiconductor device and method for manufacturing semiconductor device
EP2804212A1 (en) Semiconductor device
JP6319137B2 (ja) 半導体装置及びその製造方法
JPH0722576A (ja) 半導体パワーモジュールおよび複合基板、並びに半導体パワーモジュールの製造方法
US20170110341A1 (en) Semiconductor device manufacturing method
US20180183161A1 (en) Semiconductor device and semiconductor device manufacturing method
US9560763B2 (en) Package for optical module
IT202100011096A1 (it) Procedimento per fabbricare dispositivi elettronici e corrispondente dispositivo elettronico
CN113412539A (zh) 半导体装置
JP2015035437A (ja) 半導体装置及びその製造方法
CN217822778U (zh) 电子器件
JP3619708B2 (ja) パワー半導体モジュール
JP5488196B2 (ja) 半導体装置
CN115621210A (zh) 具有作为固定结构的突起的功率半导体模块
US20210398866A1 (en) Package for containing electronic component, and electronic device
WO2021161526A1 (ja) 半導体装置
US11348896B2 (en) Method for producing a semiconductor module by using adhesive attachment prior to sintering
JP6063835B2 (ja) 半導体チップの実装方法、半導体装置、及び実装治具
US11682596B2 (en) Power semiconductor module
JP2001313496A (ja) 電子回路ユニットにおける混成集積回路の実装方法及び実装装置
JP2018164050A (ja) 半導体モジュール
JP2017174848A (ja) 配線基板製造方法、半導体装置の製造方法、及びはんだ板