JP2017174848A - 配線基板製造方法、半導体装置の製造方法、及びはんだ板 - Google Patents
配線基板製造方法、半導体装置の製造方法、及びはんだ板 Download PDFInfo
- Publication number
- JP2017174848A JP2017174848A JP2016055747A JP2016055747A JP2017174848A JP 2017174848 A JP2017174848 A JP 2017174848A JP 2016055747 A JP2016055747 A JP 2016055747A JP 2016055747 A JP2016055747 A JP 2016055747A JP 2017174848 A JP2017174848 A JP 2017174848A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- plate
- metal plate
- wiring board
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】少ない工数で基板のパターン上にはんだを載せる。
【解決手段】互いに分離した複数の導電パターンが設けられた絶縁板を準備する段階、複数の導電パターンに対応して互いに分離した複数の金属板片を有する金属板を準備する段階、複数の導電パターンに対応する複数のはんだランド35a1〜35a4を有し、はんだランド同士の間を接続する複数のタイバー35a5〜35a13により複数のはんだランド35a1〜35a4が一体化されたはんだ板35aを準備する段階、絶縁板における複数の導電パターンと金属板との間にはんだ板を挟んで絶縁板と金属板とを接合する段階より、配線基板が製造される。はんだ板において複数のはんだランドが複数のタイバーにより接続して一体化されていることで、少ない工数、すなわち一工数で、複数のはんだランドをそれぞれ複数の金属板片上に載せることができる。
【選択図】図3A
【解決手段】互いに分離した複数の導電パターンが設けられた絶縁板を準備する段階、複数の導電パターンに対応して互いに分離した複数の金属板片を有する金属板を準備する段階、複数の導電パターンに対応する複数のはんだランド35a1〜35a4を有し、はんだランド同士の間を接続する複数のタイバー35a5〜35a13により複数のはんだランド35a1〜35a4が一体化されたはんだ板35aを準備する段階、絶縁板における複数の導電パターンと金属板との間にはんだ板を挟んで絶縁板と金属板とを接合する段階より、配線基板が製造される。はんだ板において複数のはんだランドが複数のタイバーにより接続して一体化されていることで、少ない工数、すなわち一工数で、複数のはんだランドをそれぞれ複数の金属板片上に載せることができる。
【選択図】図3A
Description
本発明は、配線基板製造方法、半導体装置の製造方法、及びはんだ板に関する。
パワー半導体装置(単に、半導体装置とも呼ぶ)は、パワー半導体素子(単に、半導体素子とも呼ぶ)を配線基板上に実装し、さらに外部端子等を設けてパッケージングすることで製造される。配線基板は、典型的には、絶縁板の表面及び裏面のそれぞれに銀ろうを用いて金属層を接合し、半導体素子が搭載される表面側の金属層をエッチング処理してパターン形成することで製造される。ここで、放熱性を向上するために、厚い(例えば、1〜5mm)金属層を有する配線基板が用いられることがある。しかし、エッチング処理を利用する製造方法では、金属層が厚いことで長い製造時間を要し、コストアップとなる。
特許文献1 特開2003−297987号公報
特許文献2 特開2006−213001号公報
特許文献1 特開2003−297987号公報
特許文献2 特開2006−213001号公報
そこで、薄い金属層が絶縁板上に形成された基板上に目的の形状に成形された厚い複数の金属パターンを配置し、接合材として板はんだを用いて複数の金属パターンを基板に接合することで配線基板を構成することが考えられる。しかし、板はんだを複数の金属パターンのそれぞれと同じ形状に成形し、基板と複数の金属パターンのそれぞれとの間に配設しなければならないため、工数増となる。
一方、例えば特許文献1及び2には、複数の導体ランドが繋ぎ桟により位置決めされてなる回路形成用導体に熱硬化樹脂組成物を積層し、金型内で加熱・加圧することにより回路形成用導体と熱硬化樹脂組成物とを一体化し、熱硬化樹脂組成物が硬化した後、繋ぎ桟を除去することにより独立した回路形成用導体を形成する熱伝導性基板の製造方法が開示されている。しかし、繋ぎ桟を除去する工程を要する。
本発明の第1の態様においては、互いに分離した複数の導電パターンが設けられた絶縁板を準備する段階と、複数の導電パターンに対応して互いに分離した複数の金属板片を有する金属板を準備する段階と、複数の導電パターンに対応した複数のはんだランドを有し、はんだランド同士の間を接続するタイバーにより複数のはんだランドが一体化されたはんだ板を準備する段階と、絶縁板における複数の導電パターンと金属板との間にはんだ板を挟んで絶縁板と金属板とを接合する段階と、を備える配線基板製造方法が提供される。
本発明の第2の態様においては、第1の態様の配線基板製造方法により配線基板を製造し、配線基板の金属板に半導体素子を接合し、半導体素子および配線基板をパッケージングする半導体装置の製造方法が提供される。
本発明の第3の態様においては、互いに分離した複数の金属板片を有する金属板を他の板に接合するために用いられる複数のはんだランドと、はんだによって複数のはんだランドと一体に形成され、それぞれが複数のはんだランドにおけるはんだランド同士の間を接続する複数のタイバーと、を備えるはんだ板が提供される。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1Aから図1Cは、本実施形態に係る半導体装置20の構成を示す。ただし、図1Aは図1Bの基準線AAに関する側面視における構成を示し、図1Bは図1Aの基準線BBに関する上面視における構成を示し、図1Cは図1Aの基準線CCに関する上面視における構成を示す。半導体装置20は、本実施形態に係るはんだ板を用いて構成された放熱性等に優れる配線基板10を用いて製造されるものであり、配線基板10、本体11、半導体素子13a及び13b、導通ポスト14a及び14b、配線基板15、外部端子16〜18、並びに外部端子19を有する。
配線基板10は、半導体素子13a及び13bを搭載する部材であり、基板1、はんだ層5a及び5b、並びに回路層6a及び6bを含む。
基板1は、例えばDCB(Direct Copper Bonding)基板、AMB(Active Metal Blazing)基板等を採用することができる。本実施形態では、基板1は、後述する配線パターン6a1〜6a4を有する回路層6aを含む1つの基板を用いることとするが、これに代えて、複数の基板、例えば配線パターン6a1及び6a2を有する金属層が設けられた基板と、配線パターン6a3及び6a4を有する金属層が設けられた別の基板と、を組み合わせて用いてもよい。基板1の構成の詳細について後述する。
はんだ層5a及び5bは、後述する第1及び第2はんだ板35a,35bから例えば0.05〜0.2mm厚に成形された接合層であり、それぞれ、回路層6a及び6bを基板1の表面(後述する金属層4a)及び裏面(後述する金属層4b)に接合する。
回路層6a及び6bは、例えば1.0mm厚又はそれ以上の厚みに成形された銅、アルミニウム等の導電性金属板(単に金属板と呼ぶ)36a及び36bから形成された層である。
回路層6aは、図1Bより分かるように、複数(ここでは、一例として8つ)の配線パターン6a1,6a2,6a3及び6a4を有する。なお、これらの配線パターン6a1,6a2,6a3及び6a4は、それぞれ、金属板36aが有する金属板片36a1,36a2,36a3及び36a4から形成される。配線パターン6a1は、図面左右方向を長手とする矩形部及びこの右辺中央から右側に延びる延設部を有し、基板1上の右半分の領域に配設されている。配線パターン6a1には、後述する半導体素子13aが搭載される。配線パターン6a2は、矩形状を有し、基板1上において、配線パターン6a1の延設部の図面上側及び下側に各2つ並設されている。配線パターン6a3は、矩形部及びこの右辺中央から右側に延びる延設部を有し、基板1上の左半分の領域に配設されている。配線パターン6a3には、後述する半導体素子13bが搭載される。配線パターン6a4は、矩形状を有し、基板1上において、配線パターン6a3の延設部の図面上側及び下側に各1つ配設されている。配線パターン6a1,6a2,6a3及び6a4は、互いに、例えば0.5〜5mm離間する。
回路層6bは、図1Cより分かるように、図面左右方向を長手とする矩形状を有し、基板1の裏面のほぼ全領域に配設されている。回路層6bは、金属板36bから形成され、本体11の底面から露出して半導体素子13a及び13bが発する熱を装置外に放熱する放熱板としても機能する。なお、回路層6bは、基板1に代えて複数の基板を用いる場合、複数の基板のそれぞれの裏面に設けられる。
本体11は、半導体装置20の構成各部を内部に、ただし外部端子16〜19の上端を上方に突出して、配線基板10の下面を本体11の底面と面一に露出して、封止する部材である。本体11は、例えばエポキシ樹脂のような熱硬化性樹脂を用いてモールド成形することで、Y方向を長手とする略直方体状に成形される。
半導体素子13a及び13bは、例えば、SiC等の化合物半導体からなるスイッチング素子であり、表面及び裏面のそれぞれに電極を有する縦型の金属酸化物半導体電界効果トランジスタ(MOSFET)、絶縁ゲートバイポーラトランジスタ(IGBT)等を採用することができる。なお、半導体素子13a及び13bは、縦型の素子に限らず、表面にのみ電極が設けられた横型の素子であってもよい。半導体素子13a及び13bは、それぞれ、配線基板10の配線パターン6a1及び6a3上に搭載される。
半導体素子13a及び13bは、MOSFET(又はIGBT)の場合に、表面にソース電極(エミッタ電極)及びゲート電極、裏面にドレイン電極(コレクタ電極)を有する。半導体素子13a及び13bは、それぞれ、ドレイン電極(又はコレクタ電極)をはんだ等の接合材により配線パターン6a1及び6a3に接続することで、その裏面にて配線基板10上に固着される。
導通ポスト14a及び14bは、それぞれ、半導体素子13a及び13bと配線基板15との間に設けられてそれらの間で通電するための導電部材であり、一例として銅、アルミニウム等の導電性金属を用いて円柱状に成形されている。なお、導通ポスト14a及び14bは、その下端をはんだ等の接合材により半導体素子13a及び13bに接続することでそれらの上に立設され、上端をはんだ、ロウ付け、又はカシメにより配線基板15上の配線パターンに接続される。
導通ポスト14a(14b)は、複数(ここでは、一例として3つ)のポストを含む。それらのうちの2つのポストは半導体素子13a(13b)のソース電極又はこれに繋がる端子上に立設され、配線基板15上の配線パターンに接続する。残りの1つのポストは、半導体素子13a(13b)のゲート電極又はこれに繋がる端子上に立設され、配線基板15上の配線パターンに接続する。
配線基板15は、半導体素子13a及び13bの電極を外部端子16〜19に接続する基板であり、絶縁板及びこの表面に形成された配線パターンを有する回路層(いずれも不図示)を有する。絶縁板は、例えばガラスエポキシ材等から構成されるリジッド基板又はポリイミド材等から構成されるフレキシブル基板を採用することができる。絶縁板には、外部端子16〜18並びに導通ポスト14a及び14bを通す複数の貫通孔(不図示)が設けられている。回路層は、銅、アルミニウム等の導電性金属を用いて、絶縁板の表面に設けられている。
外部端子16〜18は、半導体素子13a及び13bから出力される電流を導通して半導体装置20外に出力するための端子である。外部端子16〜18は、例えば銅、アルミニウム等の導電性金属を用いて円柱状又は四角柱状に成形されている。外部端子16〜18は、それぞれ、配線基板10の配線パターン6a3,6a4及び6a1上に立設されている。
外部端子19は、半導体装置20外から半導体素子13a及び13bに制御信号を入力するための端子である。外部端子19は、外部端子16〜18と同様に、例えば銅、アルミニウム等の導電性金属を用いて円柱状に成形されている。外部端子19は、配線基板10の配線パターン6a2上に各1つ立設されている。
図2は、本実施形態に係る配線基板10及びこれに含まれる基板1の断面構成を示す。配線基板10は、薄い金属層を有する基板1上に厚い複数の金属板片を接合して、これを薄い金属層に代えて回路層としたものであり、基板1に加えて、さらに、はんだ層5a及び5b並びに回路層6a及び6bを含む。
基板1は、絶縁板2、接合層3a及び3b、並びに金属層4a及び4bを有する。絶縁板2は、例えば窒化アルミニウム、窒化珪素、酸化アルミニウム等の絶縁性セラミックス、エポキシ系樹脂等の樹脂絶縁部材から、例えば0.32mm厚に構成された板状部材である。接合層3a及び3bは、それぞれ、金属層4a及び4bを絶縁板2の表面及び裏面に接合する接合材より、例えば0.02mm厚に成形された接合層である。接合材として、例えば、銀ろうを使用することができる。金属層4a及び4bは、例えば銅、アルミニウム等の導電性金属から、例えば0.30mm厚に成形された層である。
なお、金属層4aは、半導体素子13a及び13bに接続する配線パターン6a1,6a2,6a3及び6a4を含む回路層6aと同様の互いに分離した複数の導電パターンを有し、金属層4bは、回路層6bと同様のパターンを有する。ただし、本実施形態では、少なくとも金属層4aの複数の導電パターンは対応する配線パターン6a1,6a2,6a3及び6a4より若干大きく、複数の導電パターンの外縁部が配線パターン6a1,6a2,6a3及び6a4により覆われることなく露出してよい。
図3Aは、本実施形態に係る第1はんだ板35aの構成を示す。第1はんだ板35aは、回路層6aを構成する金属板36aを基板1の表面(すなわち、金属層4a)に接合するための接合材である。接合材として、例えば、錫、銀、及び銅を含む鉛フリーはんだ(単に、はんだと呼ぶ)を用いた厚さ0.05〜0.2mmの板はんだを採用することができる。第1はんだ板35aは、複数のはんだランド35a1〜35a4及び複数のタイバー35a5〜35a13を有する。
複数のはんだランド35a1〜35a4は、互いに分離した複数の金属板片36a1〜36a4を有する金属板36aを他の板、例えば基板1の表面(金属層4aの複数の導電パターン上)に接合するために用いられる接合材である。ここで、複数の金属板片36a1〜36a4は、それぞれ、回路層6aに含まれる配線パターン6a1〜6a4を形成する。はんだランド35a1〜35a4は、それぞれ複数の金属板片36a1〜36a4に等しい大きさ及び同じ形状を有し、基板1の金属層4aが有する複数の導電パターンのうちの対応するパターンより若干小さく(例えば、0.05〜0.2mm)成形されている。それにより、後述するように基板1の表面に第1はんだ板35a及び金属板36aを重ねた際に、金属層4aが有する複数の導電パターンの外縁部が第1はんだ板35aのはんだランド35a1〜35a4及び金属板36aの複数の金属板片36a1〜36a4により覆われることなく外側に突出し、表面を露出する。
複数のタイバー35a5〜35a13は、複数のはんだランド35a1〜35a4におけるはんだランド同士の間を接続する部材であり、複数のはんだランド35a1〜35a4と同じ素材によりそれらとともに一体に成形される。それにより、一体のはんだ板35aとしてハンドリングして、複数のはんだランド35a1〜35a4により金属板36aの複数の金属板片36a1〜36a4を基板1に接合することが可能となる。
これに対して、複数のはんだランド35a1〜35a4を複数のタイバー35a5〜35a13により一体に接続せず、それぞれ個片として使用する場合、例えば板はんだから複数のはんだランド35a1〜35a4を複数回の抜き加工により抜くことを要し、また金属板36aが有する複数の金属板片36a1〜36a4に複数のはんだランド35a1〜35a4の個片をそれぞれ載せることを要し、工数増となる。
複数のタイバー35a5〜35a13は、複数の金属板片36a1〜36a4の離間距離(すなわち、配線基板10上での配線パターン6a1〜6a4の離間距離)に対応して、例えば幅0.1〜2mmを有してよい。これにより、後述するように第1はんだ板35aを介して金属板36aを配線基板10に接合すると、タイバー35a5〜35a13は、加熱されて溶融し、はんだランド35a1〜35a4をなすはんだに吸収されて配線基板10上から除去される。
複数のタイバー35a5〜35a13は図面上下方向に対象に配置され、図面上側(下側)のタイバー35a5〜35a13のうち、タイバー35a5は、2つのはんだランド35a2のうちの図面右側のはんだランド35a2をはんだランド35a1の右端に接続する。タイバー35a6は、2つのはんだランド35a2同士を接続する。タイバー35a7は、図面左側のはんだランド35a2をはんだランド35a1の上端(下端)に接続する。タイバー35a8は、図面左側のはんだランド35a2をはんだランド35a1に接続する。タイバー35a9は、はんだランド35a4をはんだランド35a1の上端(下端)に接続する。タイバー35a10は、はんだランド35a4をはんだランド35a3の上端(下端)に接続する。タイバー35a11は、はんだランド35a3をはんだランド35a1に接続する。タイバー35a12は、はんだランド35a4をはんだランド35a3の右端に接続する。タイバー35a13は、はんだランド35a4をはんだランド35a3に接続する。
従って、複数のはんだランド35a1〜35a4のそれぞれは、少なくとも2つのタイバーにより接続される。ここで、タイバー35a5,35a6,35a7,35a9及び35a10は、複数のはんだランド35a1〜35a4を含んで矩形状の外縁部を形成する。つまり、はんだ板35aの外縁部のいずれにおいても、複数のはんだランド35a1〜35a4のうちの少なくとも1つ、又はタイバー35a5,35a6,35a7,35a9及び35a10のうちの少なくとも1つが配置される。これにより、一体のはんだ板35aが構成され、十分な強度が得られてハンドリングしやすくなる。
図3Bは、本実施形態に係る第2はんだ板35bの構成を示す。第2はんだ板35bは、回路層6bを構成する金属板36bを基板1の裏面(すなわち、金属層4b)に接合するための接合材である。接合材として、第1はんだ板35aと同様の板はんだを採用することができる。第2はんだ板35bは、基板1の金属層4b及び金属板36b(すなわち、回路層6b)に等しい大きさ及び同じ形状を有する。なお、金属板36bは、回路層6bが複数の配線パターンを有する場合、これらに対応して複数の金属板片を有することとしてもよい。
図4は、本実施形態に係る配線基板10の製造手順のフローを示す。
ステップS1では、基板1、すなわち互いに分離した複数の導電パターンを有する金属層4aが設けられた絶縁板2が準備される。基板1は、絶縁板2の表面及び裏面に、それぞれ、接合層3aを介して金属層4a及び接合層3bを介して金属層4bが設けられる。
ステップS2では、金属板36a及び36bが準備される。金属板36aは、基板1の金属層4aが有する複数の導電パターンに対応して互いに分離した複数の金属板片36a1〜36a4を含み、例えば一枚の金属製の板部材をプレス抜き加工することで成形される。ただし、複数の金属板片36a1〜36a4は、それぞれ、基板1の金属層4aが有する複数の導電パターンのうちの対応するパターンより若干小さく成形される。金属板36bは、例えば一枚の金属製の板部材を基板1の回路層6bに等しい大きさ及び同じ形状に成形することで得られる。
ステップS3では、第1及び第2はんだ板35a,35bが準備される。
第1はんだ板35aは、先述のとおり、基板1の金属層4aが有する複数の導電パターンに対応する複数のはんだランド35a1〜35a4及びそれらを接続して一体化する複数のタイバー35a5〜35a13を有する。はんだ板35aは、例えば、板はんだのリール材から板はんだを引出し、レベラを通して巻きぐせを修正し、金型を用いてプレス抜き加工する、すなわち複数のはんだランド35a1〜35a4及び複数のタイバー35a5〜35a13を除く部分を打ち抜くことで形成される。なお、はんだ板35aにおいて複数のはんだランド35a1〜35a4が複数のタイバー35a5〜35a13により接続されて一体化されていることで、1つの金型のみを用いた1回の抜き加工により板はんだからはんだ板35aを形成することができる。これにより、複数のはんだランド35a1〜35a4をそれぞれ個片として形成し、使用する場合と比較して、約70%のコストダウンが期待される。
第2はんだ板35bは、先述のとおり、基板1の金属層4bに対応する形状を有する。第2はんだ板35bは、例えば第1はんだ板35aと同様に、板はんだをプレス抜き加工することで形成される。
ステップS4では、はんだ板35a及び35bを用いて、基板1(すなわち、絶縁板2)と金属板36a及び36bとが接合される。ここで、絶縁板2上の金属層4aが有する導電パターンと金属板36aとの間にはんだ板35aを挟み、絶縁板2上の金属層4bと金属板36bとの間にはんだ板35bを挟む。基板1と金属板36a及び36bとの接合工程の詳細については後述する。
ステップS5では、はんだ板35aに含まれる複数のタイバー35a5〜35a13のそれぞれが切断(或いは除去)されていることが確認される。複数のタイバー35a5〜35a13の切断(或いは除去)は、はんだ板35aに含まれる複数のはんだランド35a1〜35a4により基板1上に接合された複数の金属板片36a1〜36a4のうち、隣り合う金属板片同士の間の非導通を確認すること、或いは接合後に配線基板10を撮像し、その撮像画像中において複数のタイバー35a5〜35a13のそれぞれが少なくとも部分的に切断(或いは除去)されていることを確認することで、確認することができる。
なお、上述の製造手順における各ステップの実行順は、必ずしも、上述の順と同じである必要はなく、異なる順でもよい。
図5は、基板1(すなわち、絶縁板2)と金属板36a及び36bとの接合手順(すなわち、ステップS4)の詳細フローを示す。
ステップS41では、金属板36aが有する複数の金属板片36a1〜36a4のそれぞれを対応する位置に配置する。
まず、図6A及び図6Bに示すように、第1治具31を準備する。第1治具31は、複数の金属板片36a1〜36a4をそれぞれ目的の位置に配置するための箱体状の器具であり、第1はんだ板35a及び基板1(絶縁板2)を収容する開口(又は凹部)31a、及びその底面に複数の金属板片36a1〜36a4がそれぞれ収容される複数の窪み部31a1〜31a4を有する。ここで、複数の窪み部31a1〜31a4は、複数の金属板片36a1〜36a4を配置するべき位置、すなわち基板1の金属層4aが有する複数の導電パターンの位置に対応する位置に設けられている。なお、複数の窪み部31a1〜31a4の深さは、複数の金属板片36a1〜36a4の厚みより小さいとする。
そして、図7A及び図7Bに示すように、第1治具31の複数の窪み部31a1〜31a4に、それぞれ、金属板36aが有する複数の金属板片36a1〜36a4を配置する。
ステップS42では、図8A及び図8Bに示すように、第1治具31の開口31a内において、第1はんだ板35aを金属板36a上に載せる。第1はんだ板35aにおいて複数のはんだランド35a1〜35a4が複数のタイバー35a5〜35a13により接続して一体化されていることで、少ない工数、すなわち一工数で、複数のはんだランド35a1〜35a4をそれぞれ複数の金属板片36a1〜36a4上に載せることができる。
なお、複数のはんだランド35a1〜35a4がそれぞれ複数の金属板片36a1〜36a4に等しい大きさ及び同じ形状を有し、基板1の金属層4aが有する複数の導電パターンのうちの対応するパターンより若干小さく成形されていることで、金属層4aの複数の導電パターンのそれぞれの外縁がはんだランド35a1〜35a4及び複数の金属板片36a1〜36a4により覆われることなく露出する。
ステップS43では、図9A及び図9Bに示すように、第1治具31の開口31a内において、基板1(絶縁板2)を第1はんだ板35a上に載せる。ここで、基板1は、複数の導電パターンを有する金属層4aが設けられた一面を下向きにして、第1はんだ板35a上に載せられる。それにより、基板1(絶縁板2)上の金属層4aと金属板36aとの間に第1はんだ板35aが挟まれ、第1はんだ板35aの複数のはんだランド35a1〜35a4が金属層4aの複数の導電パターンのうちの対応する導電パターンに接し、複数の複数のタイバー35a5〜35a13は、はんだランド35a1〜35a4に接続する端部のみが金属層4aの複数の導電パターンの外縁に接し、ほとんどが導電パターンが設けられていない絶縁板2上に導電パターン4a及び接合層3aの厚み分だけ中空に存在する。なお、外縁に接する部分と、導電パターンが設けられていない絶縁板2上にに導電パターン4a及び接合層3aの厚み分だけ中空に存在する長さの比率は1対2が望ましい。
ステップS44では、図10A及び図10Bに示すように、金属層4aが設けられた一面とは反対側における金属層4bが設けられた基板1(絶縁板2)の他面上に、第2はんだ板35bを載せる。それにより、第2はんだ板35bが、金属層4b上に支持される。
ステップS45では、第2はんだ板35b上に金属板36bを載せる。
まず、図11A及び図11Bに示すように、第2治具32を第1治具31及び/又は第2はんだ板35bに載せる。第2治具32は、金属板36bを目的の位置に配置するための枠体状の器具であり、金属板36bを配置するべき位置に対応する形状の貫通孔32aが設けられている。なお、金属板36bが複数の金属板片を有する場合、それらを配置するべき位置にそれぞれ対応する形状の複数の貫通孔が設けられていることとしてもよい。
そして、図12A及び図12Bに示すように、第2治具32の貫通孔32aに金属板36bを配置する。なお、金属板36bが複数の金属板片を有する場合、それらを第2治具32の複数の貫通孔のうちの対応する貫通孔に配置することとする。それにより、金属板36bが、第2はんだ板35b上に載せられる。
以上により、金属板36a、第1はんだ板35a、基板1(絶縁板2)、第2はんだ板35b、及び金属板36bが重ねられた積層体が得られる。
ステップS46では、積層体を加熱して、金属板36a及び36bを基板1(絶縁板2)の表面及び裏面に接合する。はんだランド35a1〜35a4のうちの小さいはんだランド35a2及び35a4、そして大きいはんだランド35a1及び35a3と熱容量が小さい順番に溶融する。このとき、タイバー35a5〜35a13のうちの特にタイバー35a5,35a7〜35a10,35a12及び35a13については、先に溶融するはんだランド35a2及び35a4に接続する端部が切断され、別の端部が接する金属層4aの導電パターンの外縁表面に吸引されながら、後に溶融するはんだランド35a1及び35a3にも吸収される。タイバー35a6及び35a11については、先に溶融するはんだランドに接続する端部が切断され、別の端部が接する金属層4aの導電パターンの外縁表面に吸引されて、後に溶融するはんだランドにも吸収される、又は両端が接する金属層4aの導電パターンの外縁表面に吸引されて中央で切断され、両端がそれぞれ接続するはんだランドに吸収される。これにより、積層体の加熱後、タイバー35a5〜35a13は配線基板10上から除去される。なお、タイバー35a5〜35a13が、除去されきれない場合でも絶縁板2とはんだは接合されないため、後述するエアーの吹き付けにて除去可能である。
積層体の加熱後、第1及び第2治具31,32を含んで積層体を反転し、冷却する。なお、冷却後、積層体表面にエアーを吹き付けて、タイバー35a5〜35a13の残余物を除去してもよい。それにより、金属板36a及び36bがそれぞれ第1及び第2はんだ板35a,35bにより基板1(絶縁板2)の表面及び裏面に接合され、金属板36aが有する複数の金属板片36a1〜36a4を回路層6aの配線パターン6a1〜6a4として有し、金属板36bを回路層6bとして有する配線基板10が得られる。
半導体装置20は、上述の配線基板製造方法により製造された配線基板10の金属板36a、すなわち、回路層6aの配線パターン6a1及び6a3上にそれぞれ半導体素子13a及び13bを搭載し、配線パターン6a1〜6a4上に外部端子16〜19を立設し、半導体素子13a及び13b上に導通ポスト14a及び14bを立設し、導通ポスト14a及び14bの上端を配線基板15に固定し、最後に配線基板10、半導体素子13a及び13b、その他の構成各部を封止材によりパッケージングすることで得られる。
なお、本実施形態に係る半導体装置20は、1つの配線基板10を備えることとしたが、複数の配線基板10を備えることとしてもよい。係る場合、例えば、半導体素子13a及び13bを搭載する互いに分離した2つの配線基板(それぞれ、第1及び第2絶縁板パーツと呼ぶ)を設け、それぞれの絶縁板パーツが導電パターンを有する。第1はんだ板35aの複数のはんだランド35a1〜35a4の一部、すなわちはんだランド35a1及び35a2が第1絶縁板パーツに設けられた導電パターンに対応し、複数のはんだランド35a1〜35a4の他の一部、すなわちはんだランド35a3及び35a4が第2絶縁板パーツに設けられた導電パターンに対応することとなる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
1…基板、2…絶縁板、3a,3b…接合層、4a,4b…金属層、5a,5b…はんだ層、6a,6b…回路層、6a1〜6a4…配線パターン、10…配線基板、11…本体、13a,13b…半導体素子、14a,14b…導通ポスト、15…配線基板、16〜19…外部端子、20…半導体装置、31…第1治具、31a…開口(凹部)、31a1〜31a4…窪み部、32…第2治具、32a…貫通孔、35a,36b…はんだ板、35a1〜35a4…はんだランド、35a5〜35a13…タイバー、36a,36b…金属板、36a1〜36a4…金属板片。
Claims (20)
- 互いに分離した複数の導電パターンが設けられた絶縁板を準備する段階と、
前記複数の導電パターンに対応して互いに分離した複数の金属板片を有する金属板を準備する段階と、
前記複数の導電パターンに対応した複数のはんだランドを有し、はんだランド同士の間を接続するタイバーにより前記複数のはんだランドが一体化されたはんだ板を準備する段階と、
前記絶縁板における前記複数の導電パターンと前記金属板との間に前記はんだ板を挟んで前記絶縁板と前記金属板とを接合する段階と、
を備える配線基板製造方法。 - 前記はんだ板を準備する段階は、板はんだから前記複数のはんだランドおよび前記タイバーを除く部分を打ち抜いて前記はんだ板を形成する請求項1に記載の配線基板製造方法。
- 前記複数のはんだランドのそれぞれは、2つ以上のタイバーに接続される請求項1または2に記載の配線基板製造方法。
- 前記はんだ板は、
矩形状の外縁部を有し、
前記外縁部のいずれの部分においても前記複数のはんだランドのうちの少なくとも1つのはんだランドまたは前記タイバーのうちの少なくとも1つのタイバーが配置される
請求項1から3のいずれか一項に記載の配線基板製造方法。 - 前記タイバーのそれぞれの幅は、0.1〜2mmである請求項1から4のいずれか一項に記載の配線基板製造方法。
- 前記はんだ板の厚さは、0.05mm〜0.2mmである請求項1から5のいずれか一項に記載の配線基板製造方法。
- 前記接合する段階は、
第1の前記金属板における第1の前記複数の金属板片のそれぞれを前記複数の導電パターンに対応する位置に配置する段階と、
前記第1の金属板上に第1の前記はんだ板を載せる段階と、
第1の前記複数の導電パターンが設けられた第1面を下向きにして、前記絶縁板を前記第1のはんだ板上に載せる段階と、
を有する請求項1から6のいずれか一項に記載の配線基板製造方法。 - 前記接合する段階は、
前記第1面とは反対側における第2の複数の導電パターンが設けられた前記絶縁板の第2面に、第2の前記はんだ板を載せる段階と、
前記第2のはんだ板上に、第2の前記複数の金属板片を有する第2の前記金属板を載せる段階と、
を更に有し、
前記第1の金属板、前記第1のはんだ板、前記絶縁板、前記第2のはんだ板、および前記第2の金属板を重ねた積層体を接合する
請求項7に記載の配線基板製造方法。 - 前記第1の複数の金属板片のそれぞれを前記複数の導電パターンに対応する位置に配置する段階は、
前記第1のはんだ板および前記絶縁板を収容する開口を有し、前記開口内の底面に前記第1の複数の金属板片のそれぞれを配置するべき位置に対応して設けられた第1の複数の窪み部を有する第1治具を準備する段階と、
前記第1治具の前記第1の複数の窪み部のそれぞれに、前記第1の複数の金属板片のそれぞれを配置する段階と、
を含み、
前記第1の金属板上に前記第1のはんだ板を載せる段階は、前記第1治具の前記開口内において、前記第1の複数の金属板片上に第1のはんだ板を載せ、
前記絶縁板を前記第1のはんだ板に載せる段階は、前記第1治具の前記開口内において、前記第1のはんだ板上に前記絶縁板を載せる
請求項7または8に記載の配線基板製造方法。 - 前記第2のはんだ板上に前記第2の金属板を載せる段階は、
前記第2の複数の金属板片を配置するべき位置に対応する複数の貫通孔を有する第2治具を前記第2のはんだ板上に載せ、
前記第2治具の前記複数の貫通孔のそれぞれに、前記第2の複数の金属板片のそれぞれを配置する
請求項8に記載の配線基板製造方法。 - 前記接合する段階は、前記金属板、前記はんだ板、および前記絶縁板を重ねた積層体を加熱して接合する請求項1から10のいずれか一項に記載の配線基板製造方法。
- 前記接合する段階の後に、前記タイバーのそれぞれが切れていることを確認する段階を更に備える請求項11に記載の配線基板製造方法。
- 前記タイバーが切れていることを確認する段階は、前記複数の金属板片のうち隣り合う金属板片同士の間の非導通を確認すること、および接合後に撮像した画像中において前記タイバーが少なくとも部分的に切れているのを確認することの少なくとも1つを含む請求項12に記載の配線基板製造方法。
- 前記絶縁板は、互いに分離した第1の絶縁板パーツおよび第2の絶縁板パーツを有し、
前記はんだ板における前記複数のはんだランドの一部は前記第1の絶縁板パーツに設けられた少なくとも1つの導電パターンに対応し、前記はんだ板の前記複数のはんだランドの他の一部は前記第2の絶縁板パーツに設けられた少なくとも1つの導電パターンに対応する
請求項1から13のいずれか一項に記載の配線基板製造方法。 - 請求項1から14のいずれか一項に記載の配線基板製造方法により配線基板を製造し、
前記配線基板の前記金属板に半導体素子を接合し、
前記半導体素子および前記配線基板をパッケージングする
半導体装置の製造方法。 - 互いに分離した複数の金属板片を有する金属板を他の板に接合するために用いられる複数のはんだランドと、
はんだによって前記複数のはんだランドと一体に形成され、それぞれが前記複数のはんだランドにおけるはんだランド同士の間を接続する複数のタイバーと、
を備えるはんだ板。 - 前記複数のはんだランドのそれぞれは、少なくとも2つのタイバーに接続される請求項16に記載のはんだ板。
- 当該はんだ板は、
矩形状の外縁部を有し、
前記外縁部のいずれの部分においても、前記複数のはんだランドのうちの少なくとも1つのはんだランドまたは前記複数のタイバーのうちの少なくとも1つのタイバーが配置される
請求項16または17に記載のはんだ板。 - 前記複数のタイバーのそれぞれの幅は、0.1〜2mmである請求項16から18のいずれか一項に記載のはんだ板。
- 前記はんだ板の厚さは、0.05mm〜0.2mmである請求項16から19のいずれか一項に記載のはんだ板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016055747A JP2017174848A (ja) | 2016-03-18 | 2016-03-18 | 配線基板製造方法、半導体装置の製造方法、及びはんだ板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016055747A JP2017174848A (ja) | 2016-03-18 | 2016-03-18 | 配線基板製造方法、半導体装置の製造方法、及びはんだ板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017174848A true JP2017174848A (ja) | 2017-09-28 |
Family
ID=59972188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016055747A Pending JP2017174848A (ja) | 2016-03-18 | 2016-03-18 | 配線基板製造方法、半導体装置の製造方法、及びはんだ板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017174848A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020088030A (ja) * | 2018-11-19 | 2020-06-04 | 富士電機株式会社 | 板はんだおよび半導体装置の製造方法 |
-
2016
- 2016-03-18 JP JP2016055747A patent/JP2017174848A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020088030A (ja) * | 2018-11-19 | 2020-06-04 | 富士電機株式会社 | 板はんだおよび半導体装置の製造方法 |
JP7183722B2 (ja) | 2018-11-19 | 2022-12-06 | 富士電機株式会社 | 板はんだおよび半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6488940B2 (ja) | 半導体装置 | |
US10903130B2 (en) | Semiconductor apparatus and manufacturing method of semiconductor apparatus | |
JP4438489B2 (ja) | 半導体装置 | |
JP6485257B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6451747B2 (ja) | 半導体装置 | |
US9679786B2 (en) | Packaging module of power converting circuit and method for manufacturing the same | |
CN106952897B (zh) | 半导体装置及其制造方法 | |
JP6673012B2 (ja) | 半導体装置およびその製造方法 | |
JP2009130044A (ja) | 半導体装置の製造方法 | |
JP2008210829A (ja) | 半導体装置 | |
JP2005340639A (ja) | 半導体装置及び三相インバータ装置 | |
CN111433909A (zh) | 半导体装置 | |
JPWO2016067664A1 (ja) | 電子デバイスの製造方法 | |
JP6919392B2 (ja) | 半導体モジュール | |
JP5201085B2 (ja) | 半導体装置 | |
TWI703705B (zh) | 電動馬達用的功率模組 | |
JP6380561B2 (ja) | 半導体モジュール | |
JP2017174848A (ja) | 配線基板製造方法、半導体装置の製造方法、及びはんだ板 | |
JP4062191B2 (ja) | 半導体装置及びその製造方法 | |
US11264351B2 (en) | Method of manufacturing chip module | |
JP2021082794A (ja) | 電子部品および電子装置 | |
JP6365772B2 (ja) | パワーモジュール | |
JP5217014B2 (ja) | 電力変換装置およびその製造方法 | |
US11658231B2 (en) | Semiconductor device | |
JP6063835B2 (ja) | 半導体チップの実装方法、半導体装置、及び実装治具 |