CN115274472A - 制造电子设备的方法以及对应的电子设备 - Google Patents

制造电子设备的方法以及对应的电子设备 Download PDF

Info

Publication number
CN115274472A
CN115274472A CN202210475828.7A CN202210475828A CN115274472A CN 115274472 A CN115274472 A CN 115274472A CN 202210475828 A CN202210475828 A CN 202210475828A CN 115274472 A CN115274472 A CN 115274472A
Authority
CN
China
Prior art keywords
substrate
pin holder
cavity
conductive
solder resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210475828.7A
Other languages
English (en)
Inventor
R·蒂齐亚尼
L·埃拉尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
STMicroelectronics SRL
Original Assignee
STMicroelectronics SA
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from IT102021000011096A external-priority patent/IT202100011096A1/it
Application filed by STMicroelectronics SA, STMicroelectronics SRL filed Critical STMicroelectronics SA
Publication of CN115274472A publication Critical patent/CN115274472A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本公开的实施例涉及制造电子设备的方法以及对应的电子设备。一种衬底包括导电轨道。半导体芯片被布置在衬底上，并且芯片被电耦合到所述导电轨道中的选择导电轨道。在导电轨道上的选择位置提供容纳结构，其中容纳结构具有限定相应腔体的相应周界壁。每个腔体被配置成容纳引脚保持件的基部。这些引脚保持件被焊接在由容纳结构限定的腔体内的导电轨道上。每个容纳结构可以由阻焊材料环形成，该阻焊材料环被配置为接收焊料并且将引脚保持件保持在所需的对准位置。

Description

制造电子设备的方法以及对应的电子设备
优先权要求
本申请要求于2021年4月30日提交的意大利专利申请No.102021000011096的权益，该申请的内容在由法律允许的最大程度内整体并入于此。
技术领域
本公开涉及制造电子设备。
一个或多个实施例可以适用于功率电子设备，诸如功率逆变器，其可以适于在各种领域的应用中使用，诸如汽车电子行业和/或工业电子设备行业。
背景技术
功率逆变器是一种电子设备，用于将直流电源转换为交流电源。
在汽车行业或工业行业，功率逆变器的设计可支持高功率转换，例如，在数十千瓦甚至数百千瓦或更大的范围内。例如，功率逆变器可支持200A至1000A示例范围内的输出电流和/或200V至1200V示例范围内的输出电压。
常规功率逆变器包括附接在提供电绝缘的一个或多个功率陶瓷基板上的分立功率芯片(例如，固态设备，例如金属氧化物半导体场效应晶体管、碳化硅晶体管和/或氮化镓晶体管，其被布置成实现一个或多个半桥电路)。与本领域的常规技术一样，安装分立芯片的功率陶瓷基板的表面具有金属层，该金属层可以被图案化以提供导电轨道，以将从分立芯片路由信号和/或将信号路由到分立芯片。陶瓷基板通常连接到散热片(例如，金属散热片，优选包括铜)以进行冷却(例如，用于液体冷却)。功率芯片的端子(例如，控制或栅极端子)可以电连接到提供在基板表面上的导电轨道。导电轨道可以继而与印刷电路板(PCB)电耦合，印刷电路板(PCB)可以安装在功率逆变器装置(例如，其顶部)上，通常通过导电引脚(例如压装型)进行连接。印刷电路板通常承载集成电路(IC)，为逆变器装置的功率芯片提供控制或驱动信号。例如，印刷电路板上可以安装有一个或多个微控制器电路、一个或多个电绝缘体、一个或多个栅极驱动电路等。
在某些应用中，三相功率逆变器可以用于提供三个输出功率信号，以驱动三相电动机。混合动力电动汽车(HEV)或电池电动汽车(BEV)的牵引电机是此类三相电机的示例，但三相电机通常可用于各种工业和/或汽车应用。
在三相逆变器的情况下，逆变器装置通常包括并联配置的三个DC-AC半桥布置。每个半桥布置被提供在独立的(例如，物理上独立的)绝缘基板上，三个基板可以安装在同一散热器上。每个半桥布置提供相应的输出功率信号或“相”，通常称为U相、V相和W相。
在传统电力电子设备中，例如电力逆变器装置，设备本身和印刷电路板之间的电气连接可能会因基板上提供(例如，焊接)的导电引脚的定位(例如，对准不良)准确度差而受损。这种低准确度可能是由于，例如，用于将导电引脚焊接到基板上的焊接材料材料回流造成的。在多基板设备(例如，三相功率逆变器装置)的情况下，准确度差也可能是由于用于将基板焊接到公共散热器的焊接材料回流造成的。由于无铅禁止立法，传统上使用无铅焊接材料合金(例如锡基焊接材料合金)。当功率陶瓷基板通过锡基合金连接到散热器时，焊接材料材料可能容易熔化。
因此，本领域需要提供用于在制造电力电子设备的方法中改善导电引脚(例如压接引脚)定位准确度的技术。
发明内容
一个或多个实施例有助于提供用于改善电力电子设备中导电引脚的定位准确度的技术。
一个或多个实施例可以涉及一种方法。
一个或多个实施例可以涉及相应的电子设备。
在一个或多个实施例中，一种方法可以包括提供具有在其上图案化的导电迹线的至少一个基板。所述方法还可以包括在所述至少一个衬底上布置至少一个半导体芯片，并且将所述至少一个半导体芯片电耦合到所述导电轨道中的选择的导电轨道。该方法还可以包括在导电轨道上的选择位置提供具有相应周界壁的容纳结构，该周界壁限定了相应的腔体，所述腔体被配置为容纳相应引脚保持件的基部，并且将相应的引脚保持件焊接在导电轨道上的由容纳结构限定的腔体内。
在一个或多个实施例中，电子设备可以包括具有在其上图案化的导电迹线的至少一个基板，以及布置在至少一个基板上的至少一个半导体芯片。所述至少一个半导体芯片可以电耦合到所述导电轨道中的选择的一个导电轨道。该电子器件还可以包括具有相应的周界壁的容纳结构，该周界壁在导电轨道上的选择位置处限定相应的腔体，所述腔体被配置成容纳相应的引脚保持件的基部。该电子器件还可以包括焊在由导电轨道上的容纳结构限定的腔体内的引脚保持件。
因此，一个或多个实施例可以有助于更准确地定位提供在用于电源设备的功率基板上的导电引脚。
附图说明
现在将参考附图仅以示例的方式描述一个或多个实施例，其中：
图1是根据本说明书的一个或多个实施例的三相功率逆变器装置的某些部件的示例分解图，
图2是根据本描述的一个或多个实施例的封装功率逆变器装置的示例性透视前视图，
图3是根据本描述的一个或多个实施例的封装式功率逆变器装置的示例性透视后视图，
图4是根据本描述的一个或多个实施例的在功率基板上实施的用于包含在封装功率逆变器装置中的半桥电路布置的示例性透视图，
图5是图4的半桥电路布置的一部分的放大透视图，
图6是根据本说明的一个或多个实施例的功率基板的一部分的透视图，该功率基板具有安装在其上的引脚保持件，
图7是根据本描述的一个或多个实施例的制造方法步骤中用于电力电子电路的功率基板的一部分的示例性透视图，
图8是根据本描述的一个或多个实施例的制造方法的另一步骤中图7的功率基板的示例性透视图，以及
图9是根据本描述的一个或多个实施例的制造方法的另一步骤中图7和图8的功率基板的示例性透视图。
具体实施方式
在接下来的描述中，说明了一个或多个具体细节，旨在提供对本描述的实施例的示例的深入理解。可以在没有一个或多个特定细节的情况下，或者使用其他方法、组件、材料等来获得实施例。在其他情况下，未详细说明或描述已知结构、材料或操作，以便不会模糊实施例的某些方面。
在本描述的框架中，对“一实施例”或“一个实施例”的引用旨在指示在至少一个实施例中包含关于该实施例描述的特定配置、结构或特征。因此，在本说明书的一个或多个要点中可能出现的诸如“在一实施例中”或“在一个实施例中”之类的短语不一定指同一个实施例。此外，特定构象、结构或特征可在一个或多个实施例中以任何适当方式组合。
本文使用的标题/参考文献仅为方便而提供，因此不限定保护范围或实施例的范围。
在本文所附的附图中，除非上下文另有指示，否则用类似的附图标记/数字指示类似的部件或元件，并且为了简洁起见，将不重复相应的描述。
通过介绍示例性实施例的方式详细描述，可以首先参考图1，它是三相功率逆变器装置10的某些部件的示例分解图。
如图1所示，三相逆变器装置10可以包括多个(例如，三个)电绝缘功率衬底12。衬底12包括介电材料层(例如，陶瓷材料，例如氧化物材料或氮化物材料，例如氧化铝、氮化铝、氮化硅和/或氧化铍)。衬底12具有前表面12A(例如顶部或上部)和与前表面12A相对的相应和相应的后表面12B(例如底部或下部)。每个衬底12的前表面12A具有金属层13(例如，铜层)，该金属层可以被图案化以提供用于路由电(功率)信号的导电轨道。直接键合铜(DBC)基板或活性金属钎焊(AMB)基板是可以在一个或多个实施例中使用的已知基板的示例。
功率晶体管，例如绝缘栅双极晶体管(IGBT)、金属氧化物半导体场效应晶体管(MOSFET)、可选的碳化硅(SiC)晶体管或氮化镓(GaN)晶体管，和/或其他电子设备或无源元件，例如热敏电阻器、栅极电阻器等，布置在每个衬底12的前表面12A上，例如，从而在每个衬底12上提供半桥电路布置。可选地，多个晶体管可以在半桥布置的每个支路中并联耦合，以便于以高功率电平操作。布置在每个衬底12的前表面12A上的晶体管(或其他电子元件)的端子电耦合(例如，通过接合线或其他互连装置，例如夹子或胶带)到导电轨道，该导电轨道通过对衬底12的前表面12A上提供的金属层13进行图案化获得。
在金属层13之上的每个衬底12的前表面12A处提供导电(例如，金属)引脚14(例如，压配合引脚)集合，引脚14从前表面12A延伸并且与前表面12A正交(例如，垂直)。引脚14电耦合至延伸至前表面12A的至少一些导电轨道(例如，这些轨道依次耦合至安装在衬底12上的晶体管的控制端子)，并且因此提供了将逆变器装置10中的晶体管电耦合至外部电路装置的装置(例如，提供控制信号以控制逆变器装置10中晶体管的开关操作的栅极控制电路装置)。引脚14通过引脚保持件16被机械地、并且电气地耦合到金属层13，如图4和图5所示。
每个衬底12可以经由插入在衬底12的后表面12B与基板18之间的焊接材料预制件19附接到作为散热器的公共基板18上。
参考图2-图3，一旦衬底12附接到公共基板18上，就可以将盖板20固定在衬底12上方的基板18上(例如，以螺钉固定)，以将电路装置封装到客体中。
图2是封装功率逆变器装置10的透视图，其中衬底12和对应的电源电路装置封装在客体内，该客体包括(例如)基板18和盖板20。如图2所示，盖板20包括与导电引脚14的预期位置对准的一组孔，使得引脚14的(上部)端部突出盖板20，以便可以用于耦合(例如，通过压装)到印刷电路板(仅为了便于说明，在本文所附的图中不可见)。印刷电路板可以承载(栅极)控制电路装置，其经由导电引脚14向功率逆变器装置10提供(栅极)控制信号。
图3是封装在包括基板18和盖板20的客体内的功率逆变器装置10的另一透视图，其中逆变器装置10相对于图2被描绘为上下倒置，即基板18朝上、盖板20朝下。如图3所示，基板18可以包括从基板18突出(例如，正交)的多个引脚或翅片180，以改善基板18的散热能力，基板18用作散热器。
如图2和图3所示，盖板20可以包括一对输入母线22、24，用于逆变器10中的每个衬底12(例如，逆变器的每个相位)，其配置为从直流电源(例如，车辆的高压电池)接收输入直流功率。例如，每个母线22可以配置为耦合到高压电池的正极端子，并且每个母线24可以配置为耦合到高压电池的负极端子。类似地，盖板20可以包括用于逆变器10中每个衬底12的输出母线26(例如，针对逆变器的每个相)，其被配置为提供对应逆变器相的输出交流功率(例如，车辆中的三相电机)。例如，每个母线26可以耦合到逆变器装置10中相应半桥布置的输出节点。
图4是在公共基板18上焊接之前在衬底12上实施的半桥电路布置的示例性透视图，图5是图4的部分40从不同角度的放大图。在制造过程中，在将衬底12附接到公共基板18之前，将引脚保持件16布置在衬底12的金属层13上，并且在将衬底12附接到公共基板18之后，将导电引脚14插入保持件16中。引脚保持件16可以具有基本上呈圆柱形的形状，具有至少部分沿圆柱轴线延伸的孔，该孔被配置为容纳相应的引脚14(例如，其端部)。引脚保持件16具有基本平坦的底座，该底座焊接在衬底12(尤其是金属层13)的特定选择位置。在一个或多个实施例中，每个衬底12可以具有布置在其上的六个或更多个引脚保持件16(例如，提供到晶体管的栅极端子的电连接，以及电流感测端子)。
需要注意的是，如果在引脚保持件16已经焊接到基板上之后，多个衬底12被附接到公共基板18上，则实现引脚14的正确定位(例如，与PCB的电气连接的正确对准)可能并不简单。例如，如果三个衬底12(每个衬底12具有十个引脚14)被附接在公共基板18上，则三十个引脚应适合(例如，对准)盖板20中的孔和印刷电路板中的孔，逆变器装置10设计为与之耦合(例如，通过压装耦合)。如果一个或多个引脚14偏离其预期位置，则将印刷电路板安装在逆变器装置10上可能会失败。在某些情况下，在安装盖板20和/或PCB的过程中，(一个或多个)偏移引脚可能会变形，从而阻止任何恢复操作。因此，安装步骤的成品率可能会受到衬底12上的引脚保持件16对准(即，其定位)准确度较差的负面影响。引脚保持件16的对准准确度可能受到两个因素的影响。
引脚保持件16的第一可能的错位源可能来自将引脚保持件16附接到衬底12(尤其是导电层13)上的步骤，如图6所示，该图例示了衬底12的一部分60，其上安装有三个引脚保持件16。
在制造过程中，通过模版印刷和回流工艺，将带有平摊的底座的圆柱形引脚保持件16用焊膏焊接在衬底12上。可优化模板印刷以减少引脚保持件16在液相期间的移动。然而，在回流工艺期间，金属层13的表面可能具有不平均的可润湿性，并且引脚保持件16可能会移动(即，在金属层13的表面之上“侧向”或“横向”移动)。
引脚保持件16的失准的第二可能来源可能是将多个衬底12附接到公共基板18上的步骤。在制造过程中，衬底12通过焊接预制件19和真空回流焊安装在基板18上。在真空回流工艺期间，可以使用机械掩模，以使衬底12彼此对准和/或与基板18对准。然而，机械掩模通常位于距衬底12的特定距离处(例如，具有特定公差或间隙)。这种净空可以考虑基板尺寸的可能变化，和/或可以促进在回流工艺后移除机械掩模，同时避免陶瓷衬底12的剥落。在一些情况下，此类净空可以宽至0.25mm(1mm＝10-3m)。由于掩模和衬底12之间的间隙或间隙，衬底12在回流工艺期间可能会移动(即，在基板18的表面之上“侧向”或“横向”移动)。
因此，一个或多个实施例可以提供一种将引脚保持件16布置到(一个或多个)衬底12上的改善的方法，从而改善引脚保持件的定位准确度。
根据一个或多个实施例，可以在衬底12(尤其是在金属层13上)上提供“自对准掩模”，用于引脚保持件焊接步骤。此外，在(一个或多个)衬底12安装在基板18上之后，可以将引脚保持件16安装在(一个或多个)衬底12上。
如图7所示，该图是功率衬底12的一部分70的透视图，该部分70上被图案化有金属轨道13，一个或多个实施例可以包括在陶瓷衬底12(尤其是金属层13)上预期焊接引脚保持件16的位置提供阻焊焊盘72。
分配到金属层13上以形成阻焊焊盘72的阻焊材料可具有10μm到50μm(1μm＝10-6m)范围内的厚度，例如等于20μm或25μm。
阻焊焊盘72具有任何尺寸和形状(本文举例说明为圆形或圆形)的轮廓或周界74，其适合于容纳引脚保持件16的(圆柱形)底座的尺寸和形状，并因此包封引脚保持件16的(圆柱形)底座加上一定的侧边。通常，引脚保持件16的底座周界和阻焊焊盘72的周界74之间的这种裕度(例如，焊盘72的周界和引脚保持件16的底座周界之间的最小距离)可以在250μm到500μm的范围内。例如，r是引脚保持件16底座的半径，阻焊焊盘72可以具有半径R在(R+250μm)至(R+500μm)范围内的圆形。仅作为非限制性示例，如果引脚保持件16的底座的半径R为1mm，则阻焊焊盘72可以具有半径R为1.25mm的圆形。
如图8所示，其为后续制造步骤中图7衬底12部分70的示例性透视图，光束(例如，来自激光源的激光束)可以被引导到衬底12的表面12A上，以移除(例如，蚀刻)阻焊焊盘72的内部部分，其中预期定位引脚保持件16的底座。例如，可以根据确定的CAD设计，使用基板18表面上提供的某些参考标记(或对准标记)将光束定向到衬底12的表面12A上，以执行用于对准的图案识别处理。通过光束在阻焊焊盘72上执行的蚀刻步骤可以具有约10μm的(横向)准确度。
因此，在一个或多个实施例中，在这样的蚀刻步骤之后，阻焊焊盘72可以环形地围绕相应的开口(例如，圆形开口)或腔体，其尺寸大约等于引脚保持件16的底座的尺寸、或稍大一些，以便于将引脚保持件16容纳在其中。因此，每个阻焊焊盘72可以由外周界74和内周界76限定，该外周界74和内周界76限定阻焊材料的周界(例如，闭合)壁，该周界壁限定(或界定)用于将引脚保持件16附接到金属层13上的内部区域。例如，r是引脚保持件16底座的半径，内周界76的半径R'可以在r到(r+50μm)的范围内。仅作为非限制性示例，如果引脚保持件16的底座的半径R为1mm，则内周界76的半径R'为1.05mm。
因此，由焊盘72的蚀刻产生的周界壁的宽度(例如，内周界76和外周界74之间的距离)可以在200μm到500μm的范围内。
在将衬底12附接到基板18之前或之后，可以在每个衬底12的选择位置提供阻焊焊盘72。然而，图8中例示的蚀刻步骤可以有利地在将衬底12附接到基板18上并使用基板本身上提供的对准标记之后执行，以便可以独立于衬底12之间可能的失准而准确地放置引脚保持件16。
如图9所示，其为后续制造步骤中图7和图8的衬底12的部分70的示例性透视图，图案化(蚀刻)阻焊焊盘72可用作引脚保持件焊接和对准步骤的一种物理掩模。一旦(一个或多个)衬底12已被安装(例如，通过焊接材料预成型体19连接)到基板18上，焊膏可分配到由焊接材料阻焊壁80界定的开口或腔中。因此，可以用焊接材料附接引脚保持件16，并且在每个阻焊开口内回流。有利的是，只要每个图案化阻焊焊盘72限定了一个设计用于容纳相应引脚保持件16的基座的开口或腔，引脚保持件16可以在焊接材料熔化阶段自对准。
如本文所例示的制造方法对于制造包括布置在不同功率衬底12上的多个电子电路的电子器件(例如，功率逆变器)尤其有利，其中衬底连接到公共基板18上，它改善了导电引脚的定位准确度，并且补偿了基板相对于其他基板的可能偏差。然而，本领域技术人员将理解，根据一个或多个实施例的制造方法也可被证明对包括单个衬底的电子设备的制造有利，通过在焊接材料回流步骤期间抵消引脚保持件16的任何移动，从而改善导电引脚在同一基板内的定位准确度。在后一种情况下，阻焊焊盘72的蚀刻可以依赖于使用提供在功率衬底12的表面12A上的参考标记(或对准标记)来执行对准的模式识别处理。
因此，一个或多个实施例可以使引脚保持件阵列的定位实际上独立于基板位置和定位公差，当蚀刻阻焊焊盘72以提供引脚保持件焊接和对准步骤的物理掩模时，不同衬底12之间的相对位置和相对于基板18的绝对位置被“冻结”。因此，一个或多个实施例可有助于减少整个引脚阵列上引脚位置的公差，从而改善电源模块最终组装时的机械成品率(例如，当PCB安装到电源设备上时)。
本领域技术人员将理解，本即时描述的各个部分仅通过示例提及功率逆变器装置，并且一个或多个实施例可以应用于包括通过导电引脚(例如压接引脚)实现的互连的任何种类的功率电子器件。
此外，本领域技术人员将理解，本说明书的各个部分仅作为示例提及通过蚀刻阻焊焊盘提供周界墙，并且可以根据替代技术和/或使用不同材料提供具有类似形状和服务于相同目的的容纳结构。
如本文所示，一种制造电子设备的方法可包括：
-提供至少一个衬底(例如12)，该衬底上具有图案化的导电轨道(例如13)；
-在所述至少一个衬底上布置至少一个半导体芯片，并且将所述至少一个半导体芯片电耦合到所述导电轨道中的选择的导电轨道；
-在导电轨道上的选择位置处提供具有相应周界壁(例如74、76)的容纳结构(例如，凸起的容纳结构，80)，这些周界壁限定了相应的腔体，这些腔体配置为容纳相应引脚保持件(例如，16)的基部，每个引脚保持件例如被配置成保持导电引脚的端部；以及
-将所述引脚保持件焊接在由所述导电轨道上的所述容纳结构限定的所述腔体内。
如本文所示，在腔体内焊接引脚保持件可以包括将焊接材料分配到腔体中，将引脚保持件布置到腔体中，以及回流焊接材料以将引脚保持件固定到腔体中。
如本文所示，根据一个或多个实施例的方法可以进一步包括：
-将(例如，通过焊接和真空回流)至少一个衬底附接到基板上(例如，公共基板，例如散热器，18)；
-将导电引脚(例如压装引脚14)插入插引脚保持件；以及
-将盖板(例如20)固定到基板，盖板在与提供容纳结构的导电轨道上的选择位置相对应的位置上有一组孔。
如本文所示，基板和盖板可提供功率电子器件的客体，该功率电子器件包含至少一个衬底，该至少一个衬底上布置有至少一个半导体芯片，并且导电引脚可以突出穿过盖板中的孔。
如本文所示，在一个或多个实施例中，将至少一个衬底连接到基板上的步骤可以有利地在导电轨道上提供容纳结构的步骤之前执行。
如本文所示，提供容纳结构可以包括在导电轨道上的选择位置提供阻焊材料(例如阻焊材料，72)的焊盘，并且选择性地移除阻焊材料焊盘的相应内部部分，以形成相应的周界壁。
如本文所示，选择性地移除阻焊材料的焊盘的内部可以包括蚀刻阻焊材料的焊盘的内部。
如本文所示，蚀刻阻焊材料焊盘的内部可以包括将激光辐射引导到阻焊材料焊盘的内部。
如本文所示，将激光辐射引导到阻焊材料焊盘的内部可以包括将激光束聚焦到至少一个衬底上，并且根据一个或多个实施例的方法可包括：
-在基板和/或至少一个衬底上提供对准标记集合，指示基板和/或至少一个衬底上的参考位置；以及
-取决于对准标记的图案识别处理，将激光束扫描到至少一个衬底上。
如本文所示，周界壁的高度可以在10μm至50μm范围内，可选地等于20μm。例如，阻焊材料的焊盘可以被提供为厚度为10μm至50μm，可选地等于20μm的层。
如本文所示，配置为容纳相应引脚保持件的基部的周界壁的宽度(例如，内周界76和外周界74之间的距离)可以在200μm到500μm的范围内。
如本文所示，配置为容纳各引脚保持件基部的周界壁的内径范围为r至r+50μm，r为各引脚保持件基部的半径。
如本文所示，配置为容纳各个引脚保持件的基部的周界壁的外径可以在r+250μm到r+500μm的范围内，r是各个引脚保持件的基部的半径。
如本文所示，根据一个或多个实施例的方法可包括提供多个衬底并且将多个衬底连接到公共基板上，并且提供容纳结构的步骤可以在将多个衬底连接到公共基板上的步骤之后执行。
如本文所示，电子器件(例如电力电子器件10)可以包括：
-至少一个衬底，其上图案化有导电轨道；
-至少一个半导体芯片，其布置在所述至少一个衬底上，所述至少一个半导体芯片电耦合到所述导电轨道中的选择的一个导电轨道；
-容纳结构具有相应的周界壁，其在导电轨道上的选择位置限定相应的腔体，所述腔体被配置成容纳相应的引脚保持件的基部；以及-在导电轨道上的容纳结构限定的腔体内焊接的引脚保持件。
在不损害基本原则的情况下，在不脱离保护范围的情况下，细节和实施例可以相对于仅以示例方式描述的内容变化，甚至显著变化。
权利要求是本文提供的关于实施例的技术教学的组成部分。
保护范围由所附权利要求确定。

Claims (20)

1.一种方法，包括：
提供具有导电轨道的多个衬底；
将半导体芯片布置在每个衬底上，并且电耦合到所述导电轨道中的选择导电轨道；
将所述多个衬底附接到公共基板；
然后，在所述导电轨道上的选择位置处提供容纳结构，其中所述容纳结构具有相应的周界壁，所述周界壁限定了腔体，所述腔体具有被配置为相应地容纳引脚保持件的基部的尺寸和形状；以及
将所述引脚保持件焊接在由所述导电轨道上的所述容纳结构限定的所述腔体内。
2.根据权利要求1所述的方法，其中所述容纳结构由阻焊材料制成，并且其中将所述引脚保持件焊接在所述腔体内包括：
将焊接材料分配到所述腔体中；
将所述引脚保持件布置在所述腔体中；以及
将所述焊接材料回流，以使所述引脚保持件固定在所述腔体中。
3.根据权利要求1所述的方法，还包括：
将导电引脚插入所述引脚保持件中；以及
将盖板固定到所述公共基板，所述盖板在设置有所述容纳结构的与所述导电轨道上的所述选择位置相对应的位置处具有一组孔；
由此，所述公共基板和所述盖板提供功率电子器件的壳体，所述功率电子器件包含在其上布置有所述半导体芯片的所述衬底，并且所述导电引脚突出穿过所述盖板中的所述孔。
4.根据权利要求1所述的方法，其中提供所述容纳结构包括：
在所述导电轨道上的所述选择位置处提供阻焊材料的焊盘；以及
选择性地从所述焊盘的相应内部移除阻焊材料，以形成所述相应的周界壁。
5.根据权利要求4所述的方法，其中选择性移除包括从所述焊盘的内部蚀刻所述阻焊材料。
6.根据权利要求4所述的方法，其中选择性移除包括将激光辐射定向到所述焊盘，以从所述焊盘的所述内部移除阻焊材料。
7.根据权利要求6所述的方法，其中引导激光辐射包括将激光束聚焦到至少一个衬底上，并且其中所述方法还包括：
在所述公共基板和所述多个衬底中的一者或多者上提供对准标记集合，其中所述对准标记集合指示参考位置；以及
取决于所述对准标记集合的图案识别处理，将所述激光束扫描到多个衬底上。
8.根据权利要求1所述的方法，其中所述容纳结构的高度在10μm到50μm的范围内。
9.根据权利要求1所述的方法，其中所述容纳结构的宽度在200μm到500μm的范围内。
10.根据权利要求1所述的方法，其中由所述周界壁限定的每个腔体具有的内径在r到r+50μm的范围内，r是所述引脚保持件的所述基部的半径。
11.根据权利要求1所述的方法，其中所述容纳结构包括环形形状，具有的内径在r到r+50μm范围内并且具有的外径在r+250μm到r+500μm范围内，r是所述引脚保持件的所述基部的半径。
12.根据权利要求1所述的方法，其中提供容纳结构还包括将每个容纳结构提供为围绕所述腔体的阻焊材料环，所述方法还包括将焊接材料放置在由所述阻焊材料环所包含的腔体中，并且将所述引脚保持件放置在所述腔体中的所述焊接材料上。
13.一种电子器件，包括：
衬底，具有在其上被图案化的导电轨道；
半导体芯片，被布置在所述衬底上，其中所述半导体芯片被电耦合到所述导电轨道中的选择导电轨道；
容纳结构，在所述导电轨道上的选择位置处，其中每个容纳结构具有限定腔体的周界壁，所述腔体具有被配置为容纳引脚保持件的基部的尺寸和形状；以及
引脚保持件，被焊接在由所述导电轨道上的所述容纳结构限定的所述腔体内。
14.根据权利要求13所述的电子器件，其中每个容纳结构由围绕所述腔体的阻焊材料环形成，并且还包括由所述阻焊材料环包含的腔体中的焊接材料，其中所述引脚保持件由所述腔体中的所述焊接材料附接。
15.根据权利要求13所述的电子器件，还包括：
基板，所述衬底被附接在所述基板上；
导电引脚，插入所述引脚保持件中；以及
盖板，固定至所述基板，所述盖板在设置有所述容纳结构的与所述导电轨道上的所述选择位置相对应的位置处具有一组孔，并且其中所述导电引脚突出穿过所述盖板中的所述孔。
16.根据权利要求13所述的电子器件，其中所述容纳结构的高度在10μm到50μm的范围内，并且所述容纳结构的宽度在200μm到500μm的范围内。
17.根据权利要求13所述的电子器件，其中由所述周界壁限定的每个腔体具有的内径在r到r+50μm的范围内，r是相应的所述引脚保持件的所述基部的半径。
18.根据权利要求13所述的电子器件，其中所述容纳结构包括环形形状，具有的内径在r到r+50μm范围内并且具有的外径在r+250μm到r+500μm范围内，r是相应的所述引脚保持件的所述基部的半径。
19.一种方法，包括：
提供具有导电轨道的衬底；
将半导体芯片布置在所述衬底上，并且电耦合到所述导电轨道中的选择导电轨道；
将所述衬底附接至基板；
在所述基板和所述衬底中的一者或多者上提供对准标记集合，其中所述对准标记集合指示参考位置；
在所述导电轨道上的所述选择位置处提供阻焊材料的焊盘；
基于所述参考位置，选择性地从所述焊盘的内部移除阻焊材料，以分别形成限定腔体的容纳结构的周界壁；以及
将引脚保持件焊接在由所述导电轨道上的所述容纳结构限定的所述腔体内；
其中所述腔体具有被配置成容纳所述引脚保持件的基部的尺寸和形状。
20.根据权利要求19所述的方法，还包括：
将导电引脚插入所述引脚保持件中；以及
将盖板固定到所述基板，所述盖板在设置有所述容纳结构的与所述导电轨道上的所述选择位置相对应的位置处具有一组孔；
由此，所述基板和所述盖板提供功率电子器件的壳体，所述功率电子器件包含在其上布置有所述半导体芯片的所述衬底，并且所述导电引脚突出穿过所述盖板中的所述孔。
CN202210475828.7A 2021-04-30 2022-04-29 制造电子设备的方法以及对应的电子设备 Pending CN115274472A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
IT102021000011096A IT202100011096A1 (it) 2021-04-30 2021-04-30 Procedimento per fabbricare dispositivi elettronici e corrispondente dispositivo elettronico
IT102021000011096 2021-04-30
US17/729,452 2022-04-26
US17/729,452 US20220352057A1 (en) 2021-04-30 2022-04-26 Method of manufacturing electronic devices and corresponding electronic device

Publications (1)

Publication Number Publication Date
CN115274472A true CN115274472A (zh) 2022-11-01

Family

ID=83759649

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202221033765.1U Active CN217822778U (zh) 2021-04-30 2022-04-29 电子器件
CN202210475828.7A Pending CN115274472A (zh) 2021-04-30 2022-04-29 制造电子设备的方法以及对应的电子设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202221033765.1U Active CN217822778U (zh) 2021-04-30 2022-04-29 电子器件

Country Status (1)

Country Link
CN (2) CN217822778U (zh)

Also Published As

Publication number Publication date
CN217822778U (zh) 2022-11-15

Similar Documents

Publication Publication Date Title
JP3923258B2 (ja) 電力制御系電子回路装置及びその製造方法
US9917031B2 (en) Semiconductor device, and method for assembling semiconductor device
CN107170718B (zh) 半导体模块
US8441117B2 (en) Semiconductor device
JP5176507B2 (ja) 半導体装置
JP5083226B2 (ja) 半導体装置およびその製造方法
EP2804212A1 (en) Semiconductor device
JPH0722576A (ja) 半導体パワーモジュールおよび複合基板、並びに半導体パワーモジュールの製造方法
US9609775B2 (en) Semiconductor module
JP2009105267A (ja) 半導体装置およびその製造方法
US11164846B2 (en) Semiconductor device manufacturing method and soldering support jig
EP1696484B1 (en) Process for assembling a double-sided circuit component
JP2001053220A (ja) 半導体装置
US20240006280A1 (en) Intelligent power module and manufacturing method thereof
CN217822778U (zh) 电子器件
WO2020254143A1 (en) Half-bridge power assembly
US20230146272A1 (en) Semiconductor apparatus
US20220352057A1 (en) Method of manufacturing electronic devices and corresponding electronic device
US20210398866A1 (en) Package for containing electronic component, and electronic device
JP2005026524A (ja) 半導体装置及びその製造方法
JP6834673B2 (ja) 半導体モジュール
US11682596B2 (en) Power semiconductor module
JP2020088030A (ja) 板はんだおよび半導体装置の製造方法
US20220384321A1 (en) Semiconductor module and method for fabricating the same
EP4283670A2 (en) Molded power modules

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination