JPH0682705B2 - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法Info
- Publication number
- JPH0682705B2 JPH0682705B2 JP5040586A JP5040586A JPH0682705B2 JP H0682705 B2 JPH0682705 B2 JP H0682705B2 JP 5040586 A JP5040586 A JP 5040586A JP 5040586 A JP5040586 A JP 5040586A JP H0682705 B2 JPH0682705 B2 JP H0682705B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- film
- metal
- semiconductor device
- plastic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔発明の技術的分野〕 本発明は、半導体素子上の電極と外部金属リードとを接
合する場合のボンディング方法に関するものである。
合する場合のボンディング方法に関するものである。
近年、IC.レクエの半導体，集積回路素子は、家庭電化
製品，通信．産業用各種機器に急速に導入されている。
これらの電子．電気機器は省電力化，スペースの効率活
用化，携帯化，低価格化などの観点から、小型化，薄型
化のいわゆる軽薄短小化を最も強く要求されている。
製品，通信．産業用各種機器に急速に導入されている。
これらの電子．電気機器は省電力化，スペースの効率活
用化，携帯化，低価格化などの観点から、小型化，薄型
化のいわゆる軽薄短小化を最も強く要求されている。
このためには、半導体，集積回路素子もパッケージング
の小型化，薄形化，低価格化も重要な問題となってい
る。
の小型化，薄形化，低価格化も重要な問題となってい
る。
各種プロセスを経た半導体素子単位のチップはその周辺
に設けられた金属（例えばアルミ）電極端子から外部端
子へ電極リードを取り出し、外部回路etcとの接続を取
扱いやすく、かつ機械的保護を目的とし、パッケージン
グを行なう。通常、これら半導体素子のパッケージング
には、リードフレームとワイヤ．ボンディングによるも
の、金属突起（バンプ）を介して基板と接続するものと
テープキャリア方式とがある。テープキャリア方式は接
続数が多く、小型化，薄型化には特に有効で信頼性も高
い。
に設けられた金属（例えばアルミ）電極端子から外部端
子へ電極リードを取り出し、外部回路etcとの接続を取
扱いやすく、かつ機械的保護を目的とし、パッケージン
グを行なう。通常、これら半導体素子のパッケージング
には、リードフレームとワイヤ．ボンディングによるも
の、金属突起（バンプ）を介して基板と接続するものと
テープキャリア方式とがある。テープキャリア方式は接
続数が多く、小型化，薄型化には特に有効で信頼性も高
い。
テープキャリア方式とは、半導体素子上の電極端子上
に、バリアメタルと呼ばれる多層金属膜を設け、さらに
このバリアメタル上に、ボールホンディングメッキある
いは半田付けなどで金属突起を設け、一定幅の長尺のプ
ラスチック．フィルム上の金属リード端子群と、その金
属突起とを電極端子数に関わらず一拠に、同時に接続す
るものである（第５図）。あるいは、一定幅の長尺のプ
ラスチック．フィルム上の金属リード群の先端部にエッ
チングにより突起を設け、半導体素子上のバリアメタル
上に接続する（第３図）。あるいは、転写バンプ方式と
して、バンプを別の基板上に形成し転写により、一定幅
の長尺のプラスチック．フィルム上の金属リード群の先
端部に設け、これをバンプとし、半導体素子上のバリア
メタル上に接続する（第４図）。
に、バリアメタルと呼ばれる多層金属膜を設け、さらに
このバリアメタル上に、ボールホンディングメッキある
いは半田付けなどで金属突起を設け、一定幅の長尺のプ
ラスチック．フィルム上の金属リード端子群と、その金
属突起とを電極端子数に関わらず一拠に、同時に接続す
るものである（第５図）。あるいは、一定幅の長尺のプ
ラスチック．フィルム上の金属リード群の先端部にエッ
チングにより突起を設け、半導体素子上のバリアメタル
上に接続する（第３図）。あるいは、転写バンプ方式と
して、バンプを別の基板上に形成し転写により、一定幅
の長尺のプラスチック．フィルム上の金属リード群の先
端部に設け、これをバンプとし、半導体素子上のバリア
メタル上に接続する（第４図）。
以上のいずれの方法において、突起物を先に形成し、そ
の突起物に加重と加熱を同時に行なうことにより、半導
体素子の電極端子と金属リード端子を接続するもので、
とくに加重を行なうことは半導体素子への機械的ダメー
ジを与える要素が大きく製造上、歩留りや信頼性の低下
をもたらし易い欠点を有する。さらに、突起物とリード
を別々に形成することは工程が複雑化し、低価格化が難
かしい。
の突起物に加重と加熱を同時に行なうことにより、半導
体素子の電極端子と金属リード端子を接続するもので、
とくに加重を行なうことは半導体素子への機械的ダメー
ジを与える要素が大きく製造上、歩留りや信頼性の低下
をもたらし易い欠点を有する。さらに、突起物とリード
を別々に形成することは工程が複雑化し、低価格化が難
かしい。
また、金属リード端子にエッチングにより突起物を形成
する方法は、エッチング条件，能力により、突起物の高
さを大きくすることができないことや、突起物表面への
Auメッキ付加など、接合する半導体素子の種類に制限が
生じたり、高価になりやすい点が難点である。
する方法は、エッチング条件，能力により、突起物の高
さを大きくすることができないことや、突起物表面への
Auメッキ付加など、接合する半導体素子の種類に制限が
生じたり、高価になりやすい点が難点である。
本発明は上述した従来の方式の問題，欠点を解決する全
く新しいテープキャリア方式の接合法を提供することを
目的とする。
く新しいテープキャリア方式の接合法を提供することを
目的とする。
プラスチック．フィルム上に先端部にスルーホールを有
する金属端子群を構成し、これを半導体素子上に半導体
素子の電極端子位置と金属端子群先端部のスルーホール
位置とが一致するよう固定し、数kHz〜数十kHzの周波
数，数10〜数百Ｗの出力の超音波を印加した、Pb−Suを
主成分とする半田浴槽中に浸漬し、一挙に金属端子群と
電極端子を形成するものである。なお、半田浴槽はN2ガ
スあるいは不活性ガスで囲まれていることとする。
する金属端子群を構成し、これを半導体素子上に半導体
素子の電極端子位置と金属端子群先端部のスルーホール
位置とが一致するよう固定し、数kHz〜数十kHzの周波
数，数10〜数百Ｗの出力の超音波を印加した、Pb−Suを
主成分とする半田浴槽中に浸漬し、一挙に金属端子群と
電極端子を形成するものである。なお、半田浴槽はN2ガ
スあるいは不活性ガスで囲まれていることとする。
〔発明の効果〕 本発明によれば、従来の方法と異なり、種々の効果が生
じる。
じる。
まず、はじめに金属端子群のスルーホールを通して、半
導体素子上の電極端子との位置合わせを２辺あるいは４
辺で行なうので、精度および容易さが得やすい。また、
半導体チップ上の電気端子は、従来問題となっていたAl
の酸化膜は印加する超音波により剥離されるためAl膜で
良く、バリアメタル形成などの複雑な工程を必要とせ
ず、半導体素子の種類を選ばなくて良い。さらに、金属
端子群と電極端子との接合は加熱と超音波の印加のみと
なり、加圧を必要としないため半導体素子に機械的ダメ
ージを与えない。
導体素子上の電極端子との位置合わせを２辺あるいは４
辺で行なうので、精度および容易さが得やすい。また、
半導体チップ上の電気端子は、従来問題となっていたAl
の酸化膜は印加する超音波により剥離されるためAl膜で
良く、バリアメタル形成などの複雑な工程を必要とせ
ず、半導体素子の種類を選ばなくて良い。さらに、金属
端子群と電極端子との接合は加熱と超音波の印加のみと
なり、加圧を必要としないため半導体素子に機械的ダメ
ージを与えない。
本方式は、テープキャリア方式の最もシンプルな方法と
なっているため半導体素子と先端部にスルーホールを有
する金属端子群からなるフィルムとの固定、N2ガスある
いは不活性ガス雰囲気，超音波印加の半田浴槽への浸漬
と一本一連の金属端子群からなるフィルムで連続的に製
造できる特長を有する。半導体素子にプラスチック．フ
ィルムを固定することによって、半導体素子表面を環境
から保護でき、信頼性を高められる特徴を有する。
なっているため半導体素子と先端部にスルーホールを有
する金属端子群からなるフィルムとの固定、N2ガスある
いは不活性ガス雰囲気，超音波印加の半田浴槽への浸漬
と一本一連の金属端子群からなるフィルムで連続的に製
造できる特長を有する。半導体素子にプラスチック．フ
ィルムを固定することによって、半導体素子表面を環境
から保護でき、信頼性を高められる特徴を有する。
まず、第２図で本発明の構成を説明する。
プラスチック．フィルム（21）とその上に形成した金属
リード端子（22）の先端部にフィルムを含めたスルーホ
ール（23）を有するキャリア．フィルムを半導体素子
（24）上に電極端子（25）とスルーホール（23）の位置
合せを行ない固定する。プラスチック．フィルムは、30
μｍ程度のポリィミド樹脂製，金属リード端子はCuメッ
キを用い、表面に薄いSuメッキあるいは半田メッキを行
なっている。ポリィミド樹脂のスルーホールは打抜きあ
るいは、RIE,化学エーチングなどで行なう。キャリア．
フィルムと半導体素子との固定は、耐熱性の接着剤を用
い、あらかじめどちらか一方に塗布をしておく。
リード端子（22）の先端部にフィルムを含めたスルーホ
ール（23）を有するキャリア．フィルムを半導体素子
（24）上に電極端子（25）とスルーホール（23）の位置
合せを行ない固定する。プラスチック．フィルムは、30
μｍ程度のポリィミド樹脂製，金属リード端子はCuメッ
キを用い、表面に薄いSuメッキあるいは半田メッキを行
なっている。ポリィミド樹脂のスルーホールは打抜きあ
るいは、RIE,化学エーチングなどで行なう。キャリア．
フィルムと半導体素子との固定は、耐熱性の接着剤を用
い、あらかじめどちらか一方に塗布をしておく。
また、プラスチック．フィルム（21a.b）は、半導体素
子上では厚く（21a）、半導体素子周辺部では薄い構成
とし、プラスチック．フィルム（21b）と電極端子（2
5）との間に数μｍ〜数十μｍの間隙を設けかつ、周辺
部のプラスチック．フィルム（21b）は半導体素子（2
4）と固定しないような構造をとっている。
子上では厚く（21a）、半導体素子周辺部では薄い構成
とし、プラスチック．フィルム（21b）と電極端子（2
5）との間に数μｍ〜数十μｍの間隙を設けかつ、周辺
部のプラスチック．フィルム（21b）は半導体素子（2
4）と固定しないような構造をとっている。
第１図は、本発明の実施例を示したもので、半田により
接合された断面図である。第２図で示した半導体素子と
キャリア．フィルム（21,22）を固定したものを、超音
波あるいは加熱印加装置を有し、かつ周辺をN2ガスある
いは不活性ガスで覆った半田浴槽中を浸漬させ接合を得
る。
接合された断面図である。第２図で示した半導体素子と
キャリア．フィルム（21,22）を固定したものを、超音
波あるいは加熱印加装置を有し、かつ周辺をN2ガスある
いは不活性ガスで覆った半田浴槽中を浸漬させ接合を得
る。
超音波は数kHz〜数十kHz,出力は数十Ｗ〜数百Ｗを有
し、電極端子のAl膜表面の酸化膜を剥離させる作用と金
属リード端子のスルーホールと電極端子間を接合しやす
くする半田の浸透作用を行なう。加熱はPb−Snを主成分
とする半田を溶融させるもので、温度制御は±５℃程度
である。N2ガスおよび不活性ガスは、半導体素子の電極
端子の高温化による酸化の防止と電極端子間、金属リー
ド端子間の半田ブリッジを防止するためで、その効果は
絶大である。
し、電極端子のAl膜表面の酸化膜を剥離させる作用と金
属リード端子のスルーホールと電極端子間を接合しやす
くする半田の浸透作用を行なう。加熱はPb−Snを主成分
とする半田を溶融させるもので、温度制御は±５℃程度
である。N2ガスおよび不活性ガスは、半導体素子の電極
端子の高温化による酸化の防止と電極端子間、金属リー
ド端子間の半田ブリッジを防止するためで、その効果は
絶大である。
第１図は、この発明の実施例の接合状態を示す断面図、
第２図は接合前の断面図、第３図，第４図及び第５図は
従来例を示す断面図である。 21a……プラスチック．フィルム 21b……プラスチック．フィルム 22……金属リード端子 23……スルーホール 24……半導体素子 25……電極端子 26……半田 31……突起部付金属リード端子 32……プラスチック．フィルム 33……金属リード端子 34……突起部 35……突起部
第２図は接合前の断面図、第３図，第４図及び第５図は
従来例を示す断面図である。 21a……プラスチック．フィルム 21b……プラスチック．フィルム 22……金属リード端子 23……スルーホール 24……半導体素子 25……電極端子 26……半田 31……突起部付金属リード端子 32……プラスチック．フィルム 33……金属リード端子 34……突起部 35……突起部
Claims (4)
- 【請求項１】プラスチックフィルム上に配線され、先端
部にプラスチックフィルムを貫通してスルーホールを設
けた金属リード端子群を、半導体素子上にスルーホール
を透して半導体素子の電極端子と位置合せを行ない固定
化した後、半田浸漬により接合することを特徴とする半
導体装置の実装方法。 - 【請求項２】半田浸漬において超音波を印加することを
特徴とする前記特許請求の範囲第１項記載の半導体装置
の実装方法。 - 【請求項３】半田浸漬において、雰囲気にN2ガス，不活
性ガスを用いたことを特徴とする前記特許請求の範囲第
１項記載の半導体装置の実装方法。 - 【請求項４】半田はPb,Snを主成分とすることを特徴と
する前記特許請求の範囲第１項記載の半導体装置の実装
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5040586A JPH0682705B2 (ja) | 1986-03-10 | 1986-03-10 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5040586A JPH0682705B2 (ja) | 1986-03-10 | 1986-03-10 | 半導体装置の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62208642A JPS62208642A (ja) | 1987-09-12 |
| JPH0682705B2 true JPH0682705B2 (ja) | 1994-10-19 |
Family
ID=12857953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5040586A Expired - Fee Related JPH0682705B2 (ja) | 1986-03-10 | 1986-03-10 | 半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682705B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5556810A (en) * | 1990-06-01 | 1996-09-17 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device wherein a semiconductor chip is connected to a lead frame by metal plating |
| JP2540652B2 (ja) * | 1990-06-01 | 1996-10-09 | 株式会社東芝 | 半導体装置 |
| KR940010547B1 (ko) * | 1991-10-18 | 1994-10-24 | 삼성전자 주식회사 | 반도체칩 본딩방법 |
-
1986
- 1986-03-10 JP JP5040586A patent/JPH0682705B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62208642A (ja) | 1987-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0166967B1 (ko) | 테이프 조립체 본딩용 반도체 디바이스 및 그 제조방법 | |
| KR900008665B1 (ko) | 반도체장치의 제조방법 | |
| JP3481444B2 (ja) | 半導体装置及びその製造方法 | |
| JP3186941B2 (ja) | 半導体チップおよびマルチチップ半導体モジュール | |
| JP3684978B2 (ja) | 半導体装置およびその製造方法ならびに電子機器 | |
| JPS6149432A (ja) | 半導体装置の製造方法 | |
| US6605522B1 (en) | Method of manufacturing a semiconductor device having a protruding bump electrode | |
| JPS62202548A (ja) | 半導体装置 | |
| JP3502056B2 (ja) | 半導体装置およびこれを用いた積層構造体 | |
| JPH0239097B2 (ja) | ||
| JP3279470B2 (ja) | 半導体装置およびその製造方法 | |
| JP2003086626A (ja) | 電子部品、その製造方法、電子部品の実装体および実装方法 | |
| JPS62281435A (ja) | 半導体装置 | |
| JPH0682705B2 (ja) | 半導体装置の実装方法 | |
| JPS59222947A (ja) | 半導体装置およびその製造方法 | |
| JP3457926B2 (ja) | 半導体装置およびその製造方法 | |
| JPS59154054A (ja) | ワイヤおよびそれを用いた半導体装置 | |
| JP2000124350A (ja) | 半導体装置及びその製造方法 | |
| JPS61210649A (ja) | 半導体装置の製造方法 | |
| JPH0691095B2 (ja) | 半導体装置の製造方法 | |
| JPH0719797B2 (ja) | 半導体装置の実装具 | |
| JP3670466B2 (ja) | 半導体装置のパッケージ製造方法 | |
| JP3076302B2 (ja) | 半導体装置 | |
| JPS6091656A (ja) | 半導体装置の製造方法 | |
| JPS615535A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |