JP2000124350A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2000124350A JP2000124350A JP10295048A JP29504898A JP2000124350A JP 2000124350 A JP2000124350 A JP 2000124350A JP 10295048 A JP10295048 A JP 10295048A JP 29504898 A JP29504898 A JP 29504898A JP 2000124350 A JP2000124350 A JP 2000124350A
- Authority
- JP
- Japan
- Prior art keywords
- external connection
- connection terminal
- electrode terminal
- post
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 117
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 229920005989 resin Polymers 0.000 claims abstract description 38
- 239000011347 resin Substances 0.000 claims abstract description 38
- 238000007789 sealing Methods 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 29
- 239000010931 gold Substances 0.000 claims description 21
- 229910052737 gold Inorganic materials 0.000 claims description 21
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 19
- 229910000679 solder Inorganic materials 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 13
- 238000007747 plating Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 abstract description 33
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 31
- 229910052802 copper Inorganic materials 0.000 description 31
- 239000010949 copper Substances 0.000 description 31
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 10
- 229910052763 palladium Inorganic materials 0.000 description 5
- 230000007547 defect Effects 0.000 description 3
- 238000005219 brazing Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- UCHOFYCGAZVYGZ-UHFFFAOYSA-N gold lead Chemical compound [Au].[Pb] UCHOFYCGAZVYGZ-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920005672 polyolefin resin Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 再配線との接続不良や基板と封止樹脂との間
に発生する界面剥離等を防止して信頼性が向上され、且
つ製造工程を簡略化して製造コストの低減を図り得る半
導体装置を提供する。 【解決手段】 半導体素子１０の電極端子１２と外部接
続端子１４とを電気的に接続するリード１６が、半導体
素子１０の電極端子形成面に対して所定の距離をおいて
平行に延在されている再配線部１７と、再配線部１７の
一端部に設けられている外部接続端子用ポスト２２と、
再配線部１７の他端部に設けられ、半導体素子１０の電
極端子１２と接続される電極端子用ポスト２４とから構
成されており、電極端子用ポスト２２と再配線部１７と
が封止樹脂１８によって封止されていると共に、外部接
続端子用ポスト２４の先端部が封止樹脂１８から露出し
ていることを特徴とする。
に発生する界面剥離等を防止して信頼性が向上され、且
つ製造工程を簡略化して製造コストの低減を図り得る半
導体装置を提供する。 【解決手段】 半導体素子１０の電極端子１２と外部接
続端子１４とを電気的に接続するリード１６が、半導体
素子１０の電極端子形成面に対して所定の距離をおいて
平行に延在されている再配線部１７と、再配線部１７の
一端部に設けられている外部接続端子用ポスト２２と、
再配線部１７の他端部に設けられ、半導体素子１０の電
極端子１２と接続される電極端子用ポスト２４とから構
成されており、電極端子用ポスト２２と再配線部１７と
が封止樹脂１８によって封止されていると共に、外部接
続端子用ポスト２４の先端部が封止樹脂１８から露出し
ていることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、更に詳細には半導体素子の電極端子と
外部接続端子とを接続する再配線が封止樹脂によって封
止されて成る半導体装置及びその製造方法に関する。
製造方法に関し、更に詳細には半導体素子の電極端子と
外部接続端子とを接続する再配線が封止樹脂によって封
止されて成る半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】半導体素子と略同サイズの基板に半導体
素子が搭載された半導体装置（以下、チップサイズパッ
ケージと称する）には、図１０に示すチップサイズパッ
ケージがある。図１０に示すチップサイズパッケージ
は、半導体素子１００が多層基板である基板１０２に搭
載されているものである。この半導体素子１００の電極
端子１０４と基板１０２に装着された外部接続端子１０
６とは、基板１０２に形成された内部配線やヴィア等を
介して接続されている。尚、半導体素子１００と基板１
０２との空間には、封入された封止樹脂１０８によって
半導体素子１００の電極端子１０４等が封止されてい
る。
素子が搭載された半導体装置（以下、チップサイズパッ
ケージと称する）には、図１０に示すチップサイズパッ
ケージがある。図１０に示すチップサイズパッケージ
は、半導体素子１００が多層基板である基板１０２に搭
載されているものである。この半導体素子１００の電極
端子１０４と基板１０２に装着された外部接続端子１０
６とは、基板１０２に形成された内部配線やヴィア等を
介して接続されている。尚、半導体素子１００と基板１
０２との空間には、封入された封止樹脂１０８によって
半導体素子１００の電極端子１０４等が封止されてい
る。
【０００３】
【発明が解決しようとする課題】図１０に示すチップサ
イズパッケージは、半導体素子１００の電極端子１０２
の数が多くても対応することができる。しかし、基板１
０２を多層基板とすることによって、基板１０２内での
内部配線やヴィア等の接続不良が発生し易くなる。ま
た、半導体素子１００と基板１０２との熱膨張率差等に
起因して、基板１０２と封止樹脂１０８との間、或いは
半導体素子１００と封止樹脂１０８との間に界面剥離が
発生するおそれがある。チップサイズパッケージには、
半導体素子が搭載された基板の一面側に再配線が引き回
されていると共に、この基板の他面側に外部接続用端子
が装着されたものもある。このチップサイズパッケージ
でも、半導体素子と基板との空間には、封止樹脂が封入
されて半導体素子の電極端子等を封止している。このた
め、かかるチップサイズパッケージでも、基板と封止樹
脂との間、或いは半導体素子と封止樹脂との間に界面剥
離が発生するおそれがある。更に、基板の一面側に形成
された再配線と、基板の他面側に装着された外部接続端
子とは、基板を貫通するヴィア等によって接続されてい
るため、再配線とヴィア等との接続不良も発生するおそ
れがある。また、これらの従来のチップサイズパッケー
ジでは、予め形成した基板に半導体素子を搭載するた
め、基板形成工程を必要とすることからチップサイズパ
ッケージの製造コストが高くなる。そこで、本発明の課
題は、再配線との接続不良や基板と封止樹脂との間に発
生する界面剥離等を防止して信頼性が向上され、且つ製
造工程を簡略化して製造コストの低減を図り得る半導体
装置及びその製造方法を提供することにある。
イズパッケージは、半導体素子１００の電極端子１０２
の数が多くても対応することができる。しかし、基板１
０２を多層基板とすることによって、基板１０２内での
内部配線やヴィア等の接続不良が発生し易くなる。ま
た、半導体素子１００と基板１０２との熱膨張率差等に
起因して、基板１０２と封止樹脂１０８との間、或いは
半導体素子１００と封止樹脂１０８との間に界面剥離が
発生するおそれがある。チップサイズパッケージには、
半導体素子が搭載された基板の一面側に再配線が引き回
されていると共に、この基板の他面側に外部接続用端子
が装着されたものもある。このチップサイズパッケージ
でも、半導体素子と基板との空間には、封止樹脂が封入
されて半導体素子の電極端子等を封止している。このた
め、かかるチップサイズパッケージでも、基板と封止樹
脂との間、或いは半導体素子と封止樹脂との間に界面剥
離が発生するおそれがある。更に、基板の一面側に形成
された再配線と、基板の他面側に装着された外部接続端
子とは、基板を貫通するヴィア等によって接続されてい
るため、再配線とヴィア等との接続不良も発生するおそ
れがある。また、これらの従来のチップサイズパッケー
ジでは、予め形成した基板に半導体素子を搭載するた
め、基板形成工程を必要とすることからチップサイズパ
ッケージの製造コストが高くなる。そこで、本発明の課
題は、再配線との接続不良や基板と封止樹脂との間に発
生する界面剥離等を防止して信頼性が向上され、且つ製
造工程を簡略化して製造コストの低減を図り得る半導体
装置及びその製造方法を提供することにある。
【０００４】
【課題を解決するための手段】本発明者等は、前記課題
を解決するには、図１０に示すチップサイズパッケージ
の基板１０２を省略することが有効であると考え検討し
た結果、本発明に到達した。すなわち、本発明は、半導
体素子の電極端子と外部接続端子とを電気的に接続する
リードが、前記半導体素子の電極端子形成面に対して所
定の距離をおいて平行に延在されている再配線部と、前
記再配線部の一端部に設けられている外部接続端子用ポ
ストと、前記再配線部の他端部に設けられ、前記半導体
素子の電極端子と接続される電極端子用ポストとから構
成されており、前記電極端子用ポストと再配線部とが封
止樹脂によって封止されていると共に、前記外部接続端
子用ポストの先端部が前記封止樹脂から露出しているこ
とを特徴とする半導体装置にある。
を解決するには、図１０に示すチップサイズパッケージ
の基板１０２を省略することが有効であると考え検討し
た結果、本発明に到達した。すなわち、本発明は、半導
体素子の電極端子と外部接続端子とを電気的に接続する
リードが、前記半導体素子の電極端子形成面に対して所
定の距離をおいて平行に延在されている再配線部と、前
記再配線部の一端部に設けられている外部接続端子用ポ
ストと、前記再配線部の他端部に設けられ、前記半導体
素子の電極端子と接続される電極端子用ポストとから構
成されており、前記電極端子用ポストと再配線部とが封
止樹脂によって封止されていると共に、前記外部接続端
子用ポストの先端部が前記封止樹脂から露出しているこ
とを特徴とする半導体装置にある。
【０００５】また、本発明は、半導体素子の電極端子と
外部接続端子とを接続する再配線部が封止樹脂によって
封止されて成る半導体装置を製造する際に、該外部接続
端子が形成される金属板の所定の箇所に凹部を形成し、
前記凹部内に金属を充填して形成した外部接続端子用ポ
ストと、前記金属板上に形成され、前記外部接続端子用
ポストに一端部が接続された再配線部と、前記再配線部
の他端部に一端が接続され、且つ他端が前記半導体素子
の電極端子と接続される電極端子用ポストとを順次形成
した後、前記電極端子用ポストの他端に半導体素子の電
極端子が接続されるように、前記半導体素子を搭載し、
次いで、前記凹部が開口された開口面側から前記金属板
に第１のエッチングを施して所定の厚さにした金属板の
エッチング面と、前記半導体素子の電極端子形成面との
間に封止樹脂を充填し、前記半導体素子の電極端子形成
面から所定の距離をおいて延びる再配線部及び前記電極
端子用ポストを樹脂封止した後、前記金属板の露出面側
に第２のエッチングを施して露出した前記外部接続端子
用ポストの先端部に前記外部接続端子を形成すると共
に、前記金属板を除去することを特徴とする半導体装置
の製造方法にある。
外部接続端子とを接続する再配線部が封止樹脂によって
封止されて成る半導体装置を製造する際に、該外部接続
端子が形成される金属板の所定の箇所に凹部を形成し、
前記凹部内に金属を充填して形成した外部接続端子用ポ
ストと、前記金属板上に形成され、前記外部接続端子用
ポストに一端部が接続された再配線部と、前記再配線部
の他端部に一端が接続され、且つ他端が前記半導体素子
の電極端子と接続される電極端子用ポストとを順次形成
した後、前記電極端子用ポストの他端に半導体素子の電
極端子が接続されるように、前記半導体素子を搭載し、
次いで、前記凹部が開口された開口面側から前記金属板
に第１のエッチングを施して所定の厚さにした金属板の
エッチング面と、前記半導体素子の電極端子形成面との
間に封止樹脂を充填し、前記半導体素子の電極端子形成
面から所定の距離をおいて延びる再配線部及び前記電極
端子用ポストを樹脂封止した後、前記金属板の露出面側
に第２のエッチングを施して露出した前記外部接続端子
用ポストの先端部に前記外部接続端子を形成すると共
に、前記金属板を除去することを特徴とする半導体装置
の製造方法にある。
【０００６】かかる本発明において、電極端子用ポス
ト、再配線部、及び外部接続端子用ポストから成るリー
ドを金とすることが好ましく、この金から成るリードは
金属板を給電層とする電解金めっきによって容易に形成
できる。１かかるリードを封止する封止樹脂としては、
室温におけるヤング率が１ＧＰａ以下のものを使用する
ことが好ましい。また、外部接続端子用ポストの先端部
に、はんだ等の金属から成る外部接続端子を形成するこ
とにより、外部接続端子の装着強度を向上できる。かか
る外部接続端子は、金属板を給電層として電解金属めっ
きによって外部接続用ポストの先端部にはんだ等の金属
層を形成した後、前記金属層をリフローすることによっ
て形成できる。
ト、再配線部、及び外部接続端子用ポストから成るリー
ドを金とすることが好ましく、この金から成るリードは
金属板を給電層とする電解金めっきによって容易に形成
できる。１かかるリードを封止する封止樹脂としては、
室温におけるヤング率が１ＧＰａ以下のものを使用する
ことが好ましい。また、外部接続端子用ポストの先端部
に、はんだ等の金属から成る外部接続端子を形成するこ
とにより、外部接続端子の装着強度を向上できる。かか
る外部接続端子は、金属板を給電層として電解金属めっ
きによって外部接続用ポストの先端部にはんだ等の金属
層を形成した後、前記金属層をリフローすることによっ
て形成できる。
【０００７】本発明に係る半導体装置は、半導体素子の
電極端子と外部接続端子とは、リードによって接続され
ているため、半導体素子と外部接続端子との間に基板が
介在する半導体装置に比較して、接続箇所の数が少なく
でき、内部配線やヴィア等の接続不良を少なくできる。
しかも、半導体素子を搭載する基板を省略できるため、
基板と半導体素子との熱膨張率差等に基づく基板と封止
樹脂との間、或いは半導体素子と封止樹脂との間の界面
剥離といった問題も解消され、且つ半導体装置の製造工
程において基板形成工程を省略できる。その結果、半導
体装置の製造コストの低減を図ることができ、且つ得ら
れた半導体装置の信頼性を向上できる。
電極端子と外部接続端子とは、リードによって接続され
ているため、半導体素子と外部接続端子との間に基板が
介在する半導体装置に比較して、接続箇所の数が少なく
でき、内部配線やヴィア等の接続不良を少なくできる。
しかも、半導体素子を搭載する基板を省略できるため、
基板と半導体素子との熱膨張率差等に基づく基板と封止
樹脂との間、或いは半導体素子と封止樹脂との間の界面
剥離といった問題も解消され、且つ半導体装置の製造工
程において基板形成工程を省略できる。その結果、半導
体装置の製造コストの低減を図ることができ、且つ得ら
れた半導体装置の信頼性を向上できる。
【０００８】
【発明の実施の形態】本発明に係る半導体装置の一例を
図１及び図２によって説明する。図１は本発明に係る半
導体装置の部分断面図であり、図２は図１に示す半導体
装置を構成するリード１６、１６・・の平面図である。
図１の半導体装置では、半導体素子１０の電極端子１
２、１２・・と、はんだから成るボール状の外部接続端
子１４、１４・・とは、リード１６、１６・・により電
気的に接続されている。このリード１６の殆どの部分
は、半導体素子１０の電極端子１２、１２・・が形成さ
れた電極端子形成面に接合された封止樹脂１８中に形成
されている。かかるリード１６には、半導体素子１０の
電極端子形成面に対し所定の距離をおいて平行に延在さ
れている図２に示すＳ字状の再配線部１７、半導体素子
１０の電極端子１２に接続される電極端子用ポスト２
２、及び外部接続端子１４が装着される外部接続端子用
ポスト２４から成る。図１に示すリード１６は、再配線
部１７の一端部２１に電極端子用ポスト２２が立設され
ていると共に、再配線部１７の他端部２０に外部接続端
子用ポスト２４が電極端子用ポスト２２と反対方向に立
設されている。
図１及び図２によって説明する。図１は本発明に係る半
導体装置の部分断面図であり、図２は図１に示す半導体
装置を構成するリード１６、１６・・の平面図である。
図１の半導体装置では、半導体素子１０の電極端子１
２、１２・・と、はんだから成るボール状の外部接続端
子１４、１４・・とは、リード１６、１６・・により電
気的に接続されている。このリード１６の殆どの部分
は、半導体素子１０の電極端子１２、１２・・が形成さ
れた電極端子形成面に接合された封止樹脂１８中に形成
されている。かかるリード１６には、半導体素子１０の
電極端子形成面に対し所定の距離をおいて平行に延在さ
れている図２に示すＳ字状の再配線部１７、半導体素子
１０の電極端子１２に接続される電極端子用ポスト２
２、及び外部接続端子１４が装着される外部接続端子用
ポスト２４から成る。図１に示すリード１６は、再配線
部１７の一端部２１に電極端子用ポスト２２が立設され
ていると共に、再配線部１７の他端部２０に外部接続端
子用ポスト２４が電極端子用ポスト２２と反対方向に立
設されている。
【０００９】かかるリード１６の再配線部１７は、図２
に示す様に、外部接続端子１４を所定の箇所に設けるべ
く、半導体素子１０の電極端子形成面と平行な面内に曲
折されて形成されている。この様に、再配線部１７が曲
折されているため、半導体素子１０と実装基板との熱膨
張係数の差異に起因して発生する熱応力等の応力に応じ
て再配線部１７が伸縮し、応力の緩和を図ることができ
る。また、外部接続端子用ポスト２４の先端部は、封止
樹脂１８の表面から突出しており、ボール状のはんだか
ら成る外部接続端子１４が形成されている。この外部接
続端子１４内には、外部接続端子用ポスト２４の先端部
がコアとして配されている。このため、外部接続端子１
４の装着強度を向上できる。更に、リード１４を構成す
る再配線部２０、電極端子用ポスト２２、及び外部接続
端子用ポスト２４を金によって形成することが好まし
い。金は、他の金属に比較して化学的、電気的な特性が
優れており、後述する様に、図１に示す半導体装置を製
造する際に好都合である。しかも、半導体素子１０の電
極端子に錫めっきが施されている場合、金から成る電極
端子用ポスト２２と半導体素子１０の電極端子とを金−
錫共晶合金によって接合できる。ここで、図１に示す封
止樹脂１８としては、室温におけるヤング率が１ＧＰａ
以下、好ましくは室温におけるヤング率が５０〜６００
ＭＰａで且つ１００℃におけるヤング率が２〜１０ＭＰ
ａの樹脂を好適に使用できる。かかる樹脂としては、具
体的にはシリコーン系エラスマー、ＮＢＲゴム等が分散
されたエポキシ系樹脂又はポリオレフィン系樹脂を挙げ
ることができる。この様に、低ヤング率の樹脂を封止樹
脂１８として使用することによって、図２に示す様に、
曲折されて形成されている再配線部１７を実質的に妨げ
ることなく伸縮させることができ、実装基板と半導体素
子との間の熱膨張係数の差異に起因して発生する熱応力
等を更に一層緩和できる。
に示す様に、外部接続端子１４を所定の箇所に設けるべ
く、半導体素子１０の電極端子形成面と平行な面内に曲
折されて形成されている。この様に、再配線部１７が曲
折されているため、半導体素子１０と実装基板との熱膨
張係数の差異に起因して発生する熱応力等の応力に応じ
て再配線部１７が伸縮し、応力の緩和を図ることができ
る。また、外部接続端子用ポスト２４の先端部は、封止
樹脂１８の表面から突出しており、ボール状のはんだか
ら成る外部接続端子１４が形成されている。この外部接
続端子１４内には、外部接続端子用ポスト２４の先端部
がコアとして配されている。このため、外部接続端子１
４の装着強度を向上できる。更に、リード１４を構成す
る再配線部２０、電極端子用ポスト２２、及び外部接続
端子用ポスト２４を金によって形成することが好まし
い。金は、他の金属に比較して化学的、電気的な特性が
優れており、後述する様に、図１に示す半導体装置を製
造する際に好都合である。しかも、半導体素子１０の電
極端子に錫めっきが施されている場合、金から成る電極
端子用ポスト２２と半導体素子１０の電極端子とを金−
錫共晶合金によって接合できる。ここで、図１に示す封
止樹脂１８としては、室温におけるヤング率が１ＧＰａ
以下、好ましくは室温におけるヤング率が５０〜６００
ＭＰａで且つ１００℃におけるヤング率が２〜１０ＭＰ
ａの樹脂を好適に使用できる。かかる樹脂としては、具
体的にはシリコーン系エラスマー、ＮＢＲゴム等が分散
されたエポキシ系樹脂又はポリオレフィン系樹脂を挙げ
ることができる。この様に、低ヤング率の樹脂を封止樹
脂１８として使用することによって、図２に示す様に、
曲折されて形成されている再配線部１７を実質的に妨げ
ることなく伸縮させることができ、実装基板と半導体素
子との間の熱膨張係数の差異に起因して発生する熱応力
等を更に一層緩和できる。
【００１０】図１に示す半導体装置は、両面がレジスト
で覆われた銅板を用い、図３〜図６に示す工程で製造で
きる。先ず、図３（ａ）に示す様に、銅板に外部接続端
子用ポスト２４を形成する箇所のレジスト３０ａをエッ
チングによって除去し、銅板３２の所定箇所を露出させ
る。この銅板３２が露出した箇所にエッチングを施し、
銅板３２に底部が尖った凹部３４、３４・・を形成した
後、銅板３２を給電層として電解金めっきを施して凹部
３２内に金を充填し、先端部が尖った接続端子用ポスト
２４を形成する〔図３（ｂ）、図３（ｃ）〕。更に、レ
ジスト３０ａにエッチングを施し、形成する再配線部１
７に倣って銅板３２を露出させる〔図３（ｄ）〕。
で覆われた銅板を用い、図３〜図６に示す工程で製造で
きる。先ず、図３（ａ）に示す様に、銅板に外部接続端
子用ポスト２４を形成する箇所のレジスト３０ａをエッ
チングによって除去し、銅板３２の所定箇所を露出させ
る。この銅板３２が露出した箇所にエッチングを施し、
銅板３２に底部が尖った凹部３４、３４・・を形成した
後、銅板３２を給電層として電解金めっきを施して凹部
３２内に金を充填し、先端部が尖った接続端子用ポスト
２４を形成する〔図３（ｂ）、図３（ｃ）〕。更に、レ
ジスト３０ａにエッチングを施し、形成する再配線部１
７に倣って銅板３２を露出させる〔図３（ｄ）〕。
【００１１】この様に、形成する再配線部２０に倣って
露出した銅板３２に、図４（ａ）に示す様に、銅板３２
を給電層として電解金めっきを施して再配線部１７を形
成する。図４（ａ）に示す再配線部１７の部分は、再配
線部１７の両端部に形成される部分であって、電極端子
用ポスト２２が立設される一端部２１と外部接続端子用
ポスト２４と接続される再配線部１７の他端部２０とで
ある。更に、レジスト３０ａ上に塗布したレジスト層３
６にエッチングを施し、電極端子用ポスト２２を形成す
る箇所に、底面に再配線部１７が露出する凹部３８を形
成した後、銅板３２を給電層として電解金めっきを施し
て凹部３８内に金を充填して電極端子用ポスト２２を形
成する〔図４（ｂ）〕。形成した再配線部１７、電極端
子用ポスト２２、及び外部接続端子用ポスト２４から成
るリード１６のうち、再配線部１７及び電極端子用ポス
ト２２は、レジスト３０ａ及びレジスト層３６をエッチ
ングにより除去することによって、銅板３２上に露出さ
せることができる〔図４（ｃ）〕。
露出した銅板３２に、図４（ａ）に示す様に、銅板３２
を給電層として電解金めっきを施して再配線部１７を形
成する。図４（ａ）に示す再配線部１７の部分は、再配
線部１７の両端部に形成される部分であって、電極端子
用ポスト２２が立設される一端部２１と外部接続端子用
ポスト２４と接続される再配線部１７の他端部２０とで
ある。更に、レジスト３０ａ上に塗布したレジスト層３
６にエッチングを施し、電極端子用ポスト２２を形成す
る箇所に、底面に再配線部１７が露出する凹部３８を形
成した後、銅板３２を給電層として電解金めっきを施し
て凹部３８内に金を充填して電極端子用ポスト２２を形
成する〔図４（ｂ）〕。形成した再配線部１７、電極端
子用ポスト２２、及び外部接続端子用ポスト２４から成
るリード１６のうち、再配線部１７及び電極端子用ポス
ト２２は、レジスト３０ａ及びレジスト層３６をエッチ
ングにより除去することによって、銅板３２上に露出さ
せることができる〔図４（ｃ）〕。
【００１２】銅板３２上に露出した電極端子用ポスト２
２には、図５（ａ）に示す様に、半導体素子１０を搭載
して半導体素子１０の電極端子１２と接続する。次い
で、銅板３２に第１のエッチングを施す。この際、銅板
３２のレジスト３０ｂで覆われた面側はエッチングが施
されず、レジスト３０ａが除去されて銅板３２が露出さ
れた露出面側にエッチングが施される。このエッチング
の際に、銅のエッチング液に対し金はエッチングされ
ず、金から成る再配線部１７、電極端子用ポスト２２、
及び外部接続端子用ポスト２４は、そのまま残存する。
但し、第１のエッチングにおいては、銅板３２を完全除
去することなく、外部接続端子用ポスト２４の先端部近
傍に薄肉化された銅板３３を残す〔図５（ｂ）〕。この
様に、薄肉化された銅板３３によって、外部接続端子用
ポスト２４、２４・・は連結されている。更に、半導体
素子１０と銅板３３との間隙を、封止樹脂１８によって
封止する〔図５（ｃ）〕。この封止樹脂１８によって、
再配線部１７、電極端子用ポスト２２、及び大部分の外
部接続端子用ポスト２４が封止される。
２には、図５（ａ）に示す様に、半導体素子１０を搭載
して半導体素子１０の電極端子１２と接続する。次い
で、銅板３２に第１のエッチングを施す。この際、銅板
３２のレジスト３０ｂで覆われた面側はエッチングが施
されず、レジスト３０ａが除去されて銅板３２が露出さ
れた露出面側にエッチングが施される。このエッチング
の際に、銅のエッチング液に対し金はエッチングされ
ず、金から成る再配線部１７、電極端子用ポスト２２、
及び外部接続端子用ポスト２４は、そのまま残存する。
但し、第１のエッチングにおいては、銅板３２を完全除
去することなく、外部接続端子用ポスト２４の先端部近
傍に薄肉化された銅板３３を残す〔図５（ｂ）〕。この
様に、薄肉化された銅板３３によって、外部接続端子用
ポスト２４、２４・・は連結されている。更に、半導体
素子１０と銅板３３との間隙を、封止樹脂１８によって
封止する〔図５（ｃ）〕。この封止樹脂１８によって、
再配線部１７、電極端子用ポスト２２、及び大部分の外
部接続端子用ポスト２４が封止される。
【００１３】その後、図６（ａ）に示す様に、レジスト
３０ｂを除去して銅板３３に第２のエッチングを施して
薄化銅板３５とし、外部接続端子用ポスト２４の先端部
を露出する。この際にも、外部接続端子用ポスト２４の
先端部近傍は、依然として薄化銅板３５によって連結さ
れている。かかる薄化銅板３５上に、薄化銅板３５から
突出する外部接続端子用ポスト２４の先端部及びその周
囲を含む部分を除き、レジスト３８をスクリーン印刷等
により塗布する〔図６（ｂ）〕。塗布されたレジスト３
８には、底面に薄化銅板３５及び外部接続端子用ポスト
２４の先端部が露出する凹部３９が形成される。この凹
部３９には、薄化銅板３５を給電層とする電解はんだめ
っきによってはんだを充填し、はんだ部４０を形成する
〔図６（ｃ）〕。次いで、レジスト３８を除去した後、
薄化銅板３５もエッチングにより除去することによっ
て、外部接続端子用ポスト２４の先端部にはんだ部４０
が付着された状態とすることができる〔図６（ｃ）、図
６（ｄ）、図６（ｅ）〕。図６（ｅ）に示すはんだ部４
０をリフローすることによって、ボール状の外部接続端
子１４を外部接続端子用ポスト２４の先端部に形成でき
図１に示す半導体装置を得ることができる。
３０ｂを除去して銅板３３に第２のエッチングを施して
薄化銅板３５とし、外部接続端子用ポスト２４の先端部
を露出する。この際にも、外部接続端子用ポスト２４の
先端部近傍は、依然として薄化銅板３５によって連結さ
れている。かかる薄化銅板３５上に、薄化銅板３５から
突出する外部接続端子用ポスト２４の先端部及びその周
囲を含む部分を除き、レジスト３８をスクリーン印刷等
により塗布する〔図６（ｂ）〕。塗布されたレジスト３
８には、底面に薄化銅板３５及び外部接続端子用ポスト
２４の先端部が露出する凹部３９が形成される。この凹
部３９には、薄化銅板３５を給電層とする電解はんだめ
っきによってはんだを充填し、はんだ部４０を形成する
〔図６（ｃ）〕。次いで、レジスト３８を除去した後、
薄化銅板３５もエッチングにより除去することによっ
て、外部接続端子用ポスト２４の先端部にはんだ部４０
が付着された状態とすることができる〔図６（ｃ）、図
６（ｄ）、図６（ｅ）〕。図６（ｅ）に示すはんだ部４
０をリフローすることによって、ボール状の外部接続端
子１４を外部接続端子用ポスト２４の先端部に形成でき
図１に示す半導体装置を得ることができる。
【００１４】図３〜図６に示す半導体装置の製造工程で
は、半導体素子を搭載する基板の製造工程を省略するこ
とができ、半導体装置の製造工程を簡略化できる。ま
た、図３〜図６においては、小片にされた半導体素子を
用いて半導体装置を製造しているが、半導体素子の小片
に切り離される前のウェーハに形成された電極端子の各
々に、リード１６の電極端子用ポスト２２を接続させて
もよい。この様に、ウェーハを用いた場合には、はんだ
部４０をリフローしてボール状の外部接続端子１４を形
成した後、個々の半導体装置に切り離すことによって、
図１に示す半導体装置を得ることができる。更に、再配
線部１７の形状も自由に変形でき、例えば図７（ａ）に
示すＵ字状の再配線部１７、或いは図７（ｂ）に示す
「の」字状の再配線部１７とすることができ、これらと
図２に示すＳ字状の再配線部１７とを併用できる。
は、半導体素子を搭載する基板の製造工程を省略するこ
とができ、半導体装置の製造工程を簡略化できる。ま
た、図３〜図６においては、小片にされた半導体素子を
用いて半導体装置を製造しているが、半導体素子の小片
に切り離される前のウェーハに形成された電極端子の各
々に、リード１６の電極端子用ポスト２２を接続させて
もよい。この様に、ウェーハを用いた場合には、はんだ
部４０をリフローしてボール状の外部接続端子１４を形
成した後、個々の半導体装置に切り離すことによって、
図１に示す半導体装置を得ることができる。更に、再配
線部１７の形状も自由に変形でき、例えば図７（ａ）に
示すＵ字状の再配線部１７、或いは図７（ｂ）に示す
「の」字状の再配線部１７とすることができ、これらと
図２に示すＳ字状の再配線部１７とを併用できる。
【００１５】ところで、図１に示す半導体装置では、外
部接続端子用ポスト２４の先端部にボール状の外部接続
端子１４が形成されているが、図８に示す様に、外部接
続端子用ポスト２４のみであってもよい。図８に示す半
導体装置を実装基板に実装するには、はんだペースト等
のろう材ペーストが予め塗布された実装基板のパッド
に、半導体装置の外部接続端子用ポスト２４の先端部を
位置合わせして載置した後、ろう材ペーストをリフロー
して接合する。図８の半導体装置は、図５（ｃ）の工程
の後に、薄肉化された銅板３３及びレジスト３０ｂを除
去することによって得ることができる。また、図９に示
す様に、リード１６の外部接続端子用ポスト２４及び外
部接続端子ド１４が、半導体素子１０の外壁よりも外側
に形成されるように、再配線部１７が延出されていても
よい。図９の半導体装置は、ウェーハから切り離された
半導体素子１０を用いて得ることができる。
部接続端子用ポスト２４の先端部にボール状の外部接続
端子１４が形成されているが、図８に示す様に、外部接
続端子用ポスト２４のみであってもよい。図８に示す半
導体装置を実装基板に実装するには、はんだペースト等
のろう材ペーストが予め塗布された実装基板のパッド
に、半導体装置の外部接続端子用ポスト２４の先端部を
位置合わせして載置した後、ろう材ペーストをリフロー
して接合する。図８の半導体装置は、図５（ｃ）の工程
の後に、薄肉化された銅板３３及びレジスト３０ｂを除
去することによって得ることができる。また、図９に示
す様に、リード１６の外部接続端子用ポスト２４及び外
部接続端子ド１４が、半導体素子１０の外壁よりも外側
に形成されるように、再配線部１７が延出されていても
よい。図９の半導体装置は、ウェーハから切り離された
半導体素子１０を用いて得ることができる。
【００１６】以上、述べてきた半導体装置において、電
極端子用ポスト２２は金によって形成されていたが、電
極端子用ポスト２２をはんだによって形成してもよい。
はんだから成る電極端子用ポスト２２によれば、半導体
素子１０の電極端子とをはんだ接合することができる。
また、外部接続端子用ポスト２４は金によって形成され
ているが、金面に種々の金属めっきを施すことができ
る。めっき構造として、具体的には、例えば、地金面で
ある金面から順に外側面方向に、「金面−ニッケル−
金」、「金面−パラジウム−金」、「金面−ニッケル−
はんだ」等のめっき構成を挙げることができる。更に、
外部接続端子用ポスト２４をパラジウムによって形成
し、パラジウム面に種々の金属めっきを施すことができ
る。具体的には、地金面であるパラジウム面から順に外
側面方向に、「パラジウム面−ニッケル−パラジウ
ム」、「パラジウム面−金−はんだ」等のめっき構成を
挙げることができる。
極端子用ポスト２２は金によって形成されていたが、電
極端子用ポスト２２をはんだによって形成してもよい。
はんだから成る電極端子用ポスト２２によれば、半導体
素子１０の電極端子とをはんだ接合することができる。
また、外部接続端子用ポスト２４は金によって形成され
ているが、金面に種々の金属めっきを施すことができ
る。めっき構造として、具体的には、例えば、地金面で
ある金面から順に外側面方向に、「金面−ニッケル−
金」、「金面−パラジウム−金」、「金面−ニッケル−
はんだ」等のめっき構成を挙げることができる。更に、
外部接続端子用ポスト２４をパラジウムによって形成
し、パラジウム面に種々の金属めっきを施すことができ
る。具体的には、地金面であるパラジウム面から順に外
側面方向に、「パラジウム面−ニッケル−パラジウ
ム」、「パラジウム面−金−はんだ」等のめっき構成を
挙げることができる。
【００１７】
【発明の効果】本発明によれば、接続箇所の数が少ない
ため、内部配線やヴィア等の接続不良を少なくできる。
しかも、半導体素子を搭載する基板を省略でき、基板と
半導体素子との熱膨張率差等に基づく基板と封止樹脂と
の間、或いは半導体素子と封止樹脂との間の界面剥離と
いった問題も解消され、且つ半導体装置の製造工程にお
いて基板形成工程を省略できる。その結果、半導体装置
の製造コストの低減を図ることができ、且つ得られた半
導体装置の信頼性を向上できる。
ため、内部配線やヴィア等の接続不良を少なくできる。
しかも、半導体素子を搭載する基板を省略でき、基板と
半導体素子との熱膨張率差等に基づく基板と封止樹脂と
の間、或いは半導体素子と封止樹脂との間の界面剥離と
いった問題も解消され、且つ半導体装置の製造工程にお
いて基板形成工程を省略できる。その結果、半導体装置
の製造コストの低減を図ることができ、且つ得られた半
導体装置の信頼性を向上できる。
【図１】本発明に係る半導体装置の一例を示す部分断面
図である。
図である。
【図２】図１に示す半導体装置を構成するリード１６、
１６・・の平面図である。
１６・・の平面図である。
【図３】図１に示す半導体装置の製造工程の一部を説明
するための工程図である。
するための工程図である。
【図４】図１に示す半導体装置の製造工程の一部を説明
するための工程図である。
するための工程図である。
【図５】図１に示す半導体装置の製造工程の一部を説明
するための工程図である。
するための工程図である。
【図６】図１に示す半導体装置の製造工程の一部を説明
するための工程図である。
するための工程図である。
【図７】図１に示す半導体装置を構成するリード１６の
他の例を示す平面図である。
他の例を示す平面図である。
【図８】本発明に係る半導体装置の他の例を示す部分断
面図である。
面図である。
【図９】本発明に係る半導体装置の他の例を示す部分断
面図である。
面図である。
【図１０】従来の半導体装置の一例を示す断面図であ
る。
る。
１０ 半導体素子 １２ 電極端子 １４ 外部接続端子 １６ リード １７ 再配線部 １８ 封止樹脂 ２０ 再配線部１７の他端部 ２１ 再配線部１７の一端部 ２２ 電極端子用ポスト ２４ 外部接続端子用ポスト ３０ａ、３０ｂ レジスト ３２、３３ 銅板 ３４、３９ 凹部 ３５ 薄化銅板 ３６、３８ レジスト ４０ はんだ部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹内 之治 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 Ｆターム(参考） 4M109 AA01 BA01 CA05 DA10 EA02 EA11 EB19 EC04 EC09
Claims (9)
- 【請求項１】 半導体素子の電極端子と外部接続端子と
を電気的に接続するリードが、前記半導体素子の電極端
子形成面に対して所定の距離をおいて平行に延在されて
いる再配線部と、前記再配線部の一端部に設けられてい
る外部接続端子用ポストと、前記再配線部の他端部に設
けられ、前記半導体素子の電極端子と接続される電極端
子用ポストとから構成されており、 前記電極端子用ポストと再配線部とが封止樹脂によって
封止されていると共に、前記外部接続端子用ポストの先
端部が前記封止樹脂から露出していることを特徴とする
半導体装置。 - 【請求項２】 電極端子用ポスト、再配線部、及び外部
接続端子用ポストから成るリードが金である請求項１記
載の半導体装置。 - 【請求項３】 外部接続端子用ポストの先端部に、はん
だ等の金属から成る外部接続端子が形成されている請求
項１又は請求項２記載の半導体装置。 - 【請求項４】 外部接続端子用ポストの先端部が、封止
樹脂から露出して形成された外部接続端子である請求項
１記載の半導体装置。 - 【請求項５】 封止樹脂の室温におけるヤング率が、１
ＧＰａ以下である請求項１〜４のいずれか一項記載の半
導体装置。 - 【請求項６】 半導体素子の電極端子と外部接続端子と
を接続する再配線部が封止樹脂によって封止されて成る
半導体装置を製造する際に、 該外部接続端子が形成される金属板の所定の箇所に凹部
を形成し、前記凹部内に金属を充填して形成した外部接
続端子用ポストと、前記金属板上に形成され、前記外部
接続端子用ポストに一端部が接続された再配線部と、前
記再配線部の他端部に一端が接続され、且つ他端が前記
半導体素子の電極端子と接続される電極端子用ポストと
を順次形成した後、 前記電極端子用ポストの他端に半導体素子の電極端子が
接続されるように、前記半導体素子を搭載し、 次いで、前記凹部が開口された開口面側から前記金属板
に第１のエッチングを施して所定の厚さにした金属板の
エッチング面と、前記半導体素子の電極端子形成面との
間に封止樹脂を充填し、前記半導体素子の電極端子形成
面から所定の距離をおいて延びる再配線部及び前記電極
端子用ポストを樹脂封止した後、 前記金属板の露出面側に第２のエッチングを施して露出
した前記外部接続端子用ポストの先端部に前記外部接続
端子を形成すると共に、前記金属板を除去することを特
徴とする半導体装置の製造方法。 - 【請求項７】 電極端子用ポスト、再配線部、及び外部
接続端子用ポストを、金属板を給電層として電解金めっ
きによって形成する請求項６記載の半導体装置の製造方
法。 - 【請求項８】 金属板を給電層として電解金属めっきに
よって外部接続端子用ポストの先端部にはんだ等の金属
層を形成した後、前記金属層をリフローしてボール状の
外部接続用端子を形成する請求項６又は請求項７記載の
半導体装置の製造方法。 - 【請求項９】 第２のエッチングを金属板の露出面側に
施し、露出した外部接続端子用ポストの先端部を外部接
続端子とする請求項６記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10295048A JP2000124350A (ja) | 1998-10-16 | 1998-10-16 | 半導体装置及びその製造方法 |
| KR1019990044235A KR20000029033A (ko) | 1998-10-16 | 1999-10-13 | 반도체 장치 및 그 제조 방법 |
| EP99308086A EP1018762A3 (en) | 1998-10-16 | 1999-10-13 | Semiconductor device and fabrication method thereof |
| US09/418,974 US6429517B1 (en) | 1998-10-16 | 1999-10-14 | Semiconductor device and fabrication method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10295048A JP2000124350A (ja) | 1998-10-16 | 1998-10-16 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000124350A true JP2000124350A (ja) | 2000-04-28 |
Family
ID=17815654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10295048A Pending JP2000124350A (ja) | 1998-10-16 | 1998-10-16 | 半導体装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6429517B1 (ja) |
| EP (1) | EP1018762A3 (ja) |
| JP (1) | JP2000124350A (ja) |
| KR (1) | KR20000029033A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003332488A (ja) * | 2002-05-16 | 2003-11-21 | Matsushita Electric Ind Co Ltd | 電子部品 |
| JP2005039260A (ja) * | 2003-07-01 | 2005-02-10 | Nec Corp | 応力緩和構造とその形成方法、応力緩和シートとその製造方法、及び半導体装置並びに電子機器 |
| JP2013508959A (ja) * | 2009-10-22 | 2013-03-07 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 連結装置、連結装置を備えたアッセンブリ、連結装置を備えたアッセンブリを製造するための方法 |
| WO2013111767A1 (ja) * | 2012-01-27 | 2013-08-01 | 株式会社村田製作所 | 多層配線基板 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10134979A1 (de) * | 2001-07-24 | 2002-10-17 | Infineon Technologies Ag | Elektronisches Bauteil mit wenigstens einem Halbleiterbauelement und Verfahren zu seiner Herstellung |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61104630A (ja) | 1984-10-27 | 1986-05-22 | Mitsubishi Electric Corp | 半導体装置 |
| JPS6450539A (en) | 1987-08-21 | 1989-02-27 | Hitachi Ltd | Connection of electronic component and transfer type microlead faceplate used therefor |
| JPH03141645A (ja) * | 1989-07-10 | 1991-06-17 | Texas Instr Inc <Ti> | ポリサイドによる局所的相互接続方法とその方法により製造された半導体素子 |
| JPH0590338A (ja) | 1991-09-30 | 1993-04-09 | Hitachi Ltd | 半導体装置 |
| JPH071773A (ja) | 1992-05-12 | 1995-01-06 | Shinko Seisakusho Co Ltd | ダウン・ロード・データの収容制御装置 |
| SG45122A1 (en) * | 1995-10-28 | 1998-01-16 | Inst Of Microelectronics | Low cost and highly reliable chip-sized package |
| EP0844665A3 (en) * | 1996-11-21 | 1999-10-27 | Texas Instruments Incorporated | Wafer level packaging |
| AU6237498A (en) * | 1996-12-13 | 1998-07-17 | Tessera, Inc. | Microelectronic assembly fabrication with terminal formation from a conductive layer |
| JP3393800B2 (ja) * | 1997-11-05 | 2003-04-07 | 新光電気工業株式会社 | 半導体装置の製造方法 |
| JP2000077477A (ja) * | 1998-09-02 | 2000-03-14 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法並びにこれに用いる金属基板 |
-
1998
- 1998-10-16 JP JP10295048A patent/JP2000124350A/ja active Pending
-
1999
- 1999-10-13 KR KR1019990044235A patent/KR20000029033A/ko not_active Application Discontinuation
- 1999-10-13 EP EP99308086A patent/EP1018762A3/en not_active Withdrawn
- 1999-10-14 US US09/418,974 patent/US6429517B1/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003332488A (ja) * | 2002-05-16 | 2003-11-21 | Matsushita Electric Ind Co Ltd | 電子部品 |
| JP2005039260A (ja) * | 2003-07-01 | 2005-02-10 | Nec Corp | 応力緩和構造とその形成方法、応力緩和シートとその製造方法、及び半導体装置並びに電子機器 |
| JP2013508959A (ja) * | 2009-10-22 | 2013-03-07 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 連結装置、連結装置を備えたアッセンブリ、連結装置を備えたアッセンブリを製造するための方法 |
| WO2013111767A1 (ja) * | 2012-01-27 | 2013-08-01 | 株式会社村田製作所 | 多層配線基板 |
| US9468100B2 (en) | 2012-01-27 | 2016-10-11 | Murata Manufacturing Co., Ltd. | Multilayer wiring substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000029033A (ko) | 2000-05-25 |
| EP1018762A2 (en) | 2000-07-12 |
| EP1018762A3 (en) | 2001-08-22 |
| US6429517B1 (en) | 2002-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7495179B2 (en) | Components with posts and pads | |
| JP4850392B2 (ja) | 半導体装置の製造方法 | |
| JP5790682B2 (ja) | モジュールおよびその製造方法 | |
| JP3684978B2 (ja) | 半導体装置およびその製造方法ならびに電子機器 | |
| US6562709B1 (en) | Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint | |
| JP2003522401A (ja) | 積層型集積回路パッケージ | |
| JPH07169796A (ja) | 半導体装置とその製造方法 | |
| JPH10504137A (ja) | 一体的にバンプされた電子パッケージコンポーネント | |
| JP3726579B2 (ja) | 半導体装置およびその製造方法 | |
| JP2005294443A (ja) | 半導体装置及びその製造方法 | |
| US6847102B2 (en) | Low profile semiconductor device having improved heat dissipation | |
| US6130110A (en) | Film carrier tape, tape carrier semiconductor device assembly, semiconductor device, and method of making the same, mounted board, and electronic device | |
| JP2003273280A (ja) | チップパッケージ及びその製造方法 | |
| JP2000124350A (ja) | 半導体装置及びその製造方法 | |
| JP2004119773A (ja) | 半導体装置及びその製造方法 | |
| JP3116926B2 (ja) | パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法 | |
| KR19990049144A (ko) | 칩 사이즈 반도체 패키지 및 그의 제조 방법 | |
| US6930383B2 (en) | Electronic component including a housing and a substrate | |
| JP2003158140A (ja) | 半導体パッケージ、半導体パッケージの製造方法、モジュール及び電子機器 | |
| JP2001230270A (ja) | 半導体装置及びその製造方法 | |
| JP2003110089A (ja) | 半導体電力用モジュール及びその製造方法 | |
| JP2001118951A (ja) | 半導体装置 | |
| JP2809191B2 (ja) | 半導体チップの実装方法 | |
| JP2001230345A (ja) | 半導体装置及びその製造方法並びにその製造に用いられるリードフレーム | |
| JP2000031340A (ja) | 電子部品 |