KR20000029033A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20000029033A
KR20000029033A KR1019990044235A KR19990044235A KR20000029033A KR 20000029033 A KR20000029033 A KR 20000029033A KR 1019990044235 A KR1019990044235 A KR 1019990044235A KR 19990044235 A KR19990044235 A KR 19990044235A KR 20000029033 A KR20000029033 A KR 20000029033A
Authority
KR
South Korea
Prior art keywords
external connection
connection terminal
electrode terminal
semiconductor chip
semiconductor device
Prior art date
Application number
KR1019990044235A
Other languages
English (en)
Inventor
컬로스카모한
호리우찌미찌오
다께우찌유끼하루
Original Assignee
모기 쥰이찌
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모기 쥰이찌, 신꼬오덴기 고교 가부시키가이샤 filed Critical 모기 쥰이찌
Publication of KR20000029033A publication Critical patent/KR20000029033A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

본 발명은 연장부의 접속 결함과 기판과 밀봉 수지 간에 발생하는 계면 박리를 방지함으로써 신뢰성을 향상하고 또한 제조 방법을 간략화함으로써 제조비를 줄일 수 있는 반도체 장치를 제공한다.
이 반도체 장치에서는, 반도체 칩(10)의 전극 단자(12)를 외부 접속 단자(14)에 전기적으로 접속하는 각 리드(16)가 전극 단자 형성면으로부터 소정의 거리를 두고 반도체 칩(10)의 전극 단자 형성면에 평행하게 연재하는 연장부(17), 연장부(17)의 일 단부에 마련된 외부 접속 단자 지주(terminal post)(22) 및 반도체 칩(10)의 전극 단자(12)에 접속되는 전극 단자 지주(24)를 구비한다. 전극 단자 지주(22)와 연장부(17)는 밀봉 수지(18)에 의해 밀봉되며, 외부 접속 단자 지주(24)의 말단부는 밀봉 수지(18)로부터 노출된다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND FABRICATION METHOD THEREOF}
본 발명은 반도체 장치 및 그 제조 방법에 관한 것이다. 더 구체적으로 본 발명은 각 반도체 칩의 전극 단자와 외부 접속 단자를 접속하는 연장부가 밀봉 수지로 밀봉되는 타입의 반도체 장치와 그러한 반도체 장치의 제조 방법에 관한 것이다.
반도체 장치에서, 반도체 칩과 동일한 크기를 갖는 기판 상에 탑재되는 반도체 칩(이후, "칩 사이즈 패키지"라 함)은 도10에 나타낸 칩을 포함한다. 도10에 나타낸 칩 사이즈 패키지에서, 반도체 칩(100)은 다층 기판으로 된 기판(102) 상에 탑재된다. 이 반도체 칩(100)의 전극 단자(104)와 이 기판에 고정된 외부 접속 단자(106)는 내부 배선 또는 비어홀(via-hole)에 의해 접속된다.
또한 반도체 칩(100)과 기판(102) 간의 공간에는 밀봉 수지(108)를 부어서 반도체 칩(100)의 전극 단자(104) 등을 밀봉한다.
도10에 나타낸 칩 사이즈 패키지는 반도체 칩(100)의 전극 단자(104)의 수가 많을 때에도 사용할 수 있다.
그러나 기판(102)은 다층 구조이기 때문에, 기판(102) 내부에 내부 배선이나 비어홀(22)의 접속 결함이 발생할 가능성이 높다. 또한 반도체 칩(100)과 기판(102) 간의 열 팽창 계수의 차로 인하여 기판(102)과 밀봉 수지(108) 간, 또는 반도체 칩(100)과 밀봉 수지(108) 간에 계면 박리가 발생할 가능성이 있다.
칩 사이즈 패키지 중에는 반도체 칩이 탑재되는 기판의 일면 상에 연장부가 연재되고, 기판의 다른 면에 외부 접속 단자가 접속되는 구성을 갖고 있다. 그러한 타입의 칩 사이즈 패키지에서도 역시 반도체 칩과 기판 간의 공간에 밀봉 수지를 충전하여 반도체 칩의 전극 단자 등을 밀봉한다. 이러한 이유로 그러한 칩 사이즈 패키지에서는 기판과 밀봉 수지 간 또는 반도체 칩과 밀봉 수지 간에 계면 박리가 발생할 가능성이 있다. 또한 기판의 일면 상에 형성된 연장부와 기판의 다른 면 상에 형성된 외부 접속 단자가 기판을 관통하는 비어홀 등을 통해 접속되기 때문에, 연장부와 비어홀 간에도 접속 결함이 발생할 가능성이 있다.
종래 기술의 이러한 칩 사이즈 패키지에서는, 반도체 칩을 미리 형성되어 있는 기판 상에 탑재해야 하므로 기판 형성 공정이 필요하다. 그러므로 칩 사이즈 패키지의 제조비가 높아진다.
그러므로 본 발명의 목적은 연장부의 접속 결함과, 기판과 밀봉 수지 간의 계면 박리를 방지함으로써 신뢰성이 개선된 반도체 장치를 제공하는데 있다.
상술한 목적을 달성하기 위해 본 발명자들은 도10에 나타낸 칩 사이즈 패키지의 기판(102)을 생략할 수 있게 하여 본 발명을 완성하였다.
도1은 본 발명에 의한 반도체 장치의 일례를 나타내는 부분 단면도;
도2는 도1에 나타낸 반도체 장치의 리드(16)를 나타내는 평면도;
도3a 내지 3d는 도1에 나타낸 반도체 장치의 제조 공정의 일부를 나타내는 단면도;
도4a 내지 4c는 도1에 나타낸 반도체 장치의 제조 공정의 다른 일부를 나타내는 단면도;
도5a 내지 5c는 도1에 나타낸 반도체 장치의 제조 공정의 다른 일부를 나타내는 단면도;
도6a 내지 6c는 도1에 나타낸 반도체 장치의 제조 공정의 다른 일부를 나타내는 단면도;
도7a 및 7b는 도1에 나타낸 반도체 장치의 리드(16)의 다른 예를 나타내는 평면도;
도8은 본 발명에 의한 반도체 장치의 다른 예를 나타내는 부분 단면도;
도9는 본 발명에 의한 반도체 장치의 또 다른 예를 나타내는 부분 단면도;
도10은 종래의 반도체 장치의 일례를 나타내는 단면도.
다시말해 본 발명의 일 태양에 의하면, 각 반도체 칩의 전극 단자를 외부 접속 단자에 전기적으로 접속하는 리드가 반도체 칩으로부터 소정의 거리를 두고 반도체 칩의 전극 단자 형성면에 평행하게 연재하는 연장부, 상기 연장부의 일 단부에 마련된 외부 접속 단자 지주, 및 상기 연장부의 다른 단부에 마련되어 상기 반도체 칩의 전극 단자에 접속되는 전극 단자 지주를 구비하며, 상기 전극 단자 지주 및 연장부는 밀봉 수지로 밀봉되고, 상기 외부 접속 단자 지주의 말단부는 상기 밀봉 수지로부터 노출되는 타입의 반도체 장치가 제공된다.
본 발명의 다른 태양에 의하면, 각 반도체 칩의 전극 단자를 외부 접속 단자에 접속하는 연장부가 밀봉 수지로 밀봉되는 타입의 반도체 장치의 제조 방법에 있어서, 상기 외부 접속 단자가 형성될 금속판의 소정의 위치에 형성되는 홈, 상기 홈에 금속을 충전하여 형성되는 외부 접속 단자 지주, 각각의 일 단부가 상기 외부 접속 단자 지주에 접속되는 상기 금속판 상의 연장부, 및 각각의 일 단부가 상기 연장부의 다른 단부에 접속되고 다른 단부가 상기 반도체 칩의 상기 전극 단자에 접속되는 전극 단자 지주를 순차로 형성하는 공정, 상기 반도체 칩의 상기 전극 단자가 상기 전극 단자 지주의 다른 단부에 접속되도록 상기 금속판 상에 상기 반도체 칩을 탑재하는 공정, 소정의 두께를 갖는 상기 금속판의 식각면을 형성하도록 상기 홈이 개방되는 개방면 측으로부터 상기 금속판을 소정의 두께로 제 1 식각을 실시하고, 상기 금속판의 식각면과 상기 반도체 칩의 전극 단자 형성면 간에 밀봉 수지를 충전하고, 상기 반도체 칩의 전극 단자 형성면으로부터 소정의 거리를 두고 연재하는 연장부와 상기 전극 단자 지주를 수지 밀봉하는 공정, 상기 노출된 외부 접속 단자 지주의 말단부에 상기 외부 접속 단자가 형성되도록 상기 금속판의 노출면 측에 제 2 식각을 실시하여 상기 금속판을 제거하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
상술한 본 발명에서는, 전극 단자 지주, 연장부 및 외부 접속 단자 지주를 구비하는 리드가 금으로 형성되는 것이 바람직하며, 금으로 된 이 리드는 전원 공급층으로서 금속판을 사용하여 전해 금도금함으로써 쉽게 성형될 수 있다.
그러한 리드를 밀봉하는 밀봉 수지는 실온에서 1GPa 이하의 영률을 갖는 것이 바람직하다.
외부 접속 단자의 고착 강도는 외부 접속 단자 지주의 말단부에 땜납 등의 금속으로 된 외부 접속 단자를 형성함으로써 개선될 수 있다. 그러한 외부 접속 단자는 전원 공급 층으로서 금속판을 사용하여 전해 금도금함으로써 외부 접속 단자 지주의 말단부에 땜납 등의 금속층을 형성한 다음, 그 금속층을 리플로우(reflow)함으로써 형성할 수 있다.
본 발명에 의한 반도체 장치에서는, 반도체 칩의 전극 단자와 외부 접속 단자가 리드에 의해 접속된다. 그러므로 반도체 칩과 외부 접속 단자 간에 기판이 개재된 타입의 반도체 장치에 비하여 접속부의 수가 작아져서 내부 배선과 비어홀의 접속 결함을 줄일 수 있다.
또한 반도체 칩을 탑재하는 기판을 생략할 수 있으므로, 기판과 반도체 장치 간의 열 팽창 계수차로 인한 기판과 밀봉 수지 간 또는 반도체 칩과 밀봉 수지 간의 계면 박리의 문제를 제거할 수 있고, 또한 반도체 장치의 제조 공정에서 기판의 형성 공정을 생략할 수 있다.
결과적으로 본 발명은 반도체 장치의 제조비를 줄이고 또한 제조된 반도체 장치의 신뢰성을 향상시킬 수 있다.
[실시예]
이하 도1 및 도2를 참조하여 본 발명의 반도체 장치의 일례를 설명한다. 도1은 본 발명에 의한 반도체 장치의 일례를 나타내는 부분 단면도이며, 도2는 도1에 나타낸 반도체 장치의 리드(16)를 나타내는 평면도이다.
도1에 나타낸 반도체 장치에서는, 반도체 칩(10)의 전극 단자(12)와 땜납으로 된 볼 형상의 외부 접속 단자(14)가 리드(16)에 의해 서로 전기적으로 접속되어 있다. 리드(16)의 거의 모든 부분은 반도체 칩(10)의 전극 단자(12)가 형성되는 외부 접속 단자 형성면과 접합되는 밀봉 수지(18) 내부에 형성된다.
각각의 리드(16)는 도2에 나타낸 바와 같이 외부 접속 단자 형성면으로부터 소정의 거리를 두고 반도체 칩(10)의 전극 단자 형성면에 평행하게 연재하는 S-형 연장부(17), 반도체 칩(10)의 전극 단자(12)에 접속되는 전극 단자 지주(22) 및 외부 접속 단자(14)가 접속되는 외부 접속 단자 지주(24)를 구비한다. 도1에 나타낸 리드(16)에서는, 전극 단자 지주(22)가 연장부(17)이 일 단부(21)에 설치되고, 외부 접속 단자 지주(24)는 전극 단자 지주(22)의 반대 방향의 연장부(17)의 다른 단부(20)에 설치된다.
리드(16)의 연장부(17)는 도2에 나타낸 바와 같이 반도체 칩(10)의 외부 단자 형성면에 평행한 평면에서 굴곡되어 소정의 위치에 외부 접속 단자(14)를 형성한다. 연장부(17)가 이렇게 굴곡되어 있기 때문에, 연장부(17)는 반도체 칩(10)과 패키징 기판 간의 열팽창 계수의 차로 인한 열응력 등의 응력에 따라 팽창과 수축을 하게 되므로 응력을 완화할 수 있다.
외부 접속 단자 지주(24)의 말단부는 밀봉 수지(18)의 면으로부터 돌출하며, 땜납으로 된 볼 형상의 외부 접속 단자(14)가 형성된다. 외부 접속 단자 지주(24)의 말단부는 코어로서 이 외부 접속 단자(14)의 내부에 배치된다. 결과적으로 외부 접속 단자(14)의 접합 강도가 향상될 수 있다.
함께 리드(16)를 구성하는 연장부(20), 전극 단자(22) 및 외부 접속 단자 지주(24)는 금으로 된 것이 바람직하다. 금은 다른 금속에 비해 화학적 및 전기적으로 극히 우수하므로 도1에 나타낸 반도체 장치를 후술하는 바와 같이 제조할 때 유리하게 사용될 수 있다. 또한 반도체 칩(10)의 전극 단자에 주석 도금을 피복하면, 금으로 된 전극 단자 지주(22)와 반도체 칩(10)의 전극 단자가 금-주석 공용 합금에 의해 접합될 수 있다.
도1에 나타낸 밀봉 수지(18)로서 실온에서 1GPa 이하의 영률, 바람직하게는 실온에서 50 내지 600MPa의 영률 및 100℃에서 2 내지 10MPa의 영률을 갖는 수지가 적합하게 사용될 수 있다. 더 구체적으로, 그러한 수지의 바람직한 것을 예로 들면, 에폭시 수지류 또는 실리콘 계 엘라스토머, NBR 고무 등이 분산된 폴리올레핀성 수지류 등이 있다.
밀봉 수지(18)로서 저 영률을 갖는 수지를 사용하면, 굴곡된 형상의 연장부(17)가 도2에 나타낸 바와 같이 실질적으로 방해됨이 없이 팽창과 수축을 행할 수 있고, 또한 패키징 기판과 반도체 칩 간의 열팽창 계수의 차로 인한 열응력을 더 경감할 수 있다.
도1에 나타낸 반도체 장치는 도3 내지 도6에 나타낸 제조 공정에 따라 양면에 레지스트를 피복한 동판을 사용하여 제조할 수 있다.
우선, 외부 접속 단자 지주(24)가 형성될 위치에 있는 동판의 레지스트(30a)를 도3a에 나타낸 바와 같이 식각에 의해 제거한다. 그 결과 소정의 동판(32) 부분이 노출된다. 다음에 노출된 동판 부분을 침상의 바닥을 각각 갖는 홈(34)을 획정하도록 식각한다. 다음에 각 홈(34) 속에 침상 말단부를 갖는 접속 단자 지주(24)를 형성하는 전원 공급층으로서 동판을 사용하여 전해 금도금함으로써 금을 충전한다[도3b 및 3d 참조].
또한, 레지스트(30a)를 식각하여 연장부(17)가 형성될 윤곽으로 동판(32)을 노출한다[도3d 참조].
도4a에 나타낸 바와 같이 전원 공급층으로서 동판(32)을 사용하여 형성될 연장부(20)를 형성하는 동안 노출되는 동판(32)에 전해 금도금을 피복하여 연장부(17)를 형성한다. 도4a에 나타낸 연장부(17)의 부분은 연장부(17)의 양단부에 형성된 부분들이다. 다시말해 일 단부(21)에는 전극 단자 지주(22)가 매립되고, 다른 단부(20)에는 외부 접속 단자 지주(24)에 접속될 연장부이다.
레지스트(30a)에 피복될 레지스트 층(36)을 더 식각하여 연장부(17)가 노출되는 바닥에서, 전극 단자 지주(22)가 형성될 위치에 홈(38)을 형성한다. 홈(38)에 금이 충전하도록 전원 공급층으로서 동판(32)을 사용하여 전해 금도금을 피복한다. 이렇게 전극 단자 지주(22)가 형성된다[도4b].
그렇게 형성된 연장부(17), 전극 단자 지주(22) 및 외부 접속 단자 지주(24)를 포함하는 리드(16)에서, 연장부(17)와 전극 단자 지주(22)는 레지스트(30a)와 레지스트 층(36)을 식각 제거하여 동판(32)상에 노출될 수 있다[도4c].
반도체 칩(10)은 도5a에 나타낸 바와 같이 동판(32)상에 노출된 전극 단자 지주(22)에 탑재된다. 이 반도체 칩(10)의 전극 단자(12)는 전극 단자 지주(22)에 접속된다.
다음에 동판(32)에 제 1 식각을 실시한다. 이 경우에 레지스트(30b)로 피복된 동판(32)의 표면은 식각되지 않는다. 그 대신 레지스트(30a)의 제거 후 동판의 노출면은 식각된다. 이 경우에, 금은 동의 식각 용액에 의해 식각되지 않는다. 결과적으로 금으로 만들어지는 연장부(17), 전극 단자 지주(22) 및 외부 접속 단자 지주(24)가 그와 같이 남게된다.
이러한 1차 식각 동안 동판(32)은 완전히 제거되지 않지만, 동판(33)은 두께가 감소되어 외부 접속 단자 지주(24)의 말단부 근처에 남게된다[도5b]. 이렇게 감소된 두께를 갖는 동판(33)은 외부 접속 단자 지주 (24,24)를 서로 접속한다.
반도체 칩(10)과 동판(33) 간의 틈은 밀봉 수지(18)로 밀봉된다[도5c]. 이 밀봉 수지(18)는 연장부(17), 전극 단자 지주(22) 및 외부 접속 단자 지주(24)의 대부분을 밀봉한다.
그후 도6a에 나타낸 바와 같이, 레지스트(30a)를 제거한 후, 동판(33)에 2차 식각을 실시하여 얇은 동판(35)으로 변환하고 또한 각 외부 접속 단자 지주(24)의 침상 말단부를 노출한다. 이 경우에도 외부 접속 단자 지주(24)의 말단부의 인접부는 얇은 동판(35)에 의해 상호 접속되어 남는다.
외부 접속 단자 지주(24)의 말단부와 인접부를 제외하고 얇은 동판(35)에 스크린 인쇄 등에 의해 레지스트(38)를 피복한다[도6b]. 그렇게 도포된 레지스트(38)의 저면 상에는 얇은 동판(35)과 외부 접속 단자 지주(24)의 말단부가 노출되는 홈(39)을 형성한다.
홈(39)에는 전원 공급층으로서 얇은 동판(35)을 사용하여 전기 도금하여 땜납을 충전하여 땜납부(40)를 형성한다[도6c].
다음에, 레지스트(38)를 제거한 후, 식각에 의해 얇은 동판(35)도 제거하여 땜납부(40)를 외부 접속 단자 지주(24)의 말단부에 접합한다[도6c,6d 및 6e].
볼 형상의 외부 접속 단자(14)는 도6e에 나타낸 바와 같이 땜납부(40)를 리플로우하여 외부 접속 단자 지주(24)의 말단부에 형성함으로써 도1에 나타낸 반도체 장치를 얻을 수 있다.
도3 내지 도6에 나타낸 반도체 장치의 제조 방법에서는 반도체 칩을 탑재하기 위한 기판의 제조 공정을 생략할 수 있으므로 반도체 장치의 제조 방법을 간략화할 수 있다.
도3 내지 도6에서는, 반도체 장치를 소편으로 절단된 반도체 칩을 사용하여 제조한다. 그러나 리드(16)의 전극 단자 지주(22)는 반도체 칩을 소편으로 절단하기 전에 웨이퍼 상에 형성된 전극 단자에 각각 접속하여도 좋다. 웨이퍼를 이러한 방법으로 사용할 경우에는, 볼 형상의 외부 접속 단자(14)를 땜납부를 리플로우하여 형성한 다음, 웨이퍼를 개개의 반도체 장치로 절단하여 도1에 나타낸 반도체 장치를 제공할 수 있다.
연장부의 형상도 자유롭게 변경할 수 있다. 예를 들어 도7a에 나타낸 U-형상의 연장부(17) 또는 도17에 나타낸 루프 형상의 연장부를 사용할 수도 있으며, 이러한 연장부는 도2에 나타낸 S-형상의 연장부(17)와 조합하여 사용하여도 좋다.
도1에 나타낸 반도체 장치에서는, 볼 형상의 외부 접속 단자(14)를 외부 접속 단자 지주(24)의 말단부에 형성한다. 그러나 외부 접속 단자 지주(24)는 도8에 나타낸 바와 같이 단독으로 사용하여도 좋다. 패키징 기판에 도8에 나타낸 반도체 장치를 탑재하기 위해서는, 우선 외부 접속 단자 지주(24)의 말단부를 땜납 페이스(solder paste)와 같은 브레이징 재료(brazing material) 페이스트를 사전에 도포한 패키징 기판의 패드에 위치시킨 다음, 반도체 장치를 패키징한 후, 브레이징 재료 페이스트를 리플로우하여 접합한다.
도8에 나타낸 반도체 장치는 도5c의 공정 단계 후 얇아진 동판(33)과 레지스트(30b)를 제거함으로써 얻을 수 있다.
도9에 나타낸 바와 같이, 연장부(17)는 외부 접속 단자 지주(24)와 리드(16)의 외부 접속 단자(14)가 반도체 칩(10)의 외벽 외부에 형성될 수 있도록 연장되어도 좋다. 도9에 나타낸 반도체 장치는 웨이퍼로부터 절취된 반도체 칩(10)을 사용하여 얻을 수 있다.
지금까지 설명한 반도체 장치에서는, 전극 단자 지주(22)가 금으로 형성되지만 땜납으로 형성하여도 좋다. 땜납으로 형성된 전극 단자 지주(22)는 땜납 접합에 의해 반도체 칩(10)의 전극 단자에 접속될 수 있다.
외부 접속 단자 지주(24)는 금으로 형성되지만 금 표면에 여러 가지 금속 도금을 피복하여도 좋다. 더 구체적으로 기재 금속면인 금 표면으로부터 외부 표면 방향으로 금 표면-미켈-금, 금 표면-백금-금, 금 표면-니켈-땜납 등의 도금 구조를 사용할 수 있다. 또한 외부 접속 단자 지주(24)는 백금으로 형성되어도 좋으며, 각종 금속 도금을 백금 표면에 피복하여도 좋다. 구체적인 도금 구조는 기재 금속 표면인 백금으로부터 외부 표면 방향으로 백금 표면-니켈-백금 및 백금 표면-금-땜납 등으로 할 수 있다.
본 발명은 접속 위치의 수가 작기 때문에 내부 배선과 비어홀에서 발생가능한 접속 결함을 줄일 수 있다. 본 발명은 반도체 칩을 탑재하기 위한 기판이 필요 없으므로, 기판과 밀봉 수지 간 또는 반도체 칩과 밀봉 수지 간에서 기판과 반도체 칩 간의 열팽창 계수차로 인한 계면 박리의 문제점을 제거할 수 있다. 더욱이 본 발명은 반도체 장치의 제조 방법에서 기판 형성 공정을 생략할 수 있다. 결과적으로 본 발명은 반도체 장치의 제조비를 줄일 수 있고 또한 신뢰성을 향상시킬 수 있다.

Claims (9)

  1. 각 반도체 칩의 전극 단자를 외부 접속 단자에 전기적으로 접속하는 리드가, 상기 반도체 칩으로부터 소정의 거리를 두고 반도체 칩의 전극 단자 형성면에 평행하게 연재하는 연장부와, 상기 연장부의 일 단부에 마련된 외부 접속 단자 지주, 및 상기 연장부의 다른 단부에 마련되어 상기 반도체 칩의 상기 전극 단자에 접속되는 전극 단자 지주를 구비하며,
    상기 전극 단자 지주 및 상기 연장부는 밀봉 수지로 밀봉되고, 상기 외부 접속 단자 지주의 말단부는 상기 밀봉 수지로부터 노출되는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 전극 단자 지주, 상기 연장부 및 상기 외부 접속 단자 지주로 구성된 상기 리드는 금으로 된 것을 특징으로 하는 반도체 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    땜납 등의 금속으로 된 외부 접속 단자가 상기 외부 접속 단자 지주의 말단부에 형성되는 것을 특징으로 하는 반도체 장치.
  4. 제 1 항에 있어서,
    상기 외부 접속 단자 지주의 상기 말단부는 상기 밀봉 수지로부터 노출되도록 형성된 외부 접속 단자인 것을 특징으로 하는 반도체 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 밀봉 수지의 영률은 실온에서 1GPa 이하인 것을 특징으로 하는 반도체 장치.
  6. 각 반도체 칩의 전극 단자를 외부 접속 단자에 접속하는 연장부가 밀봉 수지로 밀봉되는 타입의 반도체 장치의 제조 방법에 있어서,
    상기 외부 접속 단자가 형성될 금속판의 소정의 위치에 형성되는 홈, 상기 홈에 금속을 충전하여 형성되는 외부 접속 단자 지주, 각각의 일 단부가 상기 외부 접속 단자 지주에 접속되는 상기 금속판 상의 연장부, 및 각각의 일 단부가 상기 연장부의 다른 단부에 접속되고 다른 단부가 상기 반도체 칩의 상기 전극 단자에 접속되는 전극 단자 지주를 순차적으로 형성하는 공정,
    상기 반도체 칩의 상기 전극 단자가 상기 전극 단자 지주의 상기 다른 단부에 접속되도록 상기 금속판 상에 상기 반도체 칩을 탑재하는 공정,
    소정의 두께를 갖는 상기 금속판의 식각면을 형성하도록 상기 홈이 개방되는 개방면 측으로부터 상기 금속판에 소정의 두께로 제 1 식각을 실시하고, 상기 금속판의 식각면과 상기 반도체 칩의 전극 단자 형성면 간에 밀봉 수지를 충전하고, 상기 반도체 칩의 전극 단자 형성면으로부터 소정의 거리를 두고 연재하는 상기 연장부와 상기 전극 단자 지주를 수지 밀봉하는 공정, 및
    상기 노출된 외부 접속 단자 지주의 말단부에 상기 외부 접속 단자가 형성되도록 상기 금속판의 노출면 측에 제 2 식각을 실시하고, 상기 금속판을 제거하는 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제 6 항에 있어서,
    상기 전극 단자 지주, 상기 연장부 및 상기 외부 접속 단자 지주는 전원 공급층으로서 상기 금속판을 사용하여 전해 금도금함으로써 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 외부 접속 단자 지주의 말단부에 전원 공급층으로서 상기 금속판을 사용하여 전해 금속 도금함으로써 땜납층 등의 금속층을 형성한 후, 상기 금속층을 리플로우하여 볼 형상의 외부 접속 단자를 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제 6 항에 있어서,
    상기 제 2 식각은 상기 금속판의 노출면 측에 실시되고, 상기 외부 접속 단자 지주의 말단부는 상기 외부 접속 단자로서 사용되는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1019990044235A 1998-10-16 1999-10-13 반도체 장치 및 그 제조 방법 KR20000029033A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-295048 1998-10-16
JP10295048A JP2000124350A (ja) 1998-10-16 1998-10-16 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
KR20000029033A true KR20000029033A (ko) 2000-05-25

Family

ID=17815654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990044235A KR20000029033A (ko) 1998-10-16 1999-10-13 반도체 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US6429517B1 (ko)
EP (1) EP1018762A3 (ko)
JP (1) JP2000124350A (ko)
KR (1) KR20000029033A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10134979A1 (de) * 2001-07-24 2002-10-17 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens einem Halbleiterbauelement und Verfahren zu seiner Herstellung
JP2003332488A (ja) * 2002-05-16 2003-11-21 Matsushita Electric Ind Co Ltd 電子部品
JP4124173B2 (ja) * 2003-07-01 2008-07-23 日本電気株式会社 応力緩和構造とその形成方法、応力緩和シートとその製造方法、及び半導体装置並びに電子機器
DE102009045911A1 (de) * 2009-10-22 2011-04-28 Robert Bosch Gmbh Koppelvorrichtung, Anordnung mit einer Koppelvorrichtung, Verfahren zur Herstellung einer Anordnung mit einer Koppelvorrichtung
WO2013111767A1 (ja) * 2012-01-27 2013-08-01 株式会社村田製作所 多層配線基板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61104630A (ja) 1984-10-27 1986-05-22 Mitsubishi Electric Corp 半導体装置
JPS6450539A (en) 1987-08-21 1989-02-27 Hitachi Ltd Connection of electronic component and transfer type microlead faceplate used therefor
JPH03141645A (ja) * 1989-07-10 1991-06-17 Texas Instr Inc <Ti> ポリサイドによる局所的相互接続方法とその方法により製造された半導体素子
JPH0590338A (ja) 1991-09-30 1993-04-09 Hitachi Ltd 半導体装置
JPH071773A (ja) 1992-05-12 1995-01-06 Shinko Seisakusho Co Ltd ダウン・ロード・データの収容制御装置
SG45122A1 (en) * 1995-10-28 1998-01-16 Inst Of Microelectronics Low cost and highly reliable chip-sized package
EP0844665A3 (en) * 1996-11-21 1999-10-27 Texas Instruments Incorporated Wafer level packaging
AU6237498A (en) * 1996-12-13 1998-07-17 Tessera, Inc. Microelectronic assembly fabrication with terminal formation from a conductive layer
JP3393800B2 (ja) * 1997-11-05 2003-04-07 新光電気工業株式会社 半導体装置の製造方法
JP2000077477A (ja) * 1998-09-02 2000-03-14 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法並びにこれに用いる金属基板

Also Published As

Publication number Publication date
JP2000124350A (ja) 2000-04-28
EP1018762A3 (en) 2001-08-22
US6429517B1 (en) 2002-08-06
EP1018762A2 (en) 2000-07-12

Similar Documents

Publication Publication Date Title
US6495909B2 (en) Low-pin-count chip package and manufacturing method thereof
US6395582B1 (en) Methods for forming ground vias in semiconductor packages
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
CA2157994C (en) Electronic device assembly
JP2592038B2 (ja) 半導体チップ実装方法および基板構造体
KR950001181B1 (ko) 칩 지지체 장치
JP3258764B2 (ja) 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
KR100445072B1 (ko) 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법
KR20000029352A (ko) 반도체 장치 및 그 제조 방법
EP0617465A1 (en) A semiconductor device and package
US20010035586A1 (en) Chip size package semiconductor device without an interposer and method of forming the same
JPH10308419A (ja) 半導体パッケージ及びその半導体実装構造
US20230352370A1 (en) Semiconductor device and method of manufacturing a semiconductor device
KR20080035210A (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
KR20020097036A (ko) 전자 부품의 실장 기판 및 실장 구조를 갖는 전자 장치
US6847102B2 (en) Low profile semiconductor device having improved heat dissipation
KR100538485B1 (ko) 리드 프레임을 이용한 범프 칩 캐리어 패키지의 제조 방법
KR19990069447A (ko) 반도체 패키지와 그 제조방법
KR20000029033A (ko) 반도체 장치 및 그 제조 방법
KR100658120B1 (ko) 필름 기판을 사용한 반도체 장치 제조 방법
KR100771675B1 (ko) 패키지용 인쇄회로기판 및 그 제조방법
JPH1092968A (ja) 半導体ベアチップ実装基板
JPH11176849A (ja) 半導体装置の製造方法
JPH0823151A (ja) チップオンボード及びその製造方法
KR100303363B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid