JP2002353371A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2002353371A JP2002353371A JP2001157451A JP2001157451A JP2002353371A JP 2002353371 A JP2002353371 A JP 2002353371A JP 2001157451 A JP2001157451 A JP 2001157451A JP 2001157451 A JP2001157451 A JP 2001157451A JP 2002353371 A JP2002353371 A JP 2002353371A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- external connection
- wire
- connection terminal
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 143
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 58
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 14
- 239000004020 conductor Substances 0.000 claims abstract description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 52
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 47
- 238000007747 plating Methods 0.000 claims description 47
- 229910052802 copper Inorganic materials 0.000 claims description 39
- 239000010949 copper Substances 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 28
- 229910052737 gold Inorganic materials 0.000 claims description 19
- 239000010931 gold Substances 0.000 claims description 19
- 238000000059 patterning Methods 0.000 claims 1
- 239000011347 resin Substances 0.000 description 15
- 229920005989 resin Polymers 0.000 description 15
- 239000000758 substrate Substances 0.000 description 12
- 229910000679 solder Inorganic materials 0.000 description 10
- 238000002161 passivation Methods 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 7
- 238000005452 bending Methods 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 230000005499 meniscus Effects 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 230000002787 reinforcement Effects 0.000 description 2
- 230000003014 reinforcing effect Effects 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
- H01L2224/02311—Additive methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02377—Fan-in arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05166—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05171—Chromium [Cr] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/1182—Applying permanent coating, e.g. in-situ coating
- H01L2224/11825—Plating, e.g. electroplating, electroless plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/1356—Disposition
- H01L2224/13562—On the entire exposed surface of the core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/1357—Single coating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13575—Plural coating layers
- H01L2224/1358—Plural coating layers being stacked
- H01L2224/13584—Four-layer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/13664—Palladium [Pd] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81399—Material
- H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体装置を容易に製造することができて生
産効率を向上させることができ、製造コストを低減し
て、信頼性の高い半導体装置を提供する。 【解決手段】 半導体素子の電極形成面に、配線パター
ン52を介して半導体素子の電極12と電気的に接続す
る外部接続端子50が形成された半導体装置において、
前記外部接続端子50が、導電材からなるワイヤにより
形成され、該ワイヤのボンディング部側が前記配線パタ
ーン50を形成する金属層に埋没して設けられているこ
とを特徴とする。
産効率を向上させることができ、製造コストを低減し
て、信頼性の高い半導体装置を提供する。 【解決手段】 半導体素子の電極形成面に、配線パター
ン52を介して半導体素子の電極12と電気的に接続す
る外部接続端子50が形成された半導体装置において、
前記外部接続端子50が、導電材からなるワイヤにより
形成され、該ワイヤのボンディング部側が前記配線パタ
ーン50を形成する金属層に埋没して設けられているこ
とを特徴とする。
Description
【0001】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、より詳細には半導体ウエハを被加工品
とし半導体ウエハの電極形成面上に外部接続端子を形成
して製造する半導体装置及びその製造方法に関する。
製造方法に関し、より詳細には半導体ウエハを被加工品
とし半導体ウエハの電極形成面上に外部接続端子を形成
して製造する半導体装置及びその製造方法に関する。
【0002】
【従来の技術】図12は、半導体ウエハを被加工品とし
半導体ウエハの電極形成面上に外部接続端子として金属
のポストを形成した半導体装置の製造方法を示す。この
製造方法においては、まず、電極形成面が電極12を露
出させてパッシベーション膜14により被覆された半導
体ウエハ10(図12(a))に、導電層16をスパッタ
リングにより形成する(図12(b))。次いで、導電層
16の表面を感光性レジスト18によって被覆し(図1
2(c))、感光性レジスト18を露光及び現像して導電
層16の表面に配線パターンを形成する部位を露出させ
る(図12(d))。
半導体ウエハの電極形成面上に外部接続端子として金属
のポストを形成した半導体装置の製造方法を示す。この
製造方法においては、まず、電極形成面が電極12を露
出させてパッシベーション膜14により被覆された半導
体ウエハ10(図12(a))に、導電層16をスパッタ
リングにより形成する(図12(b))。次いで、導電層
16の表面を感光性レジスト18によって被覆し(図1
2(c))、感光性レジスト18を露光及び現像して導電
層16の表面に配線パターンを形成する部位を露出させ
る(図12(d))。
【0003】電極12は半導体ウエハ10の電極形成面
のたとえば周縁部にきわめて高密度に配置されている。
配線パターンは外部接続端子を配置する空間を確保する
ため電極12から引き出して形成するものである。図1
2(e)は、電解銅めっきを施して導電層16の露出面に
配線パターン20を形成した状態である。次に、感光性
レジスト18を除去し、配線パターン20および導電層
16の表面をドライフィルム22によって被覆する(図
12(f))。このドライフィルム22は外部接続端子と
しての銅ポスト24を形成するためのものである。ドラ
イフィルム22に露光及び現像を施し、配線パターン2
0上で銅ポスト24を形成する部位にめっき用の穴を形
成し、電解銅めっきを施すことによりめっき用の穴に銅
を盛り上げて高さ100μm程度の銅ポスト24を形成
する(図12(g))。次いで、銅ポスト24の表面にニ
ッケル、パラジウム等のめっきを順次施してバリア層2
6を形成する。
のたとえば周縁部にきわめて高密度に配置されている。
配線パターンは外部接続端子を配置する空間を確保する
ため電極12から引き出して形成するものである。図1
2(e)は、電解銅めっきを施して導電層16の露出面に
配線パターン20を形成した状態である。次に、感光性
レジスト18を除去し、配線パターン20および導電層
16の表面をドライフィルム22によって被覆する(図
12(f))。このドライフィルム22は外部接続端子と
しての銅ポスト24を形成するためのものである。ドラ
イフィルム22に露光及び現像を施し、配線パターン2
0上で銅ポスト24を形成する部位にめっき用の穴を形
成し、電解銅めっきを施すことによりめっき用の穴に銅
を盛り上げて高さ100μm程度の銅ポスト24を形成
する(図12(g))。次いで、銅ポスト24の表面にニ
ッケル、パラジウム等のめっきを順次施してバリア層2
6を形成する。
【0004】図12(h)は、ドライフィルム22を除去
した後、電極形成面上で露出している導電層16をエッ
チングして除去した状態である。こうして、半導体ウエ
ハ10の電極形成面に、各々の電極12と配線パターン
20を介して電気的に接続された銅ポスト24が形成さ
れる。図12(i)は、半導体ウエハ10の電極形成面を
樹脂モールドし、樹脂28によって被覆した状態であ
る。樹脂28は銅ポスト24と略同厚に形成され、銅ポ
スト24の端面が樹脂28の表面で露出する。樹脂モー
ルドした後、バリア層26の表面にはんだボールを搭載
し、リフローしてはんだバンプを形成する。最後に樹脂
28とともに半導体ウエハ10を個片に切断することに
よって、チップサイズの半導体装置を得ることができ
る。
した後、電極形成面上で露出している導電層16をエッ
チングして除去した状態である。こうして、半導体ウエ
ハ10の電極形成面に、各々の電極12と配線パターン
20を介して電気的に接続された銅ポスト24が形成さ
れる。図12(i)は、半導体ウエハ10の電極形成面を
樹脂モールドし、樹脂28によって被覆した状態であ
る。樹脂28は銅ポスト24と略同厚に形成され、銅ポ
スト24の端面が樹脂28の表面で露出する。樹脂モー
ルドした後、バリア層26の表面にはんだボールを搭載
し、リフローしてはんだバンプを形成する。最後に樹脂
28とともに半導体ウエハ10を個片に切断することに
よって、チップサイズの半導体装置を得ることができ
る。
【0005】図13は、チップサイズの半導体装置を製
造する他の製造方法を示す。この製造方法によって得ら
れる半導体装置は、金ワイヤをL字形に折曲して外部接
続端子としたものである。図13(a)〜(e)に示す工程
は、上述した図12に示す工程と基本的に変わらない。
ただし、本方法では、配線パターン20が樹脂によって
封止されず、半導体装置の外面にそのまま露出する構成
とすることも可能とするために、金めっきによって配線
パターン20を形成している。図13(f)は、感光性レ
ジスト18を除去した状態である。これによって半導体
ウエハ10の電極形成面に配線パターン20が形成され
る。
造する他の製造方法を示す。この製造方法によって得ら
れる半導体装置は、金ワイヤをL字形に折曲して外部接
続端子としたものである。図13(a)〜(e)に示す工程
は、上述した図12に示す工程と基本的に変わらない。
ただし、本方法では、配線パターン20が樹脂によって
封止されず、半導体装置の外面にそのまま露出する構成
とすることも可能とするために、金めっきによって配線
パターン20を形成している。図13(f)は、感光性レ
ジスト18を除去した状態である。これによって半導体
ウエハ10の電極形成面に配線パターン20が形成され
る。
【0006】図13(g)は、電極形成面をレジスト30
によって被覆し、配線パターン20上で金ワイヤをボン
ディングする部位に開口穴30aを形成した状態であ
る。電極形成面をレジスト30によって被覆しているの
は、金ワイヤをボンディングした後、金ワイヤの外表面
にのみ補強めっきを被着するためである。図13(h)
は、開口穴30aに合わせて金ワイヤをボンディングし
た状態を示す。金ワイヤを配線パターン20の表面にボ
ンディングした後、L字形に折曲させ端部を切断して外
部接続端子32とする。図13(i)は、金ワイヤの外表
面にワイヤ補強めっきを施した後、レジスト30を除去
し、導電層16の露出部分をエッチングにより除去した
状態である。こうして、半導体ウエハ10の電極形成面
に、各々の電極12と配線パターン20を介して電気的
に接続された外部接続端子32が形成される。最後に半
導体ウエハ10を個片に切断することによって、ワイヤ
がL字形に折曲した形状の外部接続端子32を備えた半
導体装置が得られる。なお、上述した図12、13に示
す例では、パッシベーション膜14に導電層16を形成
したが、パッシベーション膜14をポリイミド膜によっ
て被覆し、ポリイミド膜の表面に導電層16を形成して
もよい。
によって被覆し、配線パターン20上で金ワイヤをボン
ディングする部位に開口穴30aを形成した状態であ
る。電極形成面をレジスト30によって被覆しているの
は、金ワイヤをボンディングした後、金ワイヤの外表面
にのみ補強めっきを被着するためである。図13(h)
は、開口穴30aに合わせて金ワイヤをボンディングし
た状態を示す。金ワイヤを配線パターン20の表面にボ
ンディングした後、L字形に折曲させ端部を切断して外
部接続端子32とする。図13(i)は、金ワイヤの外表
面にワイヤ補強めっきを施した後、レジスト30を除去
し、導電層16の露出部分をエッチングにより除去した
状態である。こうして、半導体ウエハ10の電極形成面
に、各々の電極12と配線パターン20を介して電気的
に接続された外部接続端子32が形成される。最後に半
導体ウエハ10を個片に切断することによって、ワイヤ
がL字形に折曲した形状の外部接続端子32を備えた半
導体装置が得られる。なお、上述した図12、13に示
す例では、パッシベーション膜14に導電層16を形成
したが、パッシベーション膜14をポリイミド膜によっ
て被覆し、ポリイミド膜の表面に導電層16を形成して
もよい。
【0007】
【発明が解決しようとする課題】上述した銅ポストを外
部接続端子とする半導体装置の製造工程と、L字形に折
曲した金ワイヤを外部接続端子とする半導体装置の製造
工程を各々図14、15に示す。このように、半導体ウ
エハを被加工品として電極端子に電気的に接続して外部
接続端子を形成し、半導体ウエハを個片に切断してチッ
プサイズの半導体装置を製造する従来方法は複雑な工程
によっているため、生産効率を低下させ、製造コストが
かかるという問題があった。
部接続端子とする半導体装置の製造工程と、L字形に折
曲した金ワイヤを外部接続端子とする半導体装置の製造
工程を各々図14、15に示す。このように、半導体ウ
エハを被加工品として電極端子に電気的に接続して外部
接続端子を形成し、半導体ウエハを個片に切断してチッ
プサイズの半導体装置を製造する従来方法は複雑な工程
によっているため、生産効率を低下させ、製造コストが
かかるという問題があった。
【0008】また、従来の製造方法によって製造した半
導体装置を実装基板に実装する際の問題として、銅ポス
トを外部接続端子とする半導体装置をはんだにより実装
した際に、はんだがメニスカス状にならず、外部接続端
子と実装基板との接合が確実になされないといった問題
や、金ワイヤをL字形に折曲して形成した外部接続端子
を備えた半導体装置を実装する際には、外部接続端子の
高さが700〜800μm程度もあって、半導体装置と
実装基板とが離間して実装されるという問題がある。
導体装置を実装基板に実装する際の問題として、銅ポス
トを外部接続端子とする半導体装置をはんだにより実装
した際に、はんだがメニスカス状にならず、外部接続端
子と実装基板との接合が確実になされないといった問題
や、金ワイヤをL字形に折曲して形成した外部接続端子
を備えた半導体装置を実装する際には、外部接続端子の
高さが700〜800μm程度もあって、半導体装置と
実装基板とが離間して実装されるという問題がある。
【0009】本発明は、半導体ウエハを被加工品として
半導体装置を製造する従来の製造方法についての課題を
解決すべくなされたものであり、その目的とするところ
は、より簡便な方法によって半導体装置を製造すること
ができて生産効率を向上させることができるとともに、
一層高密度に外部接続端子を配置することを可能として
多ピン化に対応することができ、信頼性の高い半導体装
置及びその製造方法を提供するにある。
半導体装置を製造する従来の製造方法についての課題を
解決すべくなされたものであり、その目的とするところ
は、より簡便な方法によって半導体装置を製造すること
ができて生産効率を向上させることができるとともに、
一層高密度に外部接続端子を配置することを可能として
多ピン化に対応することができ、信頼性の高い半導体装
置及びその製造方法を提供するにある。
【0010】
【課題を解決するための手段】上記目的を達成するた
め、本発明は次の構成を備える。すなわち、半導体素子
の電極形成面に、配線パターンを介して半導体素子の電
極と電気的に接続する外部接続端子が形成された半導体
装置において、前記外部接続端子が、導電材からなるワ
イヤにより形成され、該ワイヤのボンディング部側が前
記配線パターンを形成する金属層に埋没して設けられて
いることを特徴とする。前記金属層は配線パターンを形
成するためのものであり、銅めっきあるいは金めっき等
によって形成される。また、ワイヤは外部接続端子を形
成するためのものであり、金ワイヤあるいは銅ワイヤ等
の導電材からなるワイヤが使用できる。また、前記金属
層が金めっきによって形成され、ワイヤが金からなるこ
と、また、前記金属層が銅めっきによって形成され、ワ
イヤが銅からなることを特徴とする。また、前記半導体
素子の電極形成面が外部接続端子が露出するように樹脂
封止されていることを特徴とし、前記外部接続端子の表
面がめっきにより被覆されていることを特徴とする。
め、本発明は次の構成を備える。すなわち、半導体素子
の電極形成面に、配線パターンを介して半導体素子の電
極と電気的に接続する外部接続端子が形成された半導体
装置において、前記外部接続端子が、導電材からなるワ
イヤにより形成され、該ワイヤのボンディング部側が前
記配線パターンを形成する金属層に埋没して設けられて
いることを特徴とする。前記金属層は配線パターンを形
成するためのものであり、銅めっきあるいは金めっき等
によって形成される。また、ワイヤは外部接続端子を形
成するためのものであり、金ワイヤあるいは銅ワイヤ等
の導電材からなるワイヤが使用できる。また、前記金属
層が金めっきによって形成され、ワイヤが金からなるこ
と、また、前記金属層が銅めっきによって形成され、ワ
イヤが銅からなることを特徴とする。また、前記半導体
素子の電極形成面が外部接続端子が露出するように樹脂
封止されていることを特徴とし、前記外部接続端子の表
面がめっきにより被覆されていることを特徴とする。
【0011】また、半導体素子の電極形成面に、配線パ
ターンを介して半導体素子の電極と電気的に接続する外
部接続端子が形成された半導体装置の製造方法におい
て、前記電極形成面の全面に導電層を形成し、該導電層
の表面をレジストにより被覆した後、レジストをパター
ニングして外部接続端子を接続するパッド部と配線パタ
ーンとが形成される部位の導電層を露出させ、導電材か
らなるワイヤを前記パッド部が形成される部位の導電層
にボンディングして外部接続端子を形成し、前記導電層
の露出部分に前記配線パターン及びパッド部となる金属
層を形成し、前記レジストを除去し、次いで電極形成面
に露出する導電層を除去して配線パターン及びパッド部
を形成することを特徴とする。また、前記ワイヤとして
金ワイヤを使用し、金めっきを施して金属層を形成する
こと、前記ワイヤとして銅ワイヤを使用し、銅めっきを
施して金属層を形成すること、また、前記配線パターン
を形成した後、外部接続端子が露出するように電極形成
面を樹脂封止することを特徴とする。
ターンを介して半導体素子の電極と電気的に接続する外
部接続端子が形成された半導体装置の製造方法におい
て、前記電極形成面の全面に導電層を形成し、該導電層
の表面をレジストにより被覆した後、レジストをパター
ニングして外部接続端子を接続するパッド部と配線パタ
ーンとが形成される部位の導電層を露出させ、導電材か
らなるワイヤを前記パッド部が形成される部位の導電層
にボンディングして外部接続端子を形成し、前記導電層
の露出部分に前記配線パターン及びパッド部となる金属
層を形成し、前記レジストを除去し、次いで電極形成面
に露出する導電層を除去して配線パターン及びパッド部
を形成することを特徴とする。また、前記ワイヤとして
金ワイヤを使用し、金めっきを施して金属層を形成する
こと、前記ワイヤとして銅ワイヤを使用し、銅めっきを
施して金属層を形成すること、また、前記配線パターン
を形成した後、外部接続端子が露出するように電極形成
面を樹脂封止することを特徴とする。
【0012】
【発明の実施の形態】以下、本発明の好適な実施の形態
について詳細に説明する。図1は本発明に係る半導体装
置の製造方法についての第1の実施形態を示す説明図で
ある。図1(a)は、半導体ウエハ10の電極形成面が電
極12を露出させてパッシベーション膜14によって被
覆されている状態である。本実施形態の半導体装置の製
造方法では、まず、半導体ウエハ10の電極形成面に導
電層16を形成する(図1(b))。本実施形態ではクロ
ム層をスパッタリングにより形成し、次いで銅層をスパ
ッタリングにより形成して導電層16としている。な
お、パッシベーション膜14の表面に保護膜としてポリ
イミド等の電気的絶縁層を形成した後に導電層16を形
成してもよい。
について詳細に説明する。図1は本発明に係る半導体装
置の製造方法についての第1の実施形態を示す説明図で
ある。図1(a)は、半導体ウエハ10の電極形成面が電
極12を露出させてパッシベーション膜14によって被
覆されている状態である。本実施形態の半導体装置の製
造方法では、まず、半導体ウエハ10の電極形成面に導
電層16を形成する(図1(b))。本実施形態ではクロ
ム層をスパッタリングにより形成し、次いで銅層をスパ
ッタリングにより形成して導電層16としている。な
お、パッシベーション膜14の表面に保護膜としてポリ
イミド等の電気的絶縁層を形成した後に導電層16を形
成してもよい。
【0013】次に、半導体ウエハ10の電極形成面の全
体に感光性レジスト18を塗布し、導電層16の表面を
感光性レジスト18によって被覆する(図1(c))。図
1(d)は、感光性レジスト18を露光及び現像し、導電
層16の表面で再配線用の配線パターンを形成する部位
のみを露出させた状態である。図5に、感光性レジスト
18を露光及び現像した状態の平面図(半導体ウエハの
1チップ区画分)を示す。18は半導体ウエハ10の電
極形成面を被覆する感光性レジスト、16aは配線パタ
ーンの配置にしたがって導電層16を露出させた部位、
16bは配線パターンの端部に形成したパッド部となる
部位、16cは配線パターンの基端で電極12に接続す
る部位である。
体に感光性レジスト18を塗布し、導電層16の表面を
感光性レジスト18によって被覆する(図1(c))。図
1(d)は、感光性レジスト18を露光及び現像し、導電
層16の表面で再配線用の配線パターンを形成する部位
のみを露出させた状態である。図5に、感光性レジスト
18を露光及び現像した状態の平面図(半導体ウエハの
1チップ区画分)を示す。18は半導体ウエハ10の電
極形成面を被覆する感光性レジスト、16aは配線パタ
ーンの配置にしたがって導電層16を露出させた部位、
16bは配線パターンの端部に形成したパッド部となる
部位、16cは配線パターンの基端で電極12に接続す
る部位である。
【0014】本実施形態の半導体装置の製造方法は、感
光性レジスト18を露光及び現像した後、銅ワイヤをワ
イヤボンディングする方法によってパッド部となる部位
16bに外部接続端子50を形成することが特徴であ
る。図1(e)にワイヤボンディングによって外部接続端
子50を形成した状態を示す。ワイヤボンディングする
際に銅ワイヤの先端部をボール状に溶融し、ボール状と
なった部分をパッド部となる部位16bに接合した後、
ワイヤを引き上げて切断することにより、ボール状の部
分からワイヤが突出して突起部50aを有する外部接続
端子50が形成される。こうして、電極形成面上に形成
されているすべてのパッド部となる部位16bに外部接
続端子50を形成する。
光性レジスト18を露光及び現像した後、銅ワイヤをワ
イヤボンディングする方法によってパッド部となる部位
16bに外部接続端子50を形成することが特徴であ
る。図1(e)にワイヤボンディングによって外部接続端
子50を形成した状態を示す。ワイヤボンディングする
際に銅ワイヤの先端部をボール状に溶融し、ボール状と
なった部分をパッド部となる部位16bに接合した後、
ワイヤを引き上げて切断することにより、ボール状の部
分からワイヤが突出して突起部50aを有する外部接続
端子50が形成される。こうして、電極形成面上に形成
されているすべてのパッド部となる部位16bに外部接
続端子50を形成する。
【0015】本方法では、ワイヤボンディングによって
外部接続端子50を形成するから、作業がきわめて効率
的であり、従来のボンディングツールを用いて外部接続
端子50を形成することができる。また、銅ワイヤをボ
ール状に形成して導電層16に接合し、銅ワイヤを引き
上げながら切断して外部接続端子50を形成する方法に
よるから、従来のようにワイヤをL字形に折曲するとい
った成形操作が不要であり、外部接続端子50の寸法及
び形状を整えやすく、効率的に作業することができる。
外部接続端子50を形成するから、作業がきわめて効率
的であり、従来のボンディングツールを用いて外部接続
端子50を形成することができる。また、銅ワイヤをボ
ール状に形成して導電層16に接合し、銅ワイヤを引き
上げながら切断して外部接続端子50を形成する方法に
よるから、従来のようにワイヤをL字形に折曲するとい
った成形操作が不要であり、外部接続端子50の寸法及
び形状を整えやすく、効率的に作業することができる。
【0016】図1(f)は、次に、導電層16の表面に電
解銅めっきを施した状態を示す。電極形成面上で露出し
ている導電層16の表面に銅めっきが被着し、配線パタ
ーン52が形成される。なお、この際に外部接続端子5
0の表面にも銅めっきが被着する。電解銅めっきを施し
た後、実装時のはんだの拡散を防止するためのめっきを
外部接続端子50の表面および配線パターン52の表面
に施す。本実施形態では、ニッケルめっき、パラジウム
めっき、金めっきをこの順に施した。
解銅めっきを施した状態を示す。電極形成面上で露出し
ている導電層16の表面に銅めっきが被着し、配線パタ
ーン52が形成される。なお、この際に外部接続端子5
0の表面にも銅めっきが被着する。電解銅めっきを施し
た後、実装時のはんだの拡散を防止するためのめっきを
外部接続端子50の表面および配線パターン52の表面
に施す。本実施形態では、ニッケルめっき、パラジウム
めっき、金めっきをこの順に施した。
【0017】図1(g)は、次に、半導体ウエハ10の電
極形成面上から感光性レジスト18を除去した状態を示
す。図1(h)は、感光性レジスト18を除去して露出し
ている導電層16をエッチングして除去した状態であ
る。導電層16は配線パターン52を形成する銅めっき
とくらべるとはるかに薄く形成されているからエッチン
グによって簡単に除去することができ、配線パターン5
2をレジスト等で被覆することなく、電極形成面に露出
している導電層16を除去することができる。これによ
って、パッシベーション膜14が露出し、配線パターン
52が独立したパターンとなる。
極形成面上から感光性レジスト18を除去した状態を示
す。図1(h)は、感光性レジスト18を除去して露出し
ている導電層16をエッチングして除去した状態であ
る。導電層16は配線パターン52を形成する銅めっき
とくらべるとはるかに薄く形成されているからエッチン
グによって簡単に除去することができ、配線パターン5
2をレジスト等で被覆することなく、電極形成面に露出
している導電層16を除去することができる。これによ
って、パッシベーション膜14が露出し、配線パターン
52が独立したパターンとなる。
【0018】次に、半導体ウエハ10の電極形成面を樹
脂封止し、配線パターン52およびパッシベーション膜
14を樹脂28によって封止する(図1(i))。樹脂封
止工程では、封止金型を用いたトランスファーモールド
法やポッティング法が用いられる。この樹脂封止工程に
より、樹脂封止面に外部接続端子50が突出した半導体
ウエハ10が得られる。こうして得られた半導体ウエハ
10を個片に分割することによって半導体装置が得られ
る。図6は、半導体ウエハ10を個片に分割する例を示
す。個々に分割された個片が半導体装置54となる。
脂封止し、配線パターン52およびパッシベーション膜
14を樹脂28によって封止する(図1(i))。樹脂封
止工程では、封止金型を用いたトランスファーモールド
法やポッティング法が用いられる。この樹脂封止工程に
より、樹脂封止面に外部接続端子50が突出した半導体
ウエハ10が得られる。こうして得られた半導体ウエハ
10を個片に分割することによって半導体装置が得られ
る。図6は、半導体ウエハ10を個片に分割する例を示
す。個々に分割された個片が半導体装置54となる。
【0019】図2は本発明に係る半導体装置の製造方法
についての第2の実施形態を示す説明図である。本実施
形態の製造方法は、上述した実施形態の製造方法と基本
的に同様であるが、本実施形態では、半導体ウエハの電
極形成面に再配線用の配線パターンを形成した後、電極
形成面を樹脂によって封止せずに製品とする。このた
め、上述した実施形態とは製造方法が異なっている。図
2(b)は、半導体ウエハ10の電極形成面に導電層16
を形成した状態を示す。本実施形態では電極形成面にク
ロム、チタン−タングステン合金、金をこの順にスパッ
タリングして導電層16とした。
についての第2の実施形態を示す説明図である。本実施
形態の製造方法は、上述した実施形態の製造方法と基本
的に同様であるが、本実施形態では、半導体ウエハの電
極形成面に再配線用の配線パターンを形成した後、電極
形成面を樹脂によって封止せずに製品とする。このた
め、上述した実施形態とは製造方法が異なっている。図
2(b)は、半導体ウエハ10の電極形成面に導電層16
を形成した状態を示す。本実施形態では電極形成面にク
ロム、チタン−タングステン合金、金をこの順にスパッ
タリングして導電層16とした。
【0020】次いで、導電層16の表面に感光性レジス
ト18を塗布し(図2(c))、感光性レジスト18を露
光及び現像し、導電層16の表面に配線パターンを形成
する部位16a、パッド部となる部位16b、電極12
と接続する部位16cを露出させる(図2(d))。図2
(e)は、金ワイヤを用いたワイヤボンディングによって
パッド部となる部位16bに外部接続端子60を形成し
た状態を示す。金ワイヤを用いて外部接続端子60を形
成する場合も、上述した実施形態と同様に、金ワイヤの
先端部をボール状に形成し、ボール状の部分をパッド部
となる部位16bに接合しワイヤを引き上げるようにし
て切断して、上部に突起部60aが形成された外部接続
端子60を形成する。
ト18を塗布し(図2(c))、感光性レジスト18を露
光及び現像し、導電層16の表面に配線パターンを形成
する部位16a、パッド部となる部位16b、電極12
と接続する部位16cを露出させる(図2(d))。図2
(e)は、金ワイヤを用いたワイヤボンディングによって
パッド部となる部位16bに外部接続端子60を形成し
た状態を示す。金ワイヤを用いて外部接続端子60を形
成する場合も、上述した実施形態と同様に、金ワイヤの
先端部をボール状に形成し、ボール状の部分をパッド部
となる部位16bに接合しワイヤを引き上げるようにし
て切断して、上部に突起部60aが形成された外部接続
端子60を形成する。
【0021】図2(f)は、配線パターン62を形成する
ために導電層16をめっき給電層として電解金めっきを
施した状態を示す。本実施形態では最終製品で配線パタ
ーン62が半導体装置の外面に露出するから、金めっき
によって配線パターン62を形成している。金めっきを
施すことにより外部接続端子60の表面にも金めっきが
被着する。次いで、感光性レジスト18を除去し(図2
(g))、半導体ウエハ10の電極形成面上で露出する導
電層16をエッチングにより除去する(図2(h))。こ
うして、半導体ウエハ10の電極形成面上で配線パター
ン62が各々独立したパターンに形成される。半導体装
置は、半導体ウエハを個片に分割することによって得ら
れる。なお、本実施形態の場合においても、半導体ウエ
ハ10の電極形成面上で配線パターン62を独立したパ
ターンに形成した後、半導体ウエハ10の電極形成面を
外部接続端子60の先端側を露出させるよう樹脂により
被覆してもよい。
ために導電層16をめっき給電層として電解金めっきを
施した状態を示す。本実施形態では最終製品で配線パタ
ーン62が半導体装置の外面に露出するから、金めっき
によって配線パターン62を形成している。金めっきを
施すことにより外部接続端子60の表面にも金めっきが
被着する。次いで、感光性レジスト18を除去し(図2
(g))、半導体ウエハ10の電極形成面上で露出する導
電層16をエッチングにより除去する(図2(h))。こ
うして、半導体ウエハ10の電極形成面上で配線パター
ン62が各々独立したパターンに形成される。半導体装
置は、半導体ウエハを個片に分割することによって得ら
れる。なお、本実施形態の場合においても、半導体ウエ
ハ10の電極形成面上で配線パターン62を独立したパ
ターンに形成した後、半導体ウエハ10の電極形成面を
外部接続端子60の先端側を露出させるよう樹脂により
被覆してもよい。
【0022】図3は本発明に係る半導体装置の製造方法
についての第1の実施形態の製造工程、図4は第2の実
施形態の製造工程を示す。図3、4に示す本発明方法
と、図14、15に示す従来の半導体装置の製造方法と
を比較すると、外部接続端子として銅ポストを形成して
半導体装置とする従来方法の場合(図14)は、銅ポス
ト24を形成するためにドライフィルムをラミネートし
たり、銅めっきにより銅ポスト24を盛り上げるたりす
る操作が必要となるのに対して、本発明方法によれば、
銅ワイヤあるいは金ワイヤを用いたワイヤボンディング
によって外部接続端子を形成するから、製造工程が簡略
化できて容易に外部接続端子を形成することが可能とな
る。
についての第1の実施形態の製造工程、図4は第2の実
施形態の製造工程を示す。図3、4に示す本発明方法
と、図14、15に示す従来の半導体装置の製造方法と
を比較すると、外部接続端子として銅ポストを形成して
半導体装置とする従来方法の場合(図14)は、銅ポス
ト24を形成するためにドライフィルムをラミネートし
たり、銅めっきにより銅ポスト24を盛り上げるたりす
る操作が必要となるのに対して、本発明方法によれば、
銅ワイヤあるいは金ワイヤを用いたワイヤボンディング
によって外部接続端子を形成するから、製造工程が簡略
化できて容易に外部接続端子を形成することが可能とな
る。
【0023】また、外部接続端子としてL字形にワイヤ
を折曲した外部接続端子を形成して半導体装置を製造す
る従来方法の場合(図15)は、ワイヤをL字形に折曲
する曲げ工程が必要であり、外部接続端子に補強めっき
を施すためのレジスト塗布及びレジストの露光及び現像
といった操作が必要になるのに対して、本発明方法によ
れば、簡単なワイヤボンディング工程によって外部接続
端子を形成することができ、配線パターンとなる銅めっ
きにより外部接続端子に補強めっきが施されるから、従
来工程のように、外部接続端子を形成した後に、外部接
続端子に補強めっきを施すためにレジストを塗布し、レ
ジストを露光及び現像するといった工程が不要になると
いう利点がある。
を折曲した外部接続端子を形成して半導体装置を製造す
る従来方法の場合(図15)は、ワイヤをL字形に折曲
する曲げ工程が必要であり、外部接続端子に補強めっき
を施すためのレジスト塗布及びレジストの露光及び現像
といった操作が必要になるのに対して、本発明方法によ
れば、簡単なワイヤボンディング工程によって外部接続
端子を形成することができ、配線パターンとなる銅めっ
きにより外部接続端子に補強めっきが施されるから、従
来工程のように、外部接続端子を形成した後に、外部接
続端子に補強めっきを施すためにレジストを塗布し、レ
ジストを露光及び現像するといった工程が不要になると
いう利点がある。
【0024】また、本発明方法によって製造した半導体
装置は、外部接続端子と配線パターンとの接合部分の構
成が従来の半導体装置における構成とは異なることか
ら、従来の半導体装置とは異なる作用効果を奏する。図
7、8は、本発明に係る半導体装置の製造方法と従来の
半導体装置の製造方法によって得られる半導体装置につ
いて、外部接続端子と配線パターンとの接合部分を拡大
して示す断面図である。図7は、配線パターンを形成し
た後に電極形成面を樹脂封止した半導体装置の例、図8
は、配線パターンを露出させた半導体装置の例である。
装置は、外部接続端子と配線パターンとの接合部分の構
成が従来の半導体装置における構成とは異なることか
ら、従来の半導体装置とは異なる作用効果を奏する。図
7、8は、本発明に係る半導体装置の製造方法と従来の
半導体装置の製造方法によって得られる半導体装置につ
いて、外部接続端子と配線パターンとの接合部分を拡大
して示す断面図である。図7は、配線パターンを形成し
た後に電極形成面を樹脂封止した半導体装置の例、図8
は、配線パターンを露出させた半導体装置の例である。
【0025】図7(a)、図8(a)に示すように、本発明に
係る半導体装置の製造方法の場合には、導電層16を形
成した後、導電層16にじかに銅ワイヤあるいは金ワイ
ヤをワイヤボンディングして外部接続端子50、60を
形成し、その後に、銅めっきあるいは金めっきにより配
線パターン52、62を形成するのに対して、従来方法
では図7(b)、図8(b)に示すように、配線パターン20
を形成した後、その配線パターン20の表面上に外部接
続端子としての銅ポスト24あるいは金ワイヤによる外
部接続端子32を形成する。すなわち、本発明方法によ
る場合は、外部接続端子50、60が導電層16に接合
され、配線パターン52、62を形成する銅めっき層あ
るいは金めっき層中に外部接続端子50、60の基部側
(ボンディング部)が埋没して接合される形態となる。
係る半導体装置の製造方法の場合には、導電層16を形
成した後、導電層16にじかに銅ワイヤあるいは金ワイ
ヤをワイヤボンディングして外部接続端子50、60を
形成し、その後に、銅めっきあるいは金めっきにより配
線パターン52、62を形成するのに対して、従来方法
では図7(b)、図8(b)に示すように、配線パターン20
を形成した後、その配線パターン20の表面上に外部接
続端子としての銅ポスト24あるいは金ワイヤによる外
部接続端子32を形成する。すなわち、本発明方法によ
る場合は、外部接続端子50、60が導電層16に接合
され、配線パターン52、62を形成する銅めっき層あ
るいは金めっき層中に外部接続端子50、60の基部側
(ボンディング部)が埋没して接合される形態となる。
【0026】したがって、本発明に係る半導体装置の場
合は、従来方法にくらべて、少なくとも配線パターン5
2、62の厚さ分程度、外部接続端子50、60の高さ
を低くすることができる。これによって、半導体装置を
薄く、コンパクトに形成する上で本発明に係る半導体装
置の製造方法は有効である。また、図8(a)に示すよう
に、本発明に係る半導体装置の製造方法による場合は、
外部接続端子60の全体高が低くなるから、これによっ
ても半導体装置を全体としてコンパクトに形成すること
ができる。
合は、従来方法にくらべて、少なくとも配線パターン5
2、62の厚さ分程度、外部接続端子50、60の高さ
を低くすることができる。これによって、半導体装置を
薄く、コンパクトに形成する上で本発明に係る半導体装
置の製造方法は有効である。また、図8(a)に示すよう
に、本発明に係る半導体装置の製造方法による場合は、
外部接続端子60の全体高が低くなるから、これによっ
ても半導体装置を全体としてコンパクトに形成すること
ができる。
【0027】また、本発明に係る半導体装置の製造方法
による場合は、導電層16にじかに銅ワイヤあるいは金
ワイヤをワイヤボンディングして外部接続端子を形成す
ることから、外部接続端子50、60を安定に支持して
形成できるという利点もある。図9は、導電層16に金
ワイヤをワイヤボンディングして外部接続端子60を形
成している状態を示す。図9(a)はパッド部となる部位
16bが金ワイヤのボンディング部よりも広く形成され
た場合で、金ワイヤがパッド部となる部位16bの底面
に接合された状態である。これに対して、図9(b)はパ
ッド部となる部位16bが図9(a)の場合よりもやや小
さく、金ワイヤのボール状の部分がパッド部となる部位
16bと感光性レジスト18の一方の側面に当接した状
態を示す。図9(c)は、パッド部となる部位16bが金
ワイヤのボール状の部分と略同程度の大きさで、金ワイ
ヤのボール状部がパッド部となる部位16bと感光性レ
ジスト18の両側面に当接した状態を示す。
による場合は、導電層16にじかに銅ワイヤあるいは金
ワイヤをワイヤボンディングして外部接続端子を形成す
ることから、外部接続端子50、60を安定に支持して
形成できるという利点もある。図9は、導電層16に金
ワイヤをワイヤボンディングして外部接続端子60を形
成している状態を示す。図9(a)はパッド部となる部位
16bが金ワイヤのボンディング部よりも広く形成され
た場合で、金ワイヤがパッド部となる部位16bの底面
に接合された状態である。これに対して、図9(b)はパ
ッド部となる部位16bが図9(a)の場合よりもやや小
さく、金ワイヤのボール状の部分がパッド部となる部位
16bと感光性レジスト18の一方の側面に当接した状
態を示す。図9(c)は、パッド部となる部位16bが金
ワイヤのボール状の部分と略同程度の大きさで、金ワイ
ヤのボール状部がパッド部となる部位16bと感光性レ
ジスト18の両側面に当接した状態を示す。
【0028】このように、導電層16にじかに金ワイヤ
あるいは銅ワイヤを接合して外部接続端子を形成する方
法によれば、金ワイヤあるいは銅ワイヤを導電層16に
ボンディングするとともに、ボール状の部分が感光性レ
ジスト18によって支持されることから、外部接続端子
50、60が傾いたりせずに保持され、確実にボンディ
ングすることが可能となる。また、外部接続端子50、
60を導電層16にボンディングした後、銅めっきある
いは金めっきにより導電層16が被覆され、同時に外部
接続端子50、60の基部側が銅めっきあるいは金めっ
きによる配線パターン52、62に埋没して支持される
ことによって、さらに確実に支持されるようになる。
あるいは銅ワイヤを接合して外部接続端子を形成する方
法によれば、金ワイヤあるいは銅ワイヤを導電層16に
ボンディングするとともに、ボール状の部分が感光性レ
ジスト18によって支持されることから、外部接続端子
50、60が傾いたりせずに保持され、確実にボンディ
ングすることが可能となる。また、外部接続端子50、
60を導電層16にボンディングした後、銅めっきある
いは金めっきにより導電層16が被覆され、同時に外部
接続端子50、60の基部側が銅めっきあるいは金めっ
きによる配線パターン52、62に埋没して支持される
ことによって、さらに確実に支持されるようになる。
【0029】図10、11は本発明方法によって製造し
た半導体装置を実装基板に実装した状態を従来の半導体
装置を実装基板に実装した状態と比較して示したもので
ある。図10は、銅ポストを外部接続端子とした半導体
装置と比較したものである。図10(b)に示すように、
銅ポスト24を形成した半導体装置をはんだ42により
実装基板40に実装した場合は、樹脂28の表面で銅ポ
スト24の端面のみが露出するため、はんだ42が好適
なメニスカス状とならない場合がある。これに対して、
本発明に係る半導体装置の場合は、図10(a)に示すよ
うに、外部接続端子50から突起部50aが突出してい
ることにより、はんだ42がメニスカス状となって実装
基板に確実に実装されるようになる。
た半導体装置を実装基板に実装した状態を従来の半導体
装置を実装基板に実装した状態と比較して示したもので
ある。図10は、銅ポストを外部接続端子とした半導体
装置と比較したものである。図10(b)に示すように、
銅ポスト24を形成した半導体装置をはんだ42により
実装基板40に実装した場合は、樹脂28の表面で銅ポ
スト24の端面のみが露出するため、はんだ42が好適
なメニスカス状とならない場合がある。これに対して、
本発明に係る半導体装置の場合は、図10(a)に示すよ
うに、外部接続端子50から突起部50aが突出してい
ることにより、はんだ42がメニスカス状となって実装
基板に確実に実装されるようになる。
【0030】また、図11は、配線パターンを露出した
半導体装置について従来の半導体装置と比較したもので
ある。図11(b)に示すように、金ワイヤをL字形に折
曲して形成した外部接続端子32を備えた半導体装置を
実装基板40に実装した場合は、外部接続端子32の先
端が実装基板40に当接して接合され、半導体装置と実
装基板40とが離間して実装されるのに対して、本発明
に係る半導体装置を実装基板40に実装する場合は、図
11(a)に示すように、外部接続端子60の突起部60
aにメニスカス状にはんだ42が付着し、半導体装置と
実装基板40との接合が確実になされるとともに、半導
体装置と実装基板40との離間距離を縮めることが可能
になる。このように、本発明に係る半導体装置は、実装
基板に確実に実装でき電気的接続等の信頼性の高い製品
として提供することが可能となる。
半導体装置について従来の半導体装置と比較したもので
ある。図11(b)に示すように、金ワイヤをL字形に折
曲して形成した外部接続端子32を備えた半導体装置を
実装基板40に実装した場合は、外部接続端子32の先
端が実装基板40に当接して接合され、半導体装置と実
装基板40とが離間して実装されるのに対して、本発明
に係る半導体装置を実装基板40に実装する場合は、図
11(a)に示すように、外部接続端子60の突起部60
aにメニスカス状にはんだ42が付着し、半導体装置と
実装基板40との接合が確実になされるとともに、半導
体装置と実装基板40との離間距離を縮めることが可能
になる。このように、本発明に係る半導体装置は、実装
基板に確実に実装でき電気的接続等の信頼性の高い製品
として提供することが可能となる。
【0031】
【発明の効果】本発明に係る半導体装置及びその製造方
法によれば、上述したように、ワイヤをボンディングす
ることによって容易に外部接続端子を形成することがで
き、半導体装置を製造する工程を簡素化することができ
半導体装置の生産効率を向上させて、半導体装置の製造
コストを低減することができる。また、外部接続端子を
高密度に配置することを可能とし、多ピン化に好適に対
応することが可能となる。また、外部接続端子と実装基
板とを確実に接合して信頼性の高い半導体装置として提
供することができる等の著効を奏する。
法によれば、上述したように、ワイヤをボンディングす
ることによって容易に外部接続端子を形成することがで
き、半導体装置を製造する工程を簡素化することができ
半導体装置の生産効率を向上させて、半導体装置の製造
コストを低減することができる。また、外部接続端子を
高密度に配置することを可能とし、多ピン化に好適に対
応することが可能となる。また、外部接続端子と実装基
板とを確実に接合して信頼性の高い半導体装置として提
供することができる等の著効を奏する。
【図1】本発明に係る半導体装置の製造方法についての
第1の実施形態を示す説明図である。
第1の実施形態を示す説明図である。
【図2】本発明に係る半導体装置の製造方法についての
第2の実施形態を示す説明図である。
第2の実施形態を示す説明図である。
【図3】半導体装置の製造方法について第1の実施形態
の製造工程を示す図である。
の製造工程を示す図である。
【図4】半導体装置の製造方法について第2の実施形態
の製造工程を示す図である。
の製造工程を示す図である。
【図5】半導体ウエハの電極形成面を被覆する感光性レ
ジストをエッチングした状態の平面図である。
ジストをエッチングした状態の平面図である。
【図6】半導体ウエハを個片に分割する例を示す説明図
である。
である。
【図7】本発明に係る半導体装置と従来例の半導体装置
について、外部接続端子と配線パターンとの接合部分を
拡大して示す断面図である。
について、外部接続端子と配線パターンとの接合部分を
拡大して示す断面図である。
【図8】本発明に係る半導体装置と従来例の半導体装置
について、外部接続端子と配線パターンとの接合部分を
拡大して示す断面図である。
について、外部接続端子と配線パターンとの接合部分を
拡大して示す断面図である。
【図9】銅ワイヤあるいは金ワイヤと導電層との接合状
態を拡大して示す断面図である。
態を拡大して示す断面図である。
【図10】本発明に係る半導体装置と従来例の半導体装
置を実装した状態を示す説明図である。
置を実装した状態を示す説明図である。
【図11】本発明に係る半導体装置と従来例の半導体装
置を実装した状態を示す説明図である。
置を実装した状態を示す説明図である。
【図12】半導体装置の製造方法についての従来方法を
示す説明図である。
示す説明図である。
【図13】半導体装置の製造方法についての他の従来方
法を示す説明図である。
法を示す説明図である。
【図14】図12に示す従来の半導体装置の製造工程を
示す図である。
示す図である。
【図15】図13に示す従来の半導体装置の製造工程を
示す図である。
示す図である。
10 半導体ウエハ 12 電極 14 パッシベーション膜 16 導電層 16b パッド部となる部位 18 感光性レジスト 20 配線パターン 22 ドライフィルム 24 銅ポスト 26 バリア層 28 樹脂 30 感光性レジスト 30a 開口穴 32 外部接続端子 40 実装基板 42 はんだ 50、60 外部接続端子 50a、60a 突起部 52、62 配線パターン 54 半導体装置
Claims (9)
- 【請求項1】 半導体素子の電極形成面に、配線パター
ンを介して半導体素子の電極と電気的に接続する外部接
続端子が形成された半導体装置において、 前記外部接続端子が、導電材からなるワイヤにより形成
され、該ワイヤのボンディング部側が前記配線パターン
を形成する金属層に埋没して設けられていることを特徴
とする半導体装置。 - 【請求項2】 金属層が金めっきによって形成され、ワ
イヤが金からなることを特徴とする請求項1記載の半導
体装置。 - 【請求項3】 金属層が銅めっきによって形成され、ワ
イヤが銅からなることを特徴とする請求項1記載の半導
体装置。 - 【請求項4】 半導体素子の電極形成面が外部接続端子
が露出するように樹脂封止されていることを特徴とする
請求項1、2または3記載の半導体装置。 - 【請求項5】 外部接続端子の表面がめっきにより被覆
されていることを特徴とする請求項1、2、3または4
記載の半導体装置。 - 【請求項6】 半導体素子の電極形成面に、配線パター
ンを介して半導体素子の電極と電気的に接続する外部接
続端子が形成された半導体装置の製造方法において、 前記電極形成面の全面に導電層を形成し、 該導電層の表面をレジストにより被覆した後、レジスト
をパターニングして外部接続端子を接続するパッド部と
配線パターンとが形成される部位の導電層を露出させ、 導電材からなるワイヤを前記パッド部が形成される部位
の導電層にボンディングして外部接続端子を形成し、 前記導電層の露出部分に前記配線パターン及びパッド部
となる金属層を形成し、 前記レジストを除去し、次いで電極形成面に露出する導
電層を除去して配線パターン及びパッド部を形成するこ
とを特徴とする半導体装置の製造方法。 - 【請求項7】 ワイヤとして金ワイヤを使用し、金めっ
きを施して金属層を形成することを特徴とする請求項6
記載の半導体装置の製造方法。 - 【請求項8】 ワイヤとして銅ワイヤを使用し、銅めっ
きを施して金属層を形成することを特等とする請求項6
記載の半導体装置の製造方法。 - 【請求項9】 配線パターンを形成した後、外部接続端
子が露出するように電極形成面を樹脂封止することを特
徴とする請求項6、7または8記載の半導体装置の製造
方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001157451A JP2002353371A (ja) | 2001-05-25 | 2001-05-25 | 半導体装置及びその製造方法 |
US10/151,607 US6646357B2 (en) | 2001-05-25 | 2002-05-20 | Semiconductor device and method of production of same |
EP02253531A EP1261029A3 (en) | 2001-05-25 | 2002-05-20 | Semiconductor device and method of production of same |
KR1020020027903A KR20020090301A (ko) | 2001-05-25 | 2002-05-20 | 반도체 디바이스 및 그 제조 방법 |
TW091110671A TW544742B (en) | 2001-05-25 | 2002-05-21 | Semiconductor device and method of production of same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001157451A JP2002353371A (ja) | 2001-05-25 | 2001-05-25 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002353371A true JP2002353371A (ja) | 2002-12-06 |
Family
ID=19001308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001157451A Pending JP2002353371A (ja) | 2001-05-25 | 2001-05-25 | 半導体装置及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6646357B2 (ja) |
EP (1) | EP1261029A3 (ja) |
JP (1) | JP2002353371A (ja) |
KR (1) | KR20020090301A (ja) |
TW (1) | TW544742B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007266131A (ja) * | 2006-03-27 | 2007-10-11 | Fujitsu Ltd | 半導体装置およびその製造方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7271497B2 (en) * | 2003-03-10 | 2007-09-18 | Fairchild Semiconductor Corporation | Dual metal stud bumping for flip chip applications |
DE102007046556A1 (de) * | 2007-09-28 | 2009-04-02 | Infineon Technologies Austria Ag | Halbleiterbauelement mit Kupfermetallisierungen |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5476211A (en) | 1993-11-16 | 1995-12-19 | Form Factor, Inc. | Method of manufacturing electrical contacts, using a sacrificial member |
US5650667A (en) * | 1995-10-30 | 1997-07-22 | National Semiconductor Corporation | Process of forming conductive bumps on the electrodes of semiconductor chips using lapping and the bumps thereby created |
AU8280398A (en) | 1997-06-30 | 1999-01-19 | Formfactor, Inc. | Sockets for semiconductor devices with spring contact elements |
JP2000200804A (ja) * | 1998-10-30 | 2000-07-18 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP3524441B2 (ja) * | 1999-08-10 | 2004-05-10 | 新光電気工業株式会社 | 配線形成方法 |
-
2001
- 2001-05-25 JP JP2001157451A patent/JP2002353371A/ja active Pending
-
2002
- 2002-05-20 EP EP02253531A patent/EP1261029A3/en not_active Withdrawn
- 2002-05-20 KR KR1020020027903A patent/KR20020090301A/ko not_active Application Discontinuation
- 2002-05-20 US US10/151,607 patent/US6646357B2/en not_active Expired - Lifetime
- 2002-05-21 TW TW091110671A patent/TW544742B/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007266131A (ja) * | 2006-03-27 | 2007-10-11 | Fujitsu Ltd | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US6646357B2 (en) | 2003-11-11 |
KR20020090301A (ko) | 2002-12-02 |
EP1261029A3 (en) | 2004-06-09 |
EP1261029A2 (en) | 2002-11-27 |
US20020175426A1 (en) | 2002-11-28 |
TW544742B (en) | 2003-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6924173B2 (en) | Semiconductor device and method for the fabrication thereof | |
JP3780122B2 (ja) | 半導体装置の製造方法 | |
US8003444B2 (en) | Semiconductor device and manufacturing method thereof | |
US6884652B2 (en) | Semiconductor package free of substrate and fabrication method thereof | |
US7939383B2 (en) | Method for fabricating semiconductor package free of substrate | |
US7232755B1 (en) | Process for fabricating pad frame and integrated circuit package | |
TW200405488A (en) | Lead frame, method of manufacturing the same, and semiconductor device manufactured with the same | |
JP2000294719A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
JP2000100843A (ja) | 半導体パッケージおよびその製造方法 | |
JP3972183B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4352365B2 (ja) | 集積回路パッケージの製造方法および集積回路パッケージ | |
KR100740664B1 (ko) | 반도체장치 및 그 제조방법 | |
JP4955488B2 (ja) | 半導体装置及びその製造方法 | |
US7939379B2 (en) | Hybrid carrier and a method for making the same | |
KR100679470B1 (ko) | 리드 프레임 및 그 제조방법과, 반도체 디바이스 및 그제조방법 | |
JP2000150702A (ja) | 半導体装置の製造方法 | |
US6525424B2 (en) | Semiconductor device and its manufacturing method | |
KR100538485B1 (ko) | 리드 프레임을 이용한 범프 칩 캐리어 패키지의 제조 방법 | |
JP3972182B2 (ja) | 半導体装置の製造方法 | |
JP2001308258A (ja) | 半導体パッケージ及びその製造方法 | |
US20040089946A1 (en) | Chip size semiconductor package structure | |
TW200826206A (en) | Semiconductor fabrication method and structure thereof | |
JP2002353371A (ja) | 半導体装置及びその製造方法 | |
US20030194855A1 (en) | Method of manufacturing semiconductor device package | |
JPH0888295A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041207 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050405 |