JP2007266131A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2007266131A
JP2007266131A JP2006086536A JP2006086536A JP2007266131A JP 2007266131 A JP2007266131 A JP 2007266131A JP 2006086536 A JP2006086536 A JP 2006086536A JP 2006086536 A JP2006086536 A JP 2006086536A JP 2007266131 A JP2007266131 A JP 2007266131A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor chip
metal
mounting substrate
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006086536A
Other languages
English (en)
Other versions
JP4863746B2 (ja
Inventor
Tomoyuki Abe
知行 阿部
Shinya Iijima
真也 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006086536A priority Critical patent/JP4863746B2/ja
Priority to US11/483,527 priority patent/US7429796B2/en
Priority to TW095125781A priority patent/TWI323920B/zh
Priority to CN200610107504A priority patent/CN100594603C/zh
Priority to KR1020060071255A priority patent/KR100873881B1/ko
Publication of JP2007266131A publication Critical patent/JP2007266131A/ja
Priority to US12/076,167 priority patent/US7754536B2/en
Application granted granted Critical
Publication of JP4863746B2 publication Critical patent/JP4863746B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】実装基板上に半導体チップを、超音波接合を使ってフリップチップ実装する際に、スタッドバンプと対応する電極パッドとの間に強固な接合を、前記スタッドバンプに、高周波特性に影響するような過大な変形を生じることなく実現する。
【解決手段】半導体装置は、実装基板と、前記実装基板上に、金属バンプを介して実装された半導体チップとよりなり、前記金属バンプは、前記半導体チップと接合された内側部分と、前記内側部分を覆う外側部分とよりなり、前記外側部分は、前記内側部分よりも硬度が大きいことを特徴とする。
【選択図】図７

Description

本発明は一般に半導体装置に係り、特に半導体チップをパッケージ基板上に実装した半導体装置に関する。
いわゆる高周波モジュールとよばれる高周波用途の半導体装置では、ＧａＡｓなどの化合物半導体チップがモジュール基板などの実装基板にフリップチップ実装され、ＭＭＩＣ（monolithic microwave integrated circuit）を構成する。このような高周波用途の半導体装置では、半導体チップ上に低抵抗のＡｕスタッドバンプを形成し、これがフリップチップ実装の際に、実装基板上の対応するＡｕ電極パッドに接合される。
このようなＡｕスタッドバンプとＡｕ電極パッドの接合は、従来熱圧着や接着剤を使った圧接、さらには超音波接合などによりなされているが、熱圧着の場合には、３００〜４００℃の温度での熱処理が必要となる。
従来、このような高周波用途の半導体装置では、実装基板としてセラミック基板が使われていたが、最近では、より低価格の樹脂基板を使いたい要望が生じている。しかし、樹脂基板を使った場合、上記３００〜４００℃の温度を要する熱圧着を行うのは不可能である。
これに対し、前記接合を、接着剤を使って行った場合、熱処理は必要なく、実装基板の耐熱性に問題が生じることはないが、接着剤でＡｕスタッドバンプとＡｕ電極バッドを接合した場合、これらの部材は接触しているだけであり、衝撃や熱サイクルにより、抵抗の増大や断線などの問題が発生しやすい。
このような事情で、低温においてＡｕスタッドバンプとＡｕ電極バッドを凝着させることのできる超音波接合技術が重要となってきている。このような超音波接合技術において確実で強固な接合を得るためには、接合される金属の表面状態が重要となる。
特開２００２−７６８３２号公報 特開２００１−１２７１０２号公報
図１は、本発明の関連技術によるＭＭＩＣの、フリップチップ法による製造工程を示す。
図１を参照するに、ＧａＡｓなどの化合物半導体チップ１１の表側面には配線パターン１２ａを含む樹脂封止層１２が形成され、前記樹脂封止層１２には、バンプ電極１２Ａ，１２Ｂが形成されている。さらに前記バンプ電極１２Ａ，１２Ｂ上には、Ａｕスタッドバンプ１３Ａ，１３Ｂが、それぞれ電解メッキ法により形成されている。
前記半導体チップ１１は、モジュール基板１４にフリップチップ実装され、このため前記モジュール基板１４上には、前記Ａスタッドｕバンプ１３Ａ，１３Ｂに対応して、電極パッド１５Ａ，１５Ｂが形成されている。図示の例では前記電極パッド１５Ａは、前記モジュール基板１４上に形成されたＣｕ電極パターン１５ａと、前記Ｃｕパターン１５ｂ上に無電解メッキ法により形成されたＮｉ膜１５ｂと、さらに前記Ｎｉ膜１５ｂ上に無電解メッキ法により形成されたＡｕ膜１５ｃとより構成されている。同様に前記電極パッド１５Ｂは、前記モジュール基板１４上に形成されたＣｕ電極パターン１５ｄと、前記Ｃｕパターン１５ｄ上に無電解メッキ法により形成されたＮｉ膜１５ｅと、さらに前記Ｎｉ膜１５ｅ上に無電解メッキ法により形成されたＡｕ膜１５ｆとより構成されている。
さて、このようなフリップチップ実装を超音波接合により行う場合、接合される金属部材が柔らかいほど、すなわち硬度が小さいほど、強固な接合が得られることが知られている。Ａｕ部材の場合、線材などにつかわれるバルクＡｕ材が最も柔らかく（ビッカース硬度２０〜６０）、電解メッキにより形成したＡｕ材（ビッカース硬度５０以上）、無電解メッキ法で形成したＡｕ材（ビッカース硬度１００以上）の順で硬度が増加する。
図１の半導体装置では、Ａｕスタッドバンプ１３Ａ，１３Ｂは電解メッキにより形成されているため、超音波接合の際の接合強度は５０ＭＰａ程度であり、信頼性の高い接合を得るのに必要と考えられる目安の７５ＭＰａ以上の値に達していない。これに対し、前記Ａｕスタッドバンプ１３Ａ，１３ＢをバルクＡｕ材により形成することでより大きな接合強度を実現できると考えられる。
ところが、前記Ａｕスタッドバンプ１３Ａ，１３Ｂは一般に平面図上で例えば一辺が４０μｍの所定の四角形状を有し、所定の間隔、例えば２００μｍの間隔で形成されているが、このようにフリップチップ工程によりモジュール基板１４上に実装されると、柔らかいスタッドバンプが超音波接合時に大きく変形し、バンプ幅が広がってしまい、反射特性や損失など、半導体装置の高周波特性を劣化させてしまう問題が生じる。
このように、従来、半導体装置、特に高周波半導体装置において、バンプ接合強度の向上と所定の電気特性、特に高周波特性の確保は相反しており、これらを同時に満たす方策は知られていなかった。
一の側面によれば本発明は、実装基板と、前記実装基板上に、金属バンプを介して実装された半導体チップとよりなる半導体装置において、前記金属バンプは、前記半導体チップと接合された内側部分と、前記内側部分を覆う外側部分とよりなり、前記外側部分は、前記内側部分よりも硬度が大きいことを特徴とする半導体装置を提供する。
他の側面によれば本発明は、実装基板上に半導体チップをフリップチップ法により実装する工程を含む半導体装置の製造方法であって、前記実装基板上に金属バンプを形成する工程と、前記金属バンプにメッキ膜を形成する工程と、を含み、前記フリップチップ実装工程は、前記半導体チップを前記金属バンプに対し、前記電極パッドが前記金属バンプに付勢されるように押圧する工程と、前記半導体チップに超音波を印加し、前記金属バンプを前記電極パッドに超音波接合する工程と、を含むことを特徴とする半導体装置の製造方法を提供する。
他の側面によれば本発明は、実装基板上に半導体チップをフリップチップ実装する工程を含む半導体装置の製造方法であって、前記実装基板上に、金属メッキ膜を形成した金属線により、金属バンプを形成する工程と、前記半導体チップを前記実装基板上において前記金属バンプに対し、前記半導体チップ上の電極パッドが前記金属バンプに付勢されるように押圧する工程と、前記半導体チップに超音波を印加し、前記金属バンプを前記電極に超音波接合する工程と、を含むことを特徴とする半導体装置の製造方法を提供する。
本発明によれば、金属バンプは柔らかい内側部分が半導体チップの電極パッドに超音波接合されることで、強固な接合が得られると同時に、前記柔らかい内側部分が硬度の大きい外側部分により補強されているため、超音波接合の際に、金属バンプが過大に変形することがなく、半導体装置の高周波特性が所定の規格からはずれることがない。このような金属バンプの補強は、前記外側部分として、粒径が小さく硬度の大きいメッキ層を形成することにより、簡単に実現することができる。その際、このような外側にメッキ層を有する金属バンプは、金属線の溶接などによりすでに形成された金属バンプの表面にメッキ層を形成することで形成してもよいし、表面にメッキ層が形成された金属線を溶接することにより形成してもよい。
［第１の実施形態］
図２〜図７は、本発明の一実施形態による半導体装置の製造方法を示す。
図２を参照するに、例えばガラスエポキシなどの樹脂実装基板４１上にはＣｕ配線パターン４１Ａ，４１Ｂが形成されており、前記Ｃｕ配線パターン４１Ａ，４１Ｂの表面には、無電解メッキにより、厚さが例えば３μｍのＮｉ層４１ａ，４１ｂがそれぞれ形成されている。さらに前記Ｎｉ層４１ａ，４１ｂ上には、無電解めっきにより、厚さが例えば０．５μｍのＡｕ膜４１ｃ，４１ｄが、それぞれ形成されている。
さらに前記Ｃｕ配線パターン４１Ａを覆うＡｕ膜４１ｃ上には、厚さが１〜５μｍ、例えば２μｍのＡｕ被膜４２ａを無電解メッキあるいは電解メッキにより形成された径が例えば３０μｍのＡｕワイヤ４２Ａを、ワイヤボンダにより溶接することにより、図３に示すように径が約４０μｍのスタッドバンプ４３Ａが形成される。また同様にして、前記Ｃｕ配線パターン４１Ｂを覆う前記Ａｕ膜４１ｄ上には、厚さが１〜５μｍ、例えば２μｍのＡｕ被膜４２ｂを無電解メッキにより形成された径が例えば３０μｍのＡｕワイヤ４２Ｂをワイヤボンダにより溶接することにより、図３に示すように径が約４０μｍのスタッドバンプ４３Ｂが形成される。前記Ａｕワイヤ４２Ａ，４２Ｂは、バルクＡｕ材の線材であり、先に述べたように典型的には０．１〜０．５μｍの粒径と２０〜６０、典型的には５０未満のビッカース硬度を特徴としている。これに対し前記Ａｕ被膜４２ａ，４２ｂは、無電解メッキ法により形成した場合、より小さい、典型的には０．０１〜０．０５μｍの粒径と１００以上のビッカース硬度を特徴としている。前記Ａｕ被膜４２ａ，４２ｂを電解メッキ法により形成した場合には、前記被膜４２ａ，４２ｂは中間の、０．０５〜０．１μｍの粒径と５０以上のビッカース強度を有している。以下では、前記Ａｕ被膜４２ａ，４２ｂとして、無電解メッキ法で形成したＡｕ膜を使う場合を説明する。
さらに図４の工程において、このようにして形成されたスタッドバンプ４３Ａ，４３Ｂの先端部を、刃を使った切削により、あるいは潰すことによりレベリングし、前記先端部においてＡｕワイヤ４２Ａあるいは４２Ｂを露出する。図４のレベリングは、図３の構造に平坦なレベリング部材を押圧することにより形成してもよいが、後で図６において説明するように、実装される半導体チップを押圧することにより行うことも可能である。
次に図５の工程において、前記実装基板４１上に半導体チップ５１が裏返し、すなわちフリップチップ状態で配設される。
前記半導体チップ５１はＧａＡｓやＩｎＧａＡｓなど、化合物半導体よりなるＭＭＩＣであり、その表側面には、樹脂封止層５２中にＡｕ配線パターン５２Ａが形成されており、前記配線パターン５２Ａは、前記樹脂封止層５２の表面を覆う保護膜５３中に形成された電極パッド５３Ａ，５３Ｂに接続されている。
図５の工程では、前記半導体チップ５１は図示しないボンディングツールに保持されており、図６の工程で前記ボンディングツールを駆動することにより、前記半導体チップ５１は前記実装基板４１に向かって矢印で示すように、例えば５０ＭＰａの荷重で押圧される。なお、この５０ＭＰａの荷重は、Ａｕの超音波接合において最大接合強度が得られる荷重である。
これにより、前記半導体チップ５１のバンプ電極５３Ａ，５３Ｂは前記スタッドバンプ４３Ａ，４３Ｂの先端部に係合し、前記先端部に露出されているＡｕバルク材４２Ａ，４２Ｂが、それぞれ前記バンプ電極５３Ａ，５３Ｂに付勢される。なお、先にも説明したように、この工程において前記スタッドバンプ４３Ａ，４３Ｂ先端部のレベリングを行うことも可能である。
図６の工程では、この状態で前記ボンディングツールを駆動することにより、前記チップ５１に超音波が印加され、前記スタッドバンプ４３Ａが対応する電極パッド５３Ａに、また前記スタッドバンプ４３Ｂが対応する電極パッド５３Ｂに、超音波接合される。
図７は、このような超音波接合後の、基板４１，スタッドバンプ４３Ａ，４３Ｂおよび半導体チップ５１よりなる半導体装置４０の状態を示す。ただし図７の状態では、さらに前記半導体チップ５１と基板４１の間の隙間に、封止樹脂層５２が充填されている。このような封止樹脂５２は例えば１５０℃の温度で硬化され、前記スタッドバンプ４３Ａ，４３Ｂをさらに補強するように作用する。
図７の半導体装置４０では、前記バルクＡｕ材よりなるスタッドバンプ４３Ａの内側部分４２Ａおよびスタッドバンプ４３Ｂの内側部分４２Ｂが、それぞれ対応する電極パッド５３Ａ，５３Ｂに、所望の７５ＭＰａを超える、約８０ＭＰａの接合強度で接合するのが確認された。この接合強度は、図１の本発明関連技術による、スタッドバンプを電解メッキ法により形成した場合と比較すると、６０％以上増加している。
図８は、図５の接合前のスタッドバンプ４３Ａと図７の接合後のスタッドバンプ４３Ａの形状を比較して示す図である。
図８を参照するに、接合前にはスタッドバンプ４３Ａは平面図において、例えば一辺が４０μmの正方形形状を有しているのに対し、図７の接合後においては、一辺の幅が増大しているのがわかる。
その際、図７の半導体装置４０では、前記スタッドバンプ４３Ａ，４３Ｂは、それぞれの外側部分が、膜厚が２μmでスタッドバンプ４３Ａ，４３Ｂ全体の幅の５％を占める硬度の高い無電解メッキ層４２ａ，４２ｂにより補強されているため、図７に示す接合後の状態において、図８に示すスタッドバンプ４３Ａ，４３Ｂの横方向への広がり、すなわち幅の増大は抑制されており、図７の状態でスタッドバンプ４３Ａ，４３Ｂの幅は、当初の約４５μｍから約５０μmまでの増大に抑制されている。この場合のバンプ幅の増加率は２５％となっているが、このようにスタッドバンプの変形を、最も直径の大きい部分が最も直径の小さい部分の１．３倍以下になるように抑制することにより、反射特性の劣化を−１０ｄＢ以下に抑制でき、また損失も５ｄＢ以下に抑制することが可能となる。すなわち、半導体装置４０について、所期の性能を確保することができる。
さらに、このようにして形成された半導体装置４０に対し、―５５℃から１５０℃の間で熱サイクル試験を行ったが、３０００サイクルを超えても各バンプと導体パターンの間のコンタクト抵抗の上昇は１０％以下であり、十分な接続信頼性が得られることが確認された。
また、同様な工程により、前記無電解メッキ層４２ａ，４２ｂを５μmの厚さに形成した場合、すなわち前記無電解メッキ層４２ａ、４２ｂのスタッドバンプの幅に対する割合を１４％に設定した場合についても実験を行ったが、得られた接合強度は同じく約８０ＭＰａであり、一方バンプ幅の増加率は１７．５％であることが確認された。この場合には、スタッドバンプの変形がさらに抑制され、半導体装置４０の高周波特性の劣化がさらに抑制される。
さらに、図２〜７の実施形態では、半導体チップ５１を実装基板４１上に実装後に、前記樹脂封止層５２を基板４１と半導体チップ５１の間に導入しているが、先に前記実装基板４１表面に非導電性ペースト（ＮＣＰ）を塗布し、前記比導電性ペースト層上に前記半導体チップ５１を押しつけて超音波接合を行うことも可能である。
この場合も、先と同じ熱サイクル試験を１０００サイクル繰り返しても、接続信頼性の問題は生じないことが確認されている。

［比較例］
これに対し、同じ構造を無電解メッキ層４２ａ，４２ｂなしで形成した場合、得られる接合強度は約８５ＭＰａであり、所期の接合強度が確保できているが、スタッドバンプ幅の増加率が３２．５％に達し、半導体装置には深刻な高周波特性の劣化が生じてしまう。
また同じ半導体構造において、前記スタッドバンプ４３Ａ，４３Ｂを電解メッキ法により形成した場合には、スタッドバンプ幅の増加率は１２．５％であり、高周波特性については所期の性能を確保できているが、接合強度が５０〜７０ＭＰａ程度であり、十分な接続信頼性を確保することができない。

［第２の実施形態］
図９，１０は、本発明の第２の実施形態による半導体装置の工程の一部を示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図９を参照するに、本実施形態では前記実装基板４１上のＣｕ配線パターン４１Ａ，４１Ｂに対応して、バルクＡｕよりなるスタッド４２Ａ，４２ＢがそれぞれＡｕ膜４１ｃ，４１ｄ上に、Ａｕ線材のワイヤボンディングにより形成されている。
次に本実施形態では図１０の工程において、前記基板４１の表面が、前記Ａｕ膜４１ｃ、４１ｄの表面の高さまでレジスト膜で覆われ、前記スタッド４２Ａ，４２Ｂ上に無電解メッキ法あるいは電解メッキ法により、それぞれＡｕ被膜４２ａ，４２ｂを、２〜５μｍの厚さに形成し、外側補強層を有するスタッドバンプ４３Ａ，４３Ｂを形成する。
以後、先に説明した図４〜７の工程を実行することにより、実装基板４１上にＭＭＩＣチップ５１をフリップチップ実装した半導体装置４０が、先の実施形態と同様にして得られる。

以上の説明では本発明を、Ａｕスタッドバンプを超音波接合した半導体装置の例で説明したが、本発明はこのような純粋なＡｕスタッドバンプを使う半導体装置に限定されるものではなく、同様のスタッドバンプに補強被膜を形成することによる半導体装置の特性劣化の抑制は、前記バンプ材料として、Ａｕ，Ａｇ、Ｓｎ，Ｐｂの少なくとも一つを含む金属材料を使った場合でも有効である。
またその際、前記スタッドバンプを補強する材料は、無電解メッキ法により形成された材料に限定されるものではなく、硬度がスタッドバンプ本体よりも大きく、接合後のバンプにおいて、最も径の大きい部分が、最も径の小さい部分の１．３倍以下にできる材料であればよく、例えばＡｕ，Ａｇ，Ｐｄ，Ｃｕ，Ｓｎ，Ｐｂの少なくとも一つより選ばれる金属材料を使うことができる。
以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
（付記１） 実装基板と、
前記実装基板上に、金属バンプを介して実装された半導体チップとよりなる半導体装置において、
前記金属バンプは、前記半導体チップと接合された内側部分と、前記内側部分を覆う外側部分とよりなり、
前記外側部分は、前記内側部分よりも硬度が大きいことを特徴とする半導体装置。
（付記２） 前記金属バンプは、最も幅が大きい部分において、最も幅が小さい部分の１．３倍以下の幅を有することを特徴とする付記１記載の半導体装置。
（付記３）
前記外側部分は、１〜５μｍの膜厚を有することを特徴とする付記１または２記載の半導体装置。
（付記４）
前記内側部分は第１の平均粒径を有し、前記外側部分は、前記第１の平均粒径よりも小さい第２の平均粒径を有することを特徴とする付記１〜３のうち、いずれか一項記載の半導体装置。
（付記５）
前記外側部分は、前記内側部分の上に無電解メッキを行うことにより形成されたことを特徴とする付記１〜４のうち、いずれか一項記載の半導体装置。
（付記６）
前記外側部分は、前記内側部分の上に、電解メッキを行うことにより形成されたことを特徴とする付記１〜４のうち、いずれか一項記載の半導体装置。
（付記７）
前記内側部分は、Ａｕ，Ａｇ，Ｓｎ，Ｐｂの少なくとも一つより構成されることを特徴とする付記１〜６のうち、いずれか一項記載の半導体装置。
（付記８）
前記外側部分は、Ａｕ，Ａｇ，Ｓｎ，Ｐｂ，Ｃｕ，Ｓｎ，Ｐｂの少なくとも一つ以上の金属で構成されることを特徴とする付記１〜７のうち、いずれか一項記載の半導体装置。
（付記９）
前記半導体チップは高周波ないしマイクロ波またはミリ波半導体装置であることを特徴とする付記１〜８のうち、いずれか一項記載の半導体装置。
（付記１０）
前記実装基板は、樹脂基板であることを特徴とする付記１〜９のうち、いずれか一項記載の半導体装置。
（付記１１）
実装基板上に半導体チップをフリップチップ法により実装する工程を含む半導体装置の製造方法であって、
前記実装基板上に金属バンプを形成する工程と、
前記金属バンプにメッキ膜を形成する工程と、を含み、
前記フリップチップ実装工程は、
前記半導体チップを前記金属バンプに対し、前記電極パッドが前記金属バンプに付勢されるように押圧する工程と、
前記半導体チップに超音波を印加し、前記金属バンプを前記電極パッドに超音波接合する工程と、を含むことを特徴とする半導体装置の製造方法。
（付記１２）
実装基板上に半導体チップをフリップチップ実装する工程を含む半導体装置の製造方法であって、
前記実装基板上に、金属メッキ膜を形成した金属線により、金属バンプを形成する工程と、
前記半導体チップを前記実装基板上において前記金属バンプに対し、前記半導体チップ上の電極パッドが前記金属バンプに付勢されるように押圧する工程と、
前記半導体チップに超音波を印加し、前記金属バンプを前記電極に超音波接合する工程と、を含むことを特徴とする半導体装置の製造方法。
（付記１３）
前記押圧工程の前に、前記金属バンプの先端部を加工し、前記金属線よりなる部分を前記先端部において露出する工程を含むことを特徴とする付記１１または１２記載の半導体装置の製造方法。
本発明の関連技術による半導体装置の製造方法を示す図である。 本発明の第１の実施形態による半導体装置の製造方法を示す図（その１）である。 本発明の第１の実施形態による半導体装置の製造方法を示す図（その２）である。 本発明の第１の実施形態による半導体装置の製造方法を示す図（その３）である。 本発明の第１の実施形態による半導体装置の製造方法を示す図（その４）である。 本発明の第１の実施形態による半導体装置の製造方法を示す図（その５）である。 本発明の第１の実施形態による半導体装置の製造方法を示す図（その６）である。 本発明の第１の実施形態の半導体装置におけるスタッドバンプの変形を示す図である。 本発明の第２の実施形態による半導体装置の製造方法を示す図（その１）である。 本発明の第２の実施形態による半導体装置の製造方法を示す図（その２）である。
符号の説明
４１ 実装基板
４１Ａ，４１Ｂ 配線パターン
４１ａ，４１ｂ Ｎｉ無電解メッキ膜
４１ｃ，４１ｄ Ａｕ膜
４２Ａ，４２Ｂ バルクＡｕ
４２ａ，４２ｂ Ａｕメッキ被膜
４３Ａ，４３Ｂ スタッドバンプ
５１ 半導体チップ
５２ 樹脂封止層
５２Ａ 配線パターン
５３ 保護膜
５３Ａ，５３Ｂ バンプ電極

Claims (10)

  1. 実装基板と、
    前記実装基板上に、金属バンプを介して実装された半導体チップとよりなる半導体装置において、
    前記金属バンプは、前記半導体チップと接合された内側部分と、前記内側部分を覆う外側部分とよりなり、
    前記外側部分は、前記内側部分よりも硬度が大きいことを特徴とする半導体装置。
  2. 前記外側部分は、１〜５μｍの膜厚を有することを特徴とする請求項１記載の半導体装置。
  3. 前記内側部分は第１の平均粒径を有し、前記外側部分は、前記第１の平均粒径よりも小さい第２の平均粒径を有することを特徴とする請求項１または２記載の半導体装置。
  4. 前記内側部分は、Ａｕ，Ａｇ，Ｓｎ，Ｐｂの少なくとも一つより構成されることを特徴とする請求項１〜３のうち、いずれか一項記載の半導体装置。
  5. 前記外側部分は、Ａｕ，Ａｇ，Ｓｎ，Ｐｂ，Ｃｕ，Ｓｎ，Ｐｂの少なくとも一つ以上の金属で構成されることを特徴とする請求項１〜４のうち、いずれか一項記載の半導体装置。
  6. 前記半導体チップは高周波ないしマイクロ波またはミリ波半導体装置であることを特徴とする請求項１〜５のうち、いずれか一項記載の半導体装置。
  7. 前記実装基板は、樹脂基板であることを特徴とする請求項１〜６のうち、いずれか一項記載の半導体装置。
  8. 実装基板上に半導体チップをフリップチップ法により実装する工程を含む半導体装置の製造方法であって、
    前記実装基板上に金属バンプを形成する工程と、
    前記金属バンプにメッキ膜を形成する工程と、を含み、
    前記フリップチップ実装工程は、
    前記半導体チップを前記金属バンプに対し、前記電極パッドが前記金属バンプに付勢されるように押圧する工程と、
    前記半導体チップに超音波を印加し、前記金属バンプを前記電極パッドに超音波接合する工程と、を含むことを特徴とする半導体装置の製造方法。
  9. 実装基板上に半導体チップをフリップチップ実装する工程を含む半導体装置の製造方法であって、
    前記実装基板上に、金属メッキ膜を形成した金属線により、金属バンプを形成する工程と、
    前記半導体チップを前記実装基板上において前記金属バンプに対し、前記半導体チップ上の電極パッドが前記金属バンプに付勢されるように押圧する工程と、
    前記半導体チップに超音波を印加し、前記金属バンプを前記電極に超音波接合する工程と、を含むことを特徴とする半導体装置の製造方法。
  10. 前記押圧工程の前に、前記金属バンプの先端部を加工し、前記金属線よりなる部分を前記先端部において露出する工程を含むことを特徴とする付記８または９記載の半導体装置の製造方法。
JP2006086536A 2006-03-27 2006-03-27 半導体装置およびその製造方法 Expired - Fee Related JP4863746B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006086536A JP4863746B2 (ja) 2006-03-27 2006-03-27 半導体装置およびその製造方法
US11/483,527 US7429796B2 (en) 2006-03-27 2006-07-11 Semiconductor device and fabrication process thereof
TW095125781A TWI323920B (en) 2006-03-27 2006-07-14 Semiconductor device and fabrication process thereof
CN200610107504A CN100594603C (zh) 2006-03-27 2006-07-27 半导体器件及其制造方法
KR1020060071255A KR100873881B1 (ko) 2006-03-27 2006-07-28 반도체 장치 및 그 제조 방법
US12/076,167 US7754536B2 (en) 2006-03-27 2008-03-14 Semiconductor device and fabrication process thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006086536A JP4863746B2 (ja) 2006-03-27 2006-03-27 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007266131A true JP2007266131A (ja) 2007-10-11
JP4863746B2 JP4863746B2 (ja) 2012-01-25

Family

ID=38532510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006086536A Expired - Fee Related JP4863746B2 (ja) 2006-03-27 2006-03-27 半導体装置およびその製造方法

Country Status (5)

Country Link
US (2) US7429796B2 (ja)
JP (1) JP4863746B2 (ja)
KR (1) KR100873881B1 (ja)
CN (1) CN100594603C (ja)
TW (1) TWI323920B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4728782B2 (ja) * 2005-11-15 2011-07-20 パナソニック株式会社 半導体装置およびその製造方法
US20090014852A1 (en) * 2007-07-11 2009-01-15 Hsin-Hui Lee Flip-Chip Packaging with Stud Bumps
DE102008042107A1 (de) * 2008-09-15 2010-03-18 Robert Bosch Gmbh Elektronisches Bauteil sowie Verfahren zu seiner Herstellung
JP5140565B2 (ja) * 2008-11-28 2013-02-06 三洋電機株式会社 素子搭載用基板、半導体モジュール、および携帯機器
US8476757B2 (en) * 2009-10-02 2013-07-02 Northrop Grumman Systems Corporation Flip chip interconnect method and design for GaAs MMIC applications
CN102931108B (zh) * 2012-10-10 2014-04-30 矽力杰半导体技术(杭州)有限公司 一种倒装芯片封装方法
TWI395313B (zh) 2012-11-07 2013-05-01 Wire technology co ltd 銲球凸塊結構及其形成方法
US8916448B2 (en) 2013-01-09 2014-12-23 International Business Machines Corporation Metal to metal bonding for stacked (3D) integrated circuits
TWI514530B (zh) * 2013-08-28 2015-12-21 Via Tech Inc 線路基板、半導體封裝結構及線路基板製程
US11063015B2 (en) 2019-07-24 2021-07-13 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02109339A (ja) * 1988-10-18 1990-04-23 Matsushita Electric Ind Co Ltd 電極付半導体チップ及びその実装方法
JP2002353371A (ja) * 2001-05-25 2002-12-06 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2839579B2 (ja) * 1989-10-02 1998-12-16 株式会社東芝 半導体装置及びその製造方法
DE4442960C1 (de) * 1994-12-02 1995-12-21 Fraunhofer Ges Forschung Lothöcker für die Flip-Chip-Montage und Verfahren zu dessen Herstellung
US6285082B1 (en) * 1995-01-03 2001-09-04 International Business Machines Corporation Soft metal conductor
US5696031A (en) * 1996-11-20 1997-12-09 Micron Technology, Inc. Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice
US6043429A (en) * 1997-05-08 2000-03-28 Advanced Micro Devices, Inc. Method of making flip chip packages
JP2001015553A (ja) * 1999-06-29 2001-01-19 Rohm Co Ltd 半導体装置の製造方法
JP2001127102A (ja) 1999-10-25 2001-05-11 Sony Corp 半導体装置およびその製造方法
JP4049239B2 (ja) * 2000-08-30 2008-02-20 Ｔｄｋ株式会社 表面弾性波素子を含む高周波モジュール部品の製造方法
WO2003007370A1 (en) 2001-07-12 2003-01-23 Hitachi, Ltd. Wiring glass substrate and method of manufacturing the wiring glass substrate, conductive paste and semiconductor module used for wiring glass substrate, and method of forming wiring substrate and conductor
KR20040111395A (ko) * 2002-03-12 2004-12-31 페어차일드 세미컨덕터 코포레이션 웨이퍼 레벨의 코팅된 구리 스터드 범프
JP2003273286A (ja) 2002-03-19 2003-09-26 Shinko Electric Ind Co Ltd 配線基板
KR100604334B1 (ko) 2003-11-25 2006-08-08 (주)케이나인 플립칩 패키징 공정에서 접합력이 향상된 플립칩 접합 방법
JP2005191541A (ja) 2003-12-05 2005-07-14 Seiko Epson Corp 半導体装置、半導体チップ、半導体装置の製造方法及び電子機器
JP4507582B2 (ja) * 2003-12-12 2010-07-21 パナソニック株式会社 バンプ付電子部品の実装方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02109339A (ja) * 1988-10-18 1990-04-23 Matsushita Electric Ind Co Ltd 電極付半導体チップ及びその実装方法
JP2002353371A (ja) * 2001-05-25 2002-12-06 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR100873881B1 (ko) 2008-12-15
US7429796B2 (en) 2008-09-30
US7754536B2 (en) 2010-07-13
TWI323920B (en) 2010-04-21
CN100594603C (zh) 2010-03-17
US20070222085A1 (en) 2007-09-27
JP4863746B2 (ja) 2012-01-25
CN101047158A (zh) 2007-10-03
KR20070096743A (ko) 2007-10-02
TW200737379A (en) 2007-10-01
US20080213945A1 (en) 2008-09-04

Similar Documents

Publication Publication Date Title
JP4863746B2 (ja) 半導体装置およびその製造方法
KR100531393B1 (ko) 반도체 장치 및 그 제조 방법
US20090071699A1 (en) Packaging substrate structure and method for manufacturing the same
US8513810B2 (en) Semiconductor device and method of manufacturing same
US6518649B1 (en) Tape carrier type semiconductor device with gold/gold bonding of leads to bumps
KR20040086576A (ko) 반도체장치 및 그 제조방법
JP2005340393A (ja) 小型実装モジュール及びその製造方法
JP5282380B2 (ja) 半導体装置およびその製造方法
WO2003100850A1 (fr) Substrat, tableau de connexions, substrat pour boitier a semi-conducteur, boitier a semi-conducteur et leurs procedes de production
JP2002118210A (ja) 半導体装置用インタポーザ及びこれを用いた半導体装置
JP3770321B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3795644B2 (ja) 接合方法
JP7162775B2 (ja) 半導体装置
JP5590097B2 (ja) 部品内蔵配線板
JP2000223534A (ja) 半導体実装装置及び半導体チップの実装方法
JPH08316641A (ja) 一括接続法による多層配線基板
JPH11145188A (ja) 半導体装置及びその製造方法
WO2004049426A1 (ja) 電子部品実装用フィルムキャリアテープ
JPH05129514A (ja) リードフレームおよびその製造方法
JP2005150441A (ja) チップ積層型半導体装置およびその製造方法
JPS59200451A (ja) 二層構造よりなるボンデイングパツドを有する混成集積回路基板の製造方法
JP2007035942A (ja) 半導体装置の製造方法
JPH0685127A (ja) 金属箔積層フィルム
JP2004207311A (ja) 半導体装置及びその製造方法
JP2003282628A (ja) ベアチップ搭載部品及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111011

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4863746

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees