JP2003273286A - 配線基板 - Google Patents

配線基板

Info

Publication number
JP2003273286A
JP2003273286A JP2002076832A JP2002076832A JP2003273286A JP 2003273286 A JP2003273286 A JP 2003273286A JP 2002076832 A JP2002076832 A JP 2002076832A JP 2002076832 A JP2002076832 A JP 2002076832A JP 2003273286 A JP2003273286 A JP 2003273286A
Authority
JP
Japan
Prior art keywords
vias
row
substrate
bond fingers
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002076832A
Other languages
English (en)
Inventor
Masaaki Matsuoka
正晃 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2002076832A priority Critical patent/JP2003273286A/ja
Publication of JP2003273286A publication Critical patent/JP2003273286A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 基板内に効率的にボールパッドを配置して、
多ピンの半導体素子を搭載できるコンパクトな配線基板
を提供する。 【解決手段】 隣接するビア間には配線パターンが最大
で2本配置可能である場合に、前記基板の一方の面にお
けるボンドフィンガー、ビアおよび配線パターンを、前
記ボンドフィンガー12の列を挟む配置で1列目のビア
14と2列目のビアを配置するとともに、隣接する2つ
のボンドフィンガーを一対として、対向して配置されて
いる1列目のビアと2列目のビアを各々ボンドフィンガ
ーに接続し、前記一対のボンドフィンガーに続いて配置
される2つのボンドフィンガーに、前記2列目のビア間
に2本の配線パターン18を通過させることにより3列
目以降のビア14を接続し、前記1列目のビアおよび2
列目のビアと接続されるボンドフィンガーと、3列目以
降のビアに接続する2つのボンドフィンガーを繰り返し
単位とする配線パターンの配置により、すべてのビアと
ボンドフィンガーとを接続する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は基板の一方と他方の
面に各々ボンドフィンガーとボールパッドが形成された
2層の配線基板に関する。
【0002】
【従来の技術】半導体素子を搭載する配線基板には、P
BGA(プラスチック・ボール・グリッド・アレー)あ
るいはBGA(ボール・グリッド・アレー)等のよう
に、基板の両面に配線パターンを形成したいわゆる2層
の配線基板がある。この配線基板は、半導体素子を搭載
する基板の一方の面に半導体素子とワイヤボンディング
によって接続するボンドフィンガーを設け、基板の他方
の面に外部接続端子を接合するボールパッドを設けたも
ので、ボンドフィンガーとボールパッドとを基板の厚さ
方向に形成するビアを介して電気的に接続している。
【0003】基板の一方の面に設けるボンドフィンガー
は、半導体素子を搭載する搭載部の周囲に、基板の周縁
に沿うようにして1列状に配置されている。基板の他方
の面にはボンドフィンガーと同数のボールパッドが配置
され、このボールパッドは外部接続端子を接合するため
一定の面積を確保する必要があることから格子状配列で
配置されている。これらのボールパッドは基板の一方の
面に形成されたボンドフィンガーとビアを介して電気的
に接続するため、ビアはボールパッドおよびボンドフィ
ンガーと干渉しないように配置され、基板の一方の面で
はボンドフィンガーとビアとを接続する配線パターンが
形成され、基板の他方の面ではボールパッドとビアとを
接続する配線パターンが形成されている。
【0004】
【発明が解決しようとする課題】PBGA、BGA等の
配線基板は、基板の平面領域を外部接続端子を配置する
領域として利用できることから、多数個のボールパッド
が配置でき、多ピンの半導体素子を搭載する配線基板と
して好適に使用できる。しかしながら、近年は半導体素
子がさらに多ピンになるとともに、配線基板が小型化し
ていることから、ボンドフィンガー、ボールパッド、ビ
アおよび配線パターンをさらに高密度に形成することが
求められている。ところが、前述したように、ボンドフ
ィンガー、ボールパッドおよびビアは相互配置を考慮し
て設計しなければならないし、製造技術上、ボールパッ
ドやビアの大きさを自由に縮小することは困難であり、
配線パターンの配線幅についても制約を受けることか
ら、配線基板に形成することができるボールパッド数
(ピン数)は必然的に制約されることになる。
【0005】PBGA、BGA等の配線基板において、
一般に提供されている製品では、ボールパッドのピッチ
(ボールパッドの中心間距離)が0.5mm、ビアを形
成するドリル径が0.15mm、配線パターンのライン
/スペースが80〜90μmである。この設計条件によ
れば、ビア間には最大2本の配線を通すことができる。
配線パターンのライン/スペースは配線パターンを形成
する方法によって最小ピッチが規定される。従来の銅箔
を所定パターンにエッチングして配線パターンを形成す
る方法(サブトラクト法)による場合は、ライン/スペ
ースが80〜90μmが限度である。
【0006】ビア間に通す配線パターンの本数は、ビア
を形成するドリルとして0.1mm径といったさらに細
径のものを使用し、配線パターンの配線幅を細くするこ
とによって増やすことは可能である。しかしながら、そ
のためには高価なドリルを使用しなければならず、ま
た、セミアディティブ法といった従来とは異なる高精度
の製造方法によらなければならないことから、従来の製
造方法にくらべて製造コストがかかるという問題があ
る。本発明は、従来の配線基板の製造方法をそのまま利
用し、従来の設計条件のもとでもっとも効率的にボール
パッドを配置することを可能とし、所定の外形寸法の基
板に対して最大数のボールパッドを配置可能とする配線
基板として提供するものである。
【0007】
【課題を解決するための手段】本発明は、上記目的を達
成するため次の構成を備える。すなわち、基板の一方の
面に半導体素子の電極端子と接続されるボンドフィンガ
ーが基板の周縁に沿った列状に配置され、基板の他方の
面に外部接続端子が接合されるボールパッドが格子状に
配置されるとともに、基板の一方の面上で、前記ボンド
フィンガーが基板を貫通して設けたビアの一端と配線パ
ターンを介して電気的に接続され、基板の他方の面上
で、前記ボールパッドが前記ビアの他端と配線パターン
を介して電気的に接続された配線基板において、前記ビ
アを前記基板内で、前記ボンドフィンガー、ボールパッ
ドおよび配線パターンと干渉しない位置に設けるととも
に、前記基板の一方の面で、隣接するビア間には前記配
線パターンが最大で2本配置可能である場合に、前記基
板の一方の面におけるボンドフィンガー、ビアおよび配
線パターンを、前記ボンドフィンガーの列を挟む配置で
1列目のビアと2列目のビアを配置するとともに、隣接
する2つのボンドフィンガーを一対として、対向して配
置されている1列目のビアと2列目のビアを各々ボンド
フィンガーに接続し、前記一対のボンドフィンガーに続
いて配置される2つのボンドフィンガーに、前記2列目
のビア間に2本の配線パターンを通過させることにより
3列目以降のビアを接続し、前記1列目のビアおよび2
列目のビアと接続されるボンドフィンガーと、3列目以
降のビアに接続する2つのボンドフィンガーを繰り返し
単位とする配線パターンの配置により、すべてのビアと
ボンドフィンガーとを接続することを特徴とする。
【0008】また、前記基板の他方の面で、最外列に配
置されるボールパッドを、基板の一方の面に配置される
ボンドフィンガーの列に合わせて配置したことを特徴と
する。また、前記基板の一方の面で、3列目以降のビア
に接続するボンドフィンガーから基板の外縁側に配線パ
ターンを延出させてめっき用のバスラインに接続し、基
板の他方の面で、1列目のビアと2列目のビアの他端か
ら基板の外縁側に配線パターンを延出させてめっき用の
バスラインに接続したことを特徴とする。
【0009】
【発明の実施の形態】以下、本発明の好適な実施の形態
について添付図面にしたがって詳細に説明する。図1、
2は本発明に係る配線基板の一実施形態の構成を示す説
明図であり、図1は、半導体素子が搭載される基板10
の一方の面における配線パターン等の平面配置を示し、
図2は基板10の他方の面における配線パターン等の平
面配置を示す。なお、図示例の配線基板は、基板10の
外形寸法が12mm×12mm、最外周列に22個のボ
ールパッドが配置される製品である。
【0010】図1で、基板10の中央部の領域が半導体
素子が搭載される部位であり、12が半導体素子の電極
端子との間でワイヤボンディングされるボンドフィンガ
ーである。ボンドフィンガー12は基板10の周縁部に
沿って1列に配置されている。図2で、16がボールパ
ッドである。ボールパッド16は、はんだボール等の外
部接続端子を接合するため平面形状が円形に形成され、
基板10の中央部を除いた領域内に格子状配列で配置さ
れている。
【0011】図1、2で、14がボンドフィンガー12
とボールパッド16とを電気的に接続するビアである。
ビア14は基板10を厚さ方向に貫通させて設け、ボー
ルパッド16およびボンドフィンガー12と干渉しない
位置に設ける。本実施形態の配線基板では、ボールパッ
ド16の中間にビア14を配置しているから、ビア14
も格子状配列となる。基板10の一方の面では、ビア1
4の一端とボンドフィンガー12とが配線パターン18
を介して電気的に接続され、基板10の他方の面では、
ビア14の他端とボールパッド16とが配線パターン2
0を介して電気的に接続される。
【0012】図3は、基板10の他方の面におけるボー
ルパッド16の配置を示す。前述したように、ボールパ
ッド16は基板10の中央部を除いた基板の周縁領域に
格子状配列に配置されている。図2に示すように、基板
10の他方の面にはボールパッド16の他に配線パター
ン20等が形成されているが、実際の配線基板では、基
板10の表面をソルダーレジストによって被覆し、円形
のボールパッド16の部位のみが露出するように形成さ
れている。
【0013】図4は、本実施形態の配線基板におけるビ
ア14の平面配置を示す。前述したように、ビア14は
ボールパッド16と同様な格子状配列となっている。ビ
ア14とボールパッド16とは隣接して配置されている
から、ビア14とボールパッド16とを配線パターン2
0によって相互に接続する配置とすることは容易であ
る。
【0014】図5に、基板10の他方の面でのボールパ
ッド16とビア14と配線パターン20の平面配置を拡
大して示す。ボールパッド16の中間にビア14が配置
され、隣接するボールパッド16とビア14とを接続す
る配線パターン20がジグザグ状に配置されている。な
お、ビア14は直径0.15mmのドリルにより基板に
貫通孔を形成し、めっきにより貫通孔の内壁面に導体層
を形成することによって形成している。
【0015】図4に示すように、ビア14を格子状配列
で配置した際に問題となるのが、ボンドフィンガー12
を形成した基板10の一方の面においてビア14とボン
ドフィンガー12とを接続する配線パターン18の配置
である。図6に基板10の一方の面におけるボンドフィ
ンガー12、ビア14、配線パターン18の平面配置を
拡大して示す。本実施形態の配線基板において特徴的な
構成は、基板10の一方の面におけるボンドフィンガー
12、ビア14およびこれらを接続する配線パターン1
8の配置にある。
【0016】本実施形態の配線基板は、隣り合った2つ
のビア14の中間には最大2本の配線パターン18を通
すことができる条件の製品である。また、ボンドフィン
ガー12については、半導体素子の電極端子とワイヤボ
ンディングすることを考慮して、基板10の周縁に沿っ
て1列に配置される。このような条件下で、格子状配列
で配置されているすべてのビア14からボンドフィンガ
ー12に向けて配線パターン18を引き出そうとする
と、配線パターン18の配置(引き出し方法)を工夫し
ないと、格子状配列で配置されているすべてのビア14
とボンドフィンガー12とを接続することができなくな
る。
【0017】本実施形態の配線基板では、上記のような
格子状配列に配置されたすべてのビア14からもっとも
効率的にボンドフィンガー12に向けて配線パターン1
8を引き出すことができるようにするため、次のような
方法でボンドフィンガー12、ビア14、ボールパッド
16および配線パターン18を配置している。
【0018】(1)ボンドフィンガーとビアの配置 ボンドフィンガー12は基板10の周縁に沿って1列に
配置するが、本実施形態の配線基板では、ボンドフィン
ガー12の外側にビア14を配置する領域を確保し、ボ
ンドフィンガー12の外側に基板10の最外列に配置さ
れるボールパッド16と同数のビア14を配置する。な
お、基板の最外列に配置されるボールパッド16の数を
一辺あたりN個とすると、両端のボールパッド16は重
複して数えられるから、ボンドフィンガー12の外側に
配置するビア14の配置数は正確には(N−1)個とな
る。図6でV1がボンドフィンガー12の外側に配置さ
れたビア列を示す。Fがボンドフィンガー12の列であ
り、このボンドフィンガー12の列の外側にビア列(V
1)が配置されている。
【0019】基板10に配置するビア14で最外列のビ
ア14は、上記のようにボンドフィンガー12の外側に
配置するが、2列目のビア14についてはボンドフィン
ガー12と重複しないようにボンドフィンガー列(F)
を挟んだ内側に配置する。2列目のビア14の数は、最
外列のビア列(V1)で両端のビア14を除いたもので
(N−3)個となる。このように、ボンドフィンガー1
2とビア14との配置関係についての条件は、ボンドフ
ィンガー列(F)を挟んでその両側に最外列(1列目)
のビア列(V1)と2列目のビア列(V2)を配置する
ことである。図4に示すように、1列目のビア列(V
1)と2列目のビア列(V2)の間隔が他のビア列の間
隔にくらべて若干広くなっている。これは、1列目のビ
ア列(V1)と2列目のビア列(V2)との間にボンド
フィンガー列(F)を設けているからである。
【0020】一方、ボールパッド16を配置する基板1
0の他方の面については、基板10の一方の面に配置さ
れているボンドフィンガー列(F)の平面配置位置に対
応して最外列のボールパッド16を配置する。最外列に
配置されるボールパッド16の数は、最外列のビア列
(V1)に配置されるビア14と同じく(N−1)個で
ある。図5に示すように、最外列のボールパッド16と
ビア14とは一対一の関係で、配線パターン20を介し
て電気的に接続される。ボールパッド16は隣接するビ
ア14の中間に配置するから、2つのビア列(V1、V
2)に挟まれた中間には問題なくボールパッド16を配
置することができる。
【0021】図6に示すように、ボンドフィンガー12
はボンディングワイヤを接続するために細長に形成さ
れ、所定のピッチで並列に配置されている。ビア14と
ボンドフィンガー12との接続は、配線パターン18を
介してなされるが、1列目のビア列(V1)と2列目の
ビア列(V2)については、ボンドフィンガー12を挟
んでビア14が対向する配置となっているから、1列目
のビア14と2列目のビア14とは互いに逆方向からボ
ンドフィンガー12に接続する。この場合、1列目のビ
ア14と2列目のビア14に接続する各々のボンドフィ
ンガー12、12は必ず隣接するものとし、隣接する2
つのボンドフィンガー12、12を一対としてボンドフ
ィンガー12の両側のビア14、14と接続するように
する。一対のボンドフィンガー12、12にはビア1
4、14はどちらの向きから接続してもよい。
【0022】(2)配線パターンの配置 図6に示すように、3列目、4列目、5列目のビア14
については、2列目、3列目、4列目のビア14の中間
を通過させるように配線パターン18を配置して、ビア
14とボンドフィンガー12とを接続する。3列目以降
のビア14とボンドフィンガー12とを配線パターン1
8によって接続する際に制約される事項は、2列目のビ
ア14について隣接する2つのビア14、14の間を通
過できる配線パターン18の本数が最大で2本であると
いうことである。本実施形態では、2列目のビア列(V
2)については隣接するビア14のすべてについて2本
ずつ配線パターン18を通過させる配置となるようボン
ドフィンガー12の数と、3列目以降のビア14の配置
および配置数を設定した。
【0023】すなわち、ボンドフィンガー12について
みると1列目と2列目のビア14に接続される一対のボ
ンドフィンガー12、12と3列目以降のビア14と接
続される2つのボンドフィンガー12、12を1グルー
プとし、このボンドフィンガー12とビア14との接続
配置を繰り返す配置となるように配線パターン18を形
成する。図6で、A、B、C、Dはボンドフィンガー1
2とビア14との接続についての一つの繰り返し単位を
示す。ボンドフィンガーA、Bは1列目と2列目のビア
14と接続されるボンドフィンガーであり、ボンドフィ
ンガーC、Dは3列目以降のビア14と接続されるボン
ドフィンガーである。このようにA〜Dの配置を繰り返
すことにより、基板10に形成されたすべてのビア14
とボンドフィンガー12とを接続することができる。
【0024】なお、基板10に形成されるビア14の数
は基板10に配置されるボンドフィンガー12の数と等
しいから、逆に、ボンドフィンガー12の数から基板1
0に配置することができるビア14(ボールパッド1
6)の数が決められる。3列目以降に配置されるビア1
4については、ビア14間に必ず2本の配線パターン1
8が通過するとは限らないから、必ずしも格子状配列で
なければならないわけではないが、3列目以降も格子状
に順次詰めて配置したとすると、3列目のビア14の数
は(N−5)個、4列目のビア14の数は(N−7)個
となり、5列目にY個のビア14が配置されることにな
る。
【0025】ボンドフィンガー12に接続される1列目
と2列目のビア14の数と、3列目以降のビア14の数
が等しいことから、(N−1)+(N−3)=(N−
5)+(N−7)+Yの等式が成り立ち、Y=8とな
る。すなわち、5列目については8個のビア14(ボー
ルパッド16)を配置することで、本実施形態の配線基
板ではすべてのボンドフィンガー12とビア14とが配
線パターン18を介して電気的に接続されることにな
る。ビア14の数とボールパッド16の数は等しく、上
式の関係はまったく同様にボールパッド16について成
立する。
【0026】本発明に係る配線基板は、上述した方法に
したがってボンドフィンガーとビアを配置し、配線パタ
ーンを設計することにより、基板の一方の面と他方の面
に各々ボンドフィンガーとボールパッドを配置した配線
基板として、最も高密度にボールパッドを配置した基板
として得ることが可能となる。表1に、上記条件下で基
板に形成することができるボールパッドの数を計算した
結果を示す。表中で、Nがボールパッドの数を示す。本
発明に係る配線基板の設計方法はNが14以上で有効で
ある。Rはボールパッドの列数で、N=14、15、1
6の場合は最内列のボールパッドが2列となって6列配
置となることを示す。
【0027】
【表1】
【0028】表1に示すように、ボールパッドの数によ
っては、ボールパッドが6列配置となると同様に、ボー
ルパッドは必ずしも図2に示すようにすべて格子状配列
にしなければならないものではない。ボンドフィンガー
12に接続する配線パターン18は適宜形状に形成する
ことは可能であり、格子状配列から崩れた配置とするこ
とももちろん可能である。
【0029】また、配線基板を実際に製造する際には、
電解めっき等を施すため、各々のビア14はすべてめっ
き用のバスラインと接続させる必要がある。図6で、ボ
ンドフィンガー12から基板10の外縁部に向けて配線
パターン18を延ばしているのはバスラインに配線パタ
ーン18を接続するためである。実施形態の配線基板で
は、1列目と2列目のビアについては、図5に示すよう
に、基板10の他方の面でビア14の他端から基板10
の外縁部まで配線パターンを引き出すようにしている。
基板10の他方の面にはビア14よりも若干大径のボー
ルパッド16が形成されているが、隣接するボールパッ
ド16の中間には1本の配線パターンを通過させること
が可能である。これによって、基板10に電解めっきを
施すことが可能となり、通常の配線基板の製造方法によ
って製造することが可能となる。
【0030】
【発明の効果】本発明に係る配線基板によれば、基板に
形成するボンドフィンガー、ボールパッド、ビア、配線
パターンの配置を工夫することによって、限られた基板
の平面領域内に効率的にボールパッドを配置することが
できる。これによって多ピンの半導体素子を搭載する配
線基板として好適に使用することができ、小型で高密度
に入出力端子を形成した配線基板として提供することが
できる。また、従来の配線基板の製造方法を利用して高
密度化を図ることが可能であり、製造コストを抑えて多
ピン化を図ることが可能となる。
【図面の簡単な説明】
【図1】本発明に係る配線基板の一実施形態について、
配線基板の一方の面における配線パターン等の配置例を
示す説明図である。
【図2】本発明に係る配線基板の一実施形態について、
配線基板の他方の面における配線パターン等の配置例を
示す説明図である。
【図3】配線基板の他方の面におけるボールパッドの平
面配置を示す説明図である。
【図4】配線基板におけるビアの平面配置を示す説明図
である。
【図5】ボールパッドとビアと配線パターンの平面配置
を拡大して示す説明図である。
【図6】ボンドフィンガーとビアと配線パターンの平面
配置を拡大して示す説明図である。
【符号の説明】
10 基板 12 ボンドフィンガー 14 ビア 16 ボールパッド 18、20 配線パターン

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 基板の一方の面に半導体素子の電極端子
    と接続されるボンドフィンガーが基板の周縁に沿った列
    状に配置され、基板の他方の面に外部接続端子が接合さ
    れるボールパッドが格子状に配置されるとともに、基板
    の一方の面上で、前記ボンドフィンガーが基板を貫通し
    て設けたビアの一端と配線パターンを介して電気的に接
    続され、基板の他方の面上で、前記ボールパッドが前記
    ビアの他端と配線パターンを介して電気的に接続された
    配線基板において、 前記ビアを前記基板内で、前記ボンドフィンガー、ボー
    ルパッドおよび配線パターンと干渉しない位置に設ける
    とともに、前記基板の一方の面で、隣接するビア間には
    前記配線パターンが最大で2本配置可能である場合に、
    前記基板の一方の面におけるボンドフィンガー、ビアお
    よび配線パターンを、 前記ボンドフィンガーの列を挟む配置で1列目のビアと
    2列目のビアを配置するとともに、隣接する2つのボン
    ドフィンガーを一対として、対向して配置されている1
    列目のビアと2列目のビアを各々ボンドフィンガーに接
    続し、 前記一対のボンドフィンガーに続いて配置される2つの
    ボンドフィンガーに、前記2列目のビア間に2本の配線
    パターンを通過させることにより3列目以降のビアを接
    続し、 前記1列目のビアおよび2列目のビアと接続されるボン
    ドフィンガーと、3列目以降のビアに接続する2つのボ
    ンドフィンガーを繰り返し単位とする配線パターンの配
    置により、すべてのビアとボンドフィンガーとを接続す
    ることを特徴とする配線基板。
  2. 【請求項2】 基板の他方の面で、最外列に配置される
    ボールパッドを、基板の一方の面に配置されるボンドフ
    ィンガーの列に合わせて配置したことを特徴とする請求
    項1記載の配線基板。
  3. 【請求項3】 基板の一方の面で、3列目以降のビアに
    接続するボンドフィンガーから基板の外縁側に配線パタ
    ーンを延出させてめっき用のバスラインに接続し、 基板の他方の面で、1列目のビアと2列目のビアの他端
    から基板の外縁側に配線パターンを延出させてめっき用
    のバスラインに接続したことを特徴とする請求項1また
    は2記載の配線基板。
JP2002076832A 2002-03-19 2002-03-19 配線基板 Pending JP2003273286A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002076832A JP2003273286A (ja) 2002-03-19 2002-03-19 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002076832A JP2003273286A (ja) 2002-03-19 2002-03-19 配線基板

Publications (1)

Publication Number Publication Date
JP2003273286A true JP2003273286A (ja) 2003-09-26

Family

ID=29205459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002076832A Pending JP2003273286A (ja) 2002-03-19 2002-03-19 配線基板

Country Status (1)

Country Link
JP (1) JP2003273286A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7754536B2 (en) 2006-03-27 2010-07-13 Fujitsu Limited Semiconductor device and fabrication process thereof
US9184146B2 (en) 2013-10-29 2015-11-10 Denso Corporation Semiconductor package and wiring board having the semiconductor package thereon

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7754536B2 (en) 2006-03-27 2010-07-13 Fujitsu Limited Semiconductor device and fabrication process thereof
US9184146B2 (en) 2013-10-29 2015-11-10 Denso Corporation Semiconductor package and wiring board having the semiconductor package thereon

Similar Documents

Publication Publication Date Title
JP4746770B2 (ja) 半導体装置
JP2005515612A (ja) 高密度配線構造を有する電子パッケージ及び関連の方法
JPWO2009048154A1 (ja) 半導体装置及びその設計方法
JP2001244293A (ja) 半導体素子及びこれを用いた半導体装置
JPH08330473A (ja) ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ
CN109155308B (zh) 堆叠式传输线
JP3407025B2 (ja) 半導体装置及びその製造方法
JPH1168026A (ja) 配線用補助パッケージおよび印刷回路配線板構造
US7180182B2 (en) Semiconductor component
EP1714530B1 (en) Method for increasing a routing density for a circuit board and such a circuit board
JP2005166794A (ja) 部品パッケージとプリント配線基板および電子機器
JP3610262B2 (ja) 多層回路基板及び半導体装置
US20080083984A1 (en) Wiring board
JP2007012690A (ja) ボールグリッドアレイパッケージの実装構造
JP2003273286A (ja) 配線基板
JPH06342874A (ja) 高集積半導体装置
US5400219A (en) Tape automated bonding for electrically connecting semiconductor chips to substrates
JP2005236091A (ja) 多層配線基板
JP4578220B2 (ja) 半導体装置
JP3008887U (ja) Icピッチ変換基板
JP2007150181A (ja) 積層型実装構造体
JP2008085262A (ja) 積層型半導体パッケージ
JP4229086B2 (ja) 半導体装置
US20110074042A1 (en) Electronic device
JP2766361B2 (ja) 半導体装置