JPH02109339A - 電極付半導体チップ及びその実装方法 - Google Patents

電極付半導体チップ及びその実装方法

Info

Publication number
JPH02109339A
JPH02109339A JP63261788A JP26178888A JPH02109339A JP H02109339 A JPH02109339 A JP H02109339A JP 63261788 A JP63261788 A JP 63261788A JP 26178888 A JP26178888 A JP 26178888A JP H02109339 A JPH02109339 A JP H02109339A
Authority
JP
Japan
Prior art keywords
wire
semiconductor chip
electrode
pillar
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63261788A
Other languages
English (en)
Other versions
JPH0793310B2 (ja
Inventor
Masahiro Oida
老田　昌弘
Toru Ishida
徹 石田
Yasuhiko Horio
泰彦 堀尾
Toshio Tsuda
俊雄 津田
Yoshihiro Bessho
芳宏 別所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63261788A priority Critical patent/JPH0793310B2/ja
Publication of JPH02109339A publication Critical patent/JPH02109339A/ja
Publication of JPH0793310B2 publication Critical patent/JPH0793310B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、配線回路基板に、半２４体チップを直伺けす
るための方式、すなわち、チップオンボード（ＣＯＢ）
、ないしは、チップオングラス（ＣＯＧ）に十分に対応
できる電極付半導体チップに関するものである。
従来の技術 近年、配線回路のファイン化が進み、高密度実装の傾向
がしだいに強まり、殊に、半導体チップは裸のまま、な
いしは裸に近い状態で配線回路基板に実装することが必
要になってきている。とくにコンピュータでは、多層セ
ラミック基板−トに１００個前後の多端子チップを高密
度に搭載することはごく臂通である。半導体チップを裸
のまま、直に基板に実装する方法としては、ワイヤ・ボ
ンディング法とワイヤレスボンディング法に大別され、
後者ではとくにフィルムキャリア（ＴＡ　Ｂ　）法、フ
リンブチッブ（ＣＣＢ）法がもっともよく知られている
。
ＴＡＢ法は、日本マイクロエレクトロニクス協会Ｅｒ１
Ｃ化実装技術ＪＰ、８４（工業調査会１９８０）に記載
されているように、テープキャリア用のヘアチップの電
極構成法であり、その概要を第２図に示す。熱酸化５ｉ
０２２で被覆されたシリコン１上にＡ１３を真空蒸着法
で形成し、ホトリソグラフィ技術により、Ａ２８を所望
の位置にのみ残す、さらに、蒸着とホトリソグラフィを
繰り返しながら、バンシヘーシジン膜とし°Ｃ３＋　０
２ないしはガラスの保護膜４を所望の位置に形成し、Ａ
Ｐ、］の電極バッド上には、ＣｒやＴ　ｉ等の密着用の
金属５、さらにこのトに、ＣｕＮｉ、Ｗ、ｐｔ、Ａｇ’
＄の拡散バリヤ金属６を１傾次生成させる。つづいて、
めっきによってＡｕのバンブ金属７を形成し、これを外
部接続端子としてリードフレームに接続することによっ
て、いわゆるインナーボンディングを行なう。
フリップチップ法については、前出の参考文献のＰ、８
０ならびに、特開昭５８−５１５１１号公報にその概要
についての記載がある。この方法の特徴は、チップを裏
返しにしてその表面に構成された電極を介して、配線回
路基板にヘアチップを直付けで接続するものである。第
２図において、Ａｕのバンブ金属７の代りに、Ａｕめっ
きを下地にしてはんだのバンブをはんだ浸漬法等により
被着させたものが、−ａに、よく知られているコンドロ
ールドコラ・ンブスフリンブチップの構造である。フリ
ッフ″チンフ゛にはほかに、電極に金属ボールをつける
ボール方式（１８Ｍ社の５ＬＴ）や、Ａｌバンブ、およ
びペデステル方式もあり、あとの方式はいずれも超音波
圧着による接続でｌヂンブごとにボンディングしなけれ
ばならないので不便であり、バンブの形成のさい、チッ
プ自体に１員傷を与えないよう細心の注意が必要である
６発明が解決しよう止する課題 しかしながら、これらの方法は、いずれも高価な芸着装
置を用いての真空蒸着工程を必要とし、しかも厄介なこ
とは、密着用金属のＣ「やＴｉは、きわめて酸化されや
すく、その結果、そのＦにＣＩ４などの拡散バリヤ用金
属をすばやく連続して蒸若しなければならないこと、フ
リップチップ法において、はんだ浸漬法ではんだバンブ
をつくるとき、ハンプの高さの均一性の維持がきわめて
困難である二々、また、所望の位置に丙着金属等を形成
するためムこ４ｎｆｌＬなホトリソグラフィ技術を繰り
返し用いなければならないこと、さらには、重陽パ。
ドのアルミ上には、酸化アルミの薄い層が空気酸化の結
果化しているので、アルミとクロムとの接着強度が十分
に得られないことがあり、クロムが〃１＃するという問
題が発生すること、また、そのさいに、目視検査がきわ
めてむつかしいこと等の欠点があった。
課題を解決するための手段 本発明は、上記のような欠点のない電極付半導体チップ
を提供することを意図するものであって、半導体チップ
において、その重陽バンドに、ワイヤをボンデングし、
ワイヤ・ピラーを形成し、そのワイヤ・ピラーを配線回
路基板に直接ボンデングするために、ワイヤ・ピラーを
金属で補強することを特徴とするものである。
作用 上記の本発明の半導体ベアチップの外部接続用の電極は
、電極の芯部を構成するワイヤのＡ　ｉ　＄ａ掻バンド
への接続には接続技法としてすでに確立されたきわめて
イ３転性の高いワイヤボンデング技術にもとづいている
こと、さらに、ボンデング後のワイヤにはめっきを施し
てめっき金属を被覆することにより、電極ピラーを形成
していることからアルミ電極バンドとの接触はいっそう
確実となり、めっきにより補強されたピラー電極はきわ
めて堅牢であるので、はんだによる直付にさいして、取
汲いが便利であり、たとえ、外力が加わったとしても半
導体チップが損傷することがない。
実施例 つぎに、本発明の実施例について図面を用いて説明する
。
実施例１ ホトリソグラフィ技術を用いて、５ｉＯ２２の膜を有す
るシリコンｌの基体の上に、アルミ３の電＃へおよび、
所望の位置にＳ　＋　０２等の保護膜４を形成した裸の
半導体チップを用意する。アルミ３の電極パッドに直径
３０ミクロンのＡｕ線をボンデング装置でボンデングし
、１７０ミクロンの長さのワイヤ・ピラー８を形成した
。しかるのちに、ワイヤ・ピラー８のまわりに、シブレ
イ社の無電解Ｎｉめっき液ニポジノト４６８を用いて、
作業温度６８°Ｃで、２時間めっきを行なって、Ａｕ線
に１８ミクロンの厚さの金属ニッケルを補強材９として
被覆した。こうして得られた半導体チ。
プの外部接続用の電極端子は、Ａｕ線だけの場合にくら
べると、かたいニッケルめっきにより十分に補強されて
いるために、きわめて堅牢で、取扱いに便利なものであ
った。ピラー電極とＡＮ電極バンドとの接触状態を目視
とテスタで試験したところ、接触不良は皆無であった。
また、配線回路基板にあらかじめ塗布したクリームはん
だ上にこのチップを装着して、この基板を加熱し、クリ
ームはんだを？８融してはんだづけを行なういわゆるリ
フロ一方式でチップを容易に直付けすることができた。
上記のＮｉめっきの代りに、Ａｇペイントを用いて、Ａ
ｕのワイヤ・ピラーを被覆することも考えられるが、こ
の場合、ワイヤ・ピラーの補強はめっきに比べるとやや
劣ること、さらには、はんだづけにさいして、はんだに
よるへｇ喰われが生じる虞れがあること等の不具合があ
る。ワイヤ・ピラーへのめっきについては、Ｎｉめっき
の代りに、Ａｕ、Ｃｕ、Ｓｎ、はんだ等のめっきに適す
る金属で、かつのちのボンディングに適する金属であれ
ばいずれも本発明の主旨にかなっており、場合によって
はこれらのめっきをいくつか組み合せることも効果的で
ある。
実施例２ 実施例１と同様に、ヘアチップのＡｊ２の電極バッドに
、直径３２ミクロンのＡｕ線をワイヤボンデングし、３
７０ミクロンの高さのピラーを形成し、実施例１で述べ
た方法と同様にしてニッケルめっきを行なってから、さ
らに、ソアン金カリウム１５ｇ／ｆ、ビロリン酸カリウ
ム３０　ｇ／ｌからなるＡｕめっき液を用いて、操作温
度３０°Ｃ５電流密度ＩＡ／ｄａ２で電解Ａｕめっきを
行なって、約１．２ミクロンのＡｕめっきをピラー電極
の先端からほぼ１５０ミクロンのところつまりはんだづ
け部に析出させた。
こうして得られたピラー電庵付、接触不良が皆無であり
、配線回路基板に、接着し、溶融はんだ噴流中に、浸漬
してはんだづけをフロ一方式で行なうことで、直付けが
可能であった。さらに、はんだつけ以外の他のボンデン
グ法としては、配線回路基板にＳｎめっきを施したもの
を用いると、Ａｕ−３ｎ共品合金の生成による接続も可
能となる。
実施例３ 実施例１のＡｕ線の代りに、直径３５ミクロンのＡｆｆ
−３ｉ１％の細線をボンデングした。このワイヤ・ピラ
ーをか性ソーダ５０　ｇ　／　ｆ！、酸化亜鉛７　ｇ／
Ｌ塩化第２鉄２ｇ／１．ロノセル塩５０ｇ／ｌ！、硝酸
ソーダＩ　ｇ　／　ｌからなる処理液に浸漬し、２５°
Ｃで２０秒間処理して実施例１と同様の方法で二、ケル
めっきを行なった。得られた結果は、実施例１と比べて
、ピラー電極の強度および接触不良率は、共に遜色のな
いものであった。
また、ボンデング用のワイヤとして、ＡＩの線の代りに
Ｃｕ線を用いることもできるが、この場合には、ＺｎＣ
ｌ２の処理は、不要となる。
発明の効果 本発明の半導体チップの外部接続用電極端子の構成は、
金属ワイヤをＡ！電極バッドに、ボンディングし、その
上に金属をめっきすることによって被覆した高信顛性の
ピラー状の電極であり、ワイヤ・ピラーがめっきによっ
て、十分に補強されていて、非常に丈夫であることから
取扱いが容易であり、ＣＯ３用の−・アチップの電極と
しては申し分のないものとなっている。また高価な茎着
装置を用いての蒸着作業が不要であるばかりでなく、煩
雑なホトリソグラフィ工程も軽減される利点がある。さ
らに、ボンディングの接触不良のｉＴ？４は、特別な検
査装置によらなくても目視でもかんたんに検査できるの
で好都合である。裸のままのチ、・プを位置合せして、
配線回路べ板に並べて、−度炉を通すだけで一括ボンデ
ングするいわゆるＣＯＢ方代での装着が容易であり、高
密度実装化に好適である。また、従来のフリンブチノブ
方式では、電極のバンブを一定の高さに調節することは
かなりむ一つかしかったが、本発明によると、高さの副
油はきわめて容易であり、かつその形状やサイズも従来
よりもはるかに自由に、選択できる長所がある。
【図面の簡単な説明】
？ｎＩ図は本発明に係る外部接続用のピラー状の電極付
半導体チップの断面図、第２図は従来の（：ＯＢ用のバ
ンブ状の電極付半導体チップの断面図である。 １・・・・・・シリコン、２・・・・・・Ｓ］０２．３
・・・・・・Ａ、ｆ！、４・・・・・・保！Ｉｌ！、５
・・・・・・密着用金属、６・・・・・・拡散バリヤ金
属、７・・・・・・バンブ金属、８・・・・・・ワイヤ
・ピラー、９・・・・・・補強材。

Claims (9)

    【特許請求の範囲】
  1. （１）半導体チップにおいて、電極パッドにワイヤをボ
    ンデングすることにより、ワイヤ・ピラーを形成し、前
    記ワイヤ・ピラーを配線回路基板へ直接ボンデングする
    ために、前記ワイヤ・ピラーを金属で補強してなる電極
    付半導体チップ。
  2. （２）ワイヤ・ピラーの補強は金属を被覆してなる請求
    項（１）記載の電極付半導体チップ。
  3. （３）金属は、めっき金属である請求項（１）記載の電
    極付半導体チップ。
  4. （４）被覆が、めっき法による被覆である請求項（２）
    記載の電極付半導体チップ。
  5. （５）ワイヤはワイヤ・ボンデング可能な金属からなる
    ワイヤである請求項（１）記載の電極付半導体チップ。
  6. （６）ワイヤは、Ａｕ、Ａｌ、Ｃｕを主成分とするワイ
    ヤである請求項（１）記載の電極付半導体チップ。
  7. （７）配線回路基板への直接ボンディングが、半田づけ
    である請求項（１）記載の電極付半導体チップ。
  8. （８）配線回路基板への直接ボンディングが、共晶接合
    、熱圧着である請求項（１）記載の電極付半導体チップ
    。
  9. （９）めっき法による被覆が部分的である請求項（４）
    記載の電極付半導体チップ。
JP63261788A 1988-10-18 1988-10-18 電極付半導体チップ及びその実装方法 Expired - Lifetime JPH0793310B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63261788A JPH0793310B2 (ja) 1988-10-18 1988-10-18 電極付半導体チップ及びその実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63261788A JPH0793310B2 (ja) 1988-10-18 1988-10-18 電極付半導体チップ及びその実装方法

Publications (2)

Publication Number Publication Date
JPH02109339A true JPH02109339A (ja) 1990-04-23
JPH0793310B2 JPH0793310B2 (ja) 1995-10-09

Family

ID=17366719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63261788A Expired - Lifetime JPH0793310B2 (ja) 1988-10-18 1988-10-18 電極付半導体チップ及びその実装方法

Country Status (1)

Country Link
JP (1) JPH0793310B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059937A (ja) * 2006-10-26 2007-03-08 Fujitsu Ltd 外部接続端子
JP2007266131A (ja) * 2006-03-27 2007-10-11 Fujitsu Ltd 半導体装置およびその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58182248A (ja) * 1982-04-19 1983-10-25 Mitsubishi Electric Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58182248A (ja) * 1982-04-19 1983-10-25 Mitsubishi Electric Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266131A (ja) * 2006-03-27 2007-10-11 Fujitsu Ltd 半導体装置およびその製造方法
JP2007059937A (ja) * 2006-10-26 2007-03-08 Fujitsu Ltd 外部接続端子
JP4597940B2 (ja) * 2006-10-26 2010-12-15 富士通セミコンダクター株式会社 外部接続端子

Also Published As

Publication number Publication date
JPH0793310B2 (ja) 1995-10-09

Similar Documents

Publication Publication Date Title
US6307160B1 (en) High-strength solder interconnect for copper/electroless nickel/immersion gold metallization solder pad and method
KR100514230B1 (ko) 범프의 형성방법 및 반도체장치의 제조방법
EP0435009B1 (en) Semiconductor package connecting method and semiconductor package connecting wires
US20030151140A1 (en) Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same
US6221692B1 (en) Method of fabricating solder-bearing silicon semiconductor device and circuit board mounted therewith
KR20110002816A (ko) 구리 필러 범프 상의 금속간 화합물의 접착을 위한 방법 및 구조
JPH0484449A (ja) Ｔａｂテープ
CN100483707C (zh) 用于半导体器件的引线框架
WO2004056162A1 (ja) フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法
US6402012B1 (en) Method for forming solder bumps using a solder jetting device
JP3297177B2 (ja) 半導体装置の製造方法
JPH02109339A (ja) 電極付半導体チップ及びその実装方法
GB2364172A (en) Flip Chip Bonding Arrangement
JP3475558B2 (ja) 半導体チップ接合用ボール及び半導体チップの接合方法
JP3191684B2 (ja) 電気めっきリードを有する半導体素子の製造方法
JP2013004738A (ja) 配線基板の製造方法
JPS6256597A (ja) 電子部品のメツキ方法
JP2003017847A (ja) 電子回路装置及びその製造方法
JPH11135533A (ja) 電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法
JPH03200343A (ja) 半田バンプの形成方法
JP2911005B2 (ja) バンプ電極の処理方法
KR950008697B1 (ko) Tab 테이프
JP2002076599A (ja) 電子機器
JPH05259632A (ja) プリント配線板およびその製造方法
JPH0732170B2 (ja) 半導体装置