JPS59200451A - 二層構造よりなるボンデイングパツドを有する混成集積回路基板の製造方法 - Google Patents
二層構造よりなるボンデイングパツドを有する混成集積回路基板の製造方法Info
- Publication number
- JPS59200451A JPS59200451A JP7306483A JP7306483A JPS59200451A JP S59200451 A JPS59200451 A JP S59200451A JP 7306483 A JP7306483 A JP 7306483A JP 7306483 A JP7306483 A JP 7306483A JP S59200451 A JPS59200451 A JP S59200451A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- resist
- gold
- nickel
- copper foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は二層構造よりなるボンディング・（ラドを有
する混成集積回路基板の製造方法に関するものでちる。
する混成集積回路基板の製造方法に関するものでちる。
混成集積回路いわゆる・・イブリッドＩＣは種々の利点
から各種電子機器に多く使用され、その小型化、信頼性
の向上、コストの低減化に寄与している。しかしながら
従来の混成集積回路基板は金細線によるワイヤーボンテ
ィングについて＋３）な配慮が々されておらず、従来の
製造法によってはこの金細線によるワイヤーボンディン
グに適する金メッキされた二層構造よシなるボンデイン
グノクツドをこの基板上に形成させることは困難でちっ
た。
から各種電子機器に多く使用され、その小型化、信頼性
の向上、コストの低減化に寄与している。しかしながら
従来の混成集積回路基板は金細線によるワイヤーボンテ
ィングについて＋３）な配慮が々されておらず、従来の
製造法によってはこの金細線によるワイヤーボンディン
グに適する金メッキされた二層構造よシなるボンデイン
グノクツドをこの基板上に形成させることは困難でちっ
た。
従来の混成集積回路基板は次の通シの工程ｋ ｆｈ’１
て製造されていた。
て製造されていた。
アツベ等の金属製の基板１に絶縁性接着剤２を介して銅
箔３を貼着する第１工程（第１図ａ参照）；該銅箔３の
全面にニッケルメッキ４を形成する第２工程（第１図す
参照）； 導電路を形成するためのエッチングレジスＨ−ニッケル
メッキ上に印刷する第３工程（第１図Ｃ参照）； 露出したニッケルメッキ４及びその下層の銅箔３をエツ
チングして導電路を形成する第４工程（第１図１参照）
； ニッケルメッキの表面のエツチングレジスト５を溶解除
去する第５工程（第１図Ｃ参照）；ニッケルメッキの表
面の所定場所にニッケルエツチング用レジスト６を印刷
する第６エ程（第１図１参照）； ニッケルメッキ４０表面からニッケルエツチング用レジ
スト６を溶解除去する第８工程（第１図り参照）； 半田レジストγを印刷する第９工程（第１図１参照）： そしてこの様にして製造した混成集積回路基板のニッケ
ルメッキの表面をポンディングパッド１４、ニッケルメ
ッキされていない銅箔表面を半導体チップ等の回路各素
子の固着部１５とし、第２図に示す様に各回路素子の固
着及び各回路素子とは（ンデイングパッドとの間の細線
による接続を行っていた。なおこの第２図中１１は半導
体チップ、１０は固着用半田、１１ａはボンディング用
電極、１２は接続用の金細線である。
箔３を貼着する第１工程（第１図ａ参照）；該銅箔３の
全面にニッケルメッキ４を形成する第２工程（第１図す
参照）； 導電路を形成するためのエッチングレジスＨ−ニッケル
メッキ上に印刷する第３工程（第１図Ｃ参照）； 露出したニッケルメッキ４及びその下層の銅箔３をエツ
チングして導電路を形成する第４工程（第１図１参照）
； ニッケルメッキの表面のエツチングレジスト５を溶解除
去する第５工程（第１図Ｃ参照）；ニッケルメッキの表
面の所定場所にニッケルエツチング用レジスト６を印刷
する第６エ程（第１図１参照）； ニッケルメッキ４０表面からニッケルエツチング用レジ
スト６を溶解除去する第８工程（第１図り参照）； 半田レジストγを印刷する第９工程（第１図１参照）： そしてこの様にして製造した混成集積回路基板のニッケ
ルメッキの表面をポンディングパッド１４、ニッケルメ
ッキされていない銅箔表面を半導体チップ等の回路各素
子の固着部１５とし、第２図に示す様に各回路素子の固
着及び各回路素子とは（ンデイングパッドとの間の細線
による接続を行っていた。なおこの第２図中１１は半導
体チップ、１０は固着用半田、１１ａはボンディング用
電極、１２は接続用の金細線である。
しかしながらこの半導体チップ１１のボンディング用電
極１１ａは低エネルギーによるホンディング作業を可能
にする為、金製のものが圧倒的に多く、その接続には必
然的に金細線を使用しなければならないが、この金細線
はニッケル製のポンディングパッド１４とはなじみが悪
く、接続部の接続抵抗が大きく、又引張り強度が小さく
、更に経年変化によって強度低下も発生し、接続箇所の
信頼性は極めて低かった。
極１１ａは低エネルギーによるホンディング作業を可能
にする為、金製のものが圧倒的に多く、その接続には必
然的に金細線を使用しなければならないが、この金細線
はニッケル製のポンディングパッド１４とはなじみが悪
く、接続部の接続抵抗が大きく、又引張り強度が小さく
、更に経年変化によって強度低下も発生し、接続箇所の
信頼性は極めて低かった。
この為、ニッケルメッキのポンプイングツぐソド１４の
上に更に金メッキを行い、金細線とのなじみを良くする
ことが試みられているが、従来の製法ではこの金メツキ
作業を確実に行うことは困難であった。つまり従来の製
法ではこの金メッキはニッケルメッキ工程のあとに行わ
れることになるが、この場合金メッキはニッケルメッキ
４の全表面ではなく、部分的に行うこととなる為、ニッ
ケルメッキ４０表面に対するレジスト印刷等の準備工程
が必要となシ、それに伴いニッケルメッキ４０表面に汚
れ、不純物の付着等の問題が生ずることは避けられず、
ニッケルメッキ４に対する金メッキの鍍着力が低下し、
各種ストレスによる金メッキの剥離が生じ易いという大
きな問題があった。
上に更に金メッキを行い、金細線とのなじみを良くする
ことが試みられているが、従来の製法ではこの金メツキ
作業を確実に行うことは困難であった。つまり従来の製
法ではこの金メッキはニッケルメッキ工程のあとに行わ
れることになるが、この場合金メッキはニッケルメッキ
４の全表面ではなく、部分的に行うこととなる為、ニッ
ケルメッキ４０表面に対するレジスト印刷等の準備工程
が必要となシ、それに伴いニッケルメッキ４０表面に汚
れ、不純物の付着等の問題が生ずることは避けられず、
ニッケルメッキ４に対する金メッキの鍍着力が低下し、
各種ストレスによる金メッキの剥離が生じ易いという大
きな問題があった。
又上述の従来の製法では部分的なニッケルメッキは不可
能であシ、銅箔３の全表面に万遍なくメッキが行われて
おシ、極めて不経済であった。
能であシ、銅箔３の全表面に万遍なくメッキが行われて
おシ、極めて不経済であった。
この発明はこの従来の混成集積回路基板の製法の欠点を
除去したものであシ、ポンディングパッドとすべき部分
のみにニッケル及び金からなる二層のメッキを簡単、確
実に行うことができ、金細線による接続に適合した強度
、信頼性にも富み、経年変化による強度低下のおそれも
ない優秀な混成集積回路基板を製造することができる方
法を提供することを目的とするものである。
除去したものであシ、ポンディングパッドとすべき部分
のみにニッケル及び金からなる二層のメッキを簡単、確
実に行うことができ、金細線による接続に適合した強度
、信頼性にも富み、経年変化による強度低下のおそれも
ない優秀な混成集積回路基板を製造することができる方
法を提供することを目的とするものである。
以下第３図に基づいて本発明に係る混成集積回路基板の
製造方法を説明する。即ち、まず、はじめに第３図（ａ
）に示す様に金属製の基板１に絶縁性接着剤２を介して
銅箔３を貼着する。
製造方法を説明する。即ち、まず、はじめに第３図（ａ
）に示す様に金属製の基板１に絶縁性接着剤２を介して
銅箔３を貼着する。
この金属製の基板１はアルミ製であり、絶縁性接着剤２
としてはエポキシ樹脂系接着剤及びポリイミド系接着剤
が使用される。
としてはエポキシ樹脂系接着剤及びポリイミド系接着剤
が使用される。
そしてその後、第３図（ｂ）に示す様に銅箔３の表面に
ニッケル及び金メッキの為のメッキ用レジスト８を印刷
する。つまシこの工程によってポンディングパッドとす
べき箇所以外の部分はメッキ用レジスト８で被覆される
。
ニッケル及び金メッキの為のメッキ用レジスト８を印刷
する。つまシこの工程によってポンディングパッドとす
べき箇所以外の部分はメッキ用レジスト８で被覆される
。
次に第３図（Ｃ）に示す様にニッケルメッキ４を施し、
更に第３図（ｄ）に示す様にこのニッケルメッキ４の上
面に金メッキ９を施す。この場合、ニッケルメッキ４以
外はメッキ用レジスト８によって榎れているのでニッケ
ルメッキ４以外への金の鍍着はすく、ニッケルメッキ４
の表面にのみ金が鍍着することとなシ、金メッキ９はニ
ッケルメッキ４の上面にのみなされる。つまシボンデイ
ングパッドとなるべき箇所はニッケルと金によって二正
にメッキが行われたことになる。そしてこの金メッキ９
が完了した後、第３図（ｅ）に示す様にメッキ用レジス
ト８の溶解除去が行われ、その後銅箔３に所望の導電路
を形成する為のエツチングレジスト５が第３図（ｆ）に
示す様に銅箔２及び金メツキ９０表面に印刷され、第３
図（ｇ）に示す様に銅箔２のエツチングが行われ導電路
が形成される。
更に第３図（ｄ）に示す様にこのニッケルメッキ４の上
面に金メッキ９を施す。この場合、ニッケルメッキ４以
外はメッキ用レジスト８によって榎れているのでニッケ
ルメッキ４以外への金の鍍着はすく、ニッケルメッキ４
の表面にのみ金が鍍着することとなシ、金メッキ９はニ
ッケルメッキ４の上面にのみなされる。つまシボンデイ
ングパッドとなるべき箇所はニッケルと金によって二正
にメッキが行われたことになる。そしてこの金メッキ９
が完了した後、第３図（ｅ）に示す様にメッキ用レジス
ト８の溶解除去が行われ、その後銅箔３に所望の導電路
を形成する為のエツチングレジスト５が第３図（ｆ）に
示す様に銅箔２及び金メツキ９０表面に印刷され、第３
図（ｇ）に示す様に銅箔２のエツチングが行われ導電路
が形成される。
そして、この導電路形成後第３図（ｈ）に示す様にエツ
チングレジスト５を溶解除去し、銅箔２の露出部分を半
導体チップ等の各回路素子の固着部１５とし、金メツキ
９０表面をボンディング・くラド１４とする。そして最
後に第３図（ｉ）に示す様に固着部１５及びボンチイン
グツくラド１４を残して半田レジストＩ全印刷する。
チングレジスト５を溶解除去し、銅箔２の露出部分を半
導体チップ等の各回路素子の固着部１５とし、金メツキ
９０表面をボンディング・くラド１４とする。そして最
後に第３図（ｉ）に示す様に固着部１５及びボンチイン
グツくラド１４を残して半田レジストＩ全印刷する。
つまシ本発明においては
０〕 金属製の基板に絶縁性接着剤にて銀箔を貼着する
工程； （ロ）銅箔表面にメッキ用レジストを印刷する工程；（
ハ） ニッケルメッキ工程； に）金メツキ工程； （ホ） メッキ用レジストの溶解工程：（へ）エツチン
グレジスト印刷工程； （ト） エッチング工程： ケ）エツチングレジスト溶解工程； （ＩＪ） 半田レジスト印刷工程； ０９工程からなっているものである。そしてこの様にし
て形成された混成集積回路基板上には第４図に示す様に
半導体チップ１１等の各回路素子が固着され、ポンディ
ングパッド１４との間に金細線１３が接続され所望の回
路が形成される。
工程； （ロ）銅箔表面にメッキ用レジストを印刷する工程；（
ハ） ニッケルメッキ工程； に）金メツキ工程； （ホ） メッキ用レジストの溶解工程：（へ）エツチン
グレジスト印刷工程； （ト） エッチング工程： ケ）エツチングレジスト溶解工程； （ＩＪ） 半田レジスト印刷工程； ０９工程からなっているものである。そしてこの様にし
て形成された混成集積回路基板上には第４図に示す様に
半導体チップ１１等の各回路素子が固着され、ポンディ
ングパッド１４との間に金細線１３が接続され所望の回
路が形成される。
この発明は斜上の工程によりニッケル及び金の二層構造
よシなるボンティング・；ラドを廂する混成集積回路基
板を製造するものであり、ニソケノトメッキ工程と金メ
ツキ工程の間には他の工程が介在する余地はなく、ニッ
ケルメッキ直後に金メッキが行われるものであシ、ニッ
ケルメッキの表面が汚れたシ、不純物が付着することも
なく、両者が強固に固着し、剥離のおそれのない製品を
得ることができる。又本発明の製造方法によって得た製
品においては、ボンディング・よラドが金メッキされた
二層構造となっているので、金細線との接続も完全に行
うことができ、接続箇所の接触抵抗も低く、品質の優秀
な混成集積回路を得ることができる。
よシなるボンティング・；ラドを廂する混成集積回路基
板を製造するものであり、ニソケノトメッキ工程と金メ
ツキ工程の間には他の工程が介在する余地はなく、ニッ
ケルメッキ直後に金メッキが行われるものであシ、ニッ
ケルメッキの表面が汚れたシ、不純物が付着することも
なく、両者が強固に固着し、剥離のおそれのない製品を
得ることができる。又本発明の製造方法によって得た製
品においては、ボンディング・よラドが金メッキされた
二層構造となっているので、金細線との接続も完全に行
うことができ、接続箇所の接触抵抗も低く、品質の優秀
な混成集積回路を得ることができる。
更に本発明に係る製造方法においてはニッケルメッキ、
金メッキはポンディングパッドとすべき箇所にのみ部分
的に行われるにすぎない為、従来の製法に比してメッキ
部分の面積が著しく小さく、メッキ劃料を節約すること
ができると共にメッキに要する時間を著しく短縮するこ
とができる効果を有する。
金メッキはポンディングパッドとすべき箇所にのみ部分
的に行われるにすぎない為、従来の製法に比してメッキ
部分の面積が著しく小さく、メッキ劃料を節約すること
ができると共にメッキに要する時間を著しく短縮するこ
とができる効果を有する。
以上述べた如く残本発明は金メッキされたポンディング
パッドを有する混成集積回路基板を正確、迅速、低廉に
製造することができるすぐれた効果を有し、各種電子機
器の信頼性の向上、製造コストの低減、製造の合理化に
寄与し得るものである。
パッドを有する混成集積回路基板を正確、迅速、低廉に
製造することができるすぐれた効果を有し、各種電子機
器の信頼性の向上、製造コストの低減、製造の合理化に
寄与し得るものである。
第１図は従来の混成集積回路基板の製造方法を説明する
為の各工程別の基板の断面図、第２図はボンディングが
行わｎた状態を示す基板の断面図、第３図はこの発明に
係る製造方法を欽、明する為の各工程別の基板の断面図
、鎖４図はそのホン７ングが行われた状態を示す基板の
断１酌図である。 １・・・基板、２・・・絶縁性接着剤、３・・・鋼箔、
４ニツケルメツキ、５・・・エツチングレジスト、６ニ
ツケルエツチング用レジスト、７・・・用６田レジスト
、８・・・メッキ用レジスト、９・・・金メッキ、１０
・・・固着用半田、１１・・・半導体チップ、１１ａ・
・・ボンディング用電極、１２・・・接続用（Ｄｇ線、
１３ｆＪ＋８３Ｌ １４・・・ポンプイングツくラド、
１５・・・固着部。 特許出願人 ナイルス部品株式会社 昭和電工株式会社 代理人弁理士 藤 吉 豪・、、ｔ；ｚ、−
′ 第１図（ａ） 第１図（ｂ） 第１図（Ｃ） 第 １ 図（小 第１図（ｅ） 第１図（ｆ） 第 １ 図（９） 第１目出 第２図 第４図 第３図（ａ） 第３図（ｂ） 第 ３ 図（ｅ）
為の各工程別の基板の断面図、第２図はボンディングが
行わｎた状態を示す基板の断面図、第３図はこの発明に
係る製造方法を欽、明する為の各工程別の基板の断面図
、鎖４図はそのホン７ングが行われた状態を示す基板の
断１酌図である。 １・・・基板、２・・・絶縁性接着剤、３・・・鋼箔、
４ニツケルメツキ、５・・・エツチングレジスト、６ニ
ツケルエツチング用レジスト、７・・・用６田レジスト
、８・・・メッキ用レジスト、９・・・金メッキ、１０
・・・固着用半田、１１・・・半導体チップ、１１ａ・
・・ボンディング用電極、１２・・・接続用（Ｄｇ線、
１３ｆＪ＋８３Ｌ １４・・・ポンプイングツくラド、
１５・・・固着部。 特許出願人 ナイルス部品株式会社 昭和電工株式会社 代理人弁理士 藤 吉 豪・、、ｔ；ｚ、−
′ 第１図（ａ） 第１図（ｂ） 第１図（Ｃ） 第 １ 図（小 第１図（ｅ） 第１図（ｆ） 第 １ 図（９） 第１目出 第２図 第４図 第３図（ａ） 第３図（ｂ） 第 ３ 図（ｅ）
Claims (1)
- 【特許請求の範囲】 金属製の基板に絶縁性接着剤を介して銅箔を貼着する工
程； メッキ用レジストを印刷する工程： 銅箔上にニッケルメッキを行う工程： ニッケルメッキ上に金メッキを行う工程−基板上からメ
ッキ用レジストを溶解除去する工程； 銅箔上に導電路形成の為のエツチングレジストを印刷す
る工程； エツチングを行う工程； エツチングレジストを溶解除去する工程；銅箔上に半田
レジストを印刷する工程；とからなることを％徴とする
二層構造よυカるポンディングパッドを有する混成集積
回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7306483A JPS59200451A (ja) | 1983-04-27 | 1983-04-27 | 二層構造よりなるボンデイングパツドを有する混成集積回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7306483A JPS59200451A (ja) | 1983-04-27 | 1983-04-27 | 二層構造よりなるボンデイングパツドを有する混成集積回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59200451A true JPS59200451A (ja) | 1984-11-13 |
Family
ID=13507539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7306483A Pending JPS59200451A (ja) | 1983-04-27 | 1983-04-27 | 二層構造よりなるボンデイングパツドを有する混成集積回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59200451A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08264581A (ja) * | 1995-03-28 | 1996-10-11 | Ibiden Co Ltd | パッケージ及びその製造方法 |
| CN106852007A (zh) * | 2016-12-30 | 2017-06-13 | 广东致卓环保科技有限公司 | 应用于pcb表面处理的双层镍金工艺 |
-
1983
- 1983-04-27 JP JP7306483A patent/JPS59200451A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08264581A (ja) * | 1995-03-28 | 1996-10-11 | Ibiden Co Ltd | パッケージ及びその製造方法 |
| CN106852007A (zh) * | 2016-12-30 | 2017-06-13 | 广东致卓环保科技有限公司 | 应用于pcb表面处理的双层镍金工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
| JPH0982834A (ja) | 半導体パッケージの製造方法 | |
| JPH098207A (ja) | 樹脂封止型半導体装置 | |
| JP3003624B2 (ja) | 半導体装置 | |
| JP2007266131A (ja) | 半導体装置およびその製造方法 | |
| JP2000195984A (ja) | 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法 | |
| JPH09307043A (ja) | リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置 | |
| JPH09246427A (ja) | 表面実装型半導体装置の製造方法および表面実装型半導体装置 | |
| JP3422144B2 (ja) | 半導体パッケージの製造方法 | |
| US20090057921A1 (en) | Flip chip for electrical function test and manufacturing method thereof | |
| JP2001267461A (ja) | 半導体装置の製造方法 | |
| JP3529915B2 (ja) | リードフレーム部材及びその製造方法 | |
| JPS59200451A (ja) | 二層構造よりなるボンデイングパツドを有する混成集積回路基板の製造方法 | |
| JPH0955447A (ja) | 半導体装置 | |
| JP2784248B2 (ja) | 半導体装置の製造方法 | |
| JP3810155B2 (ja) | ワイヤボンディング方法 | |
| KR100246848B1 (ko) | 랜드 그리드 어레이 및 이를 채용한 반도체 패키지 | |
| US20080210457A1 (en) | Tape carrier for semiconductor device and method for making same | |
| JPH06252215A (ja) | フィルムキャリア | |
| JPH05175408A (ja) | 半導体素子の実装用材料および実装方法 | |
| JPH04322435A (ja) | 半導体装置およびその製造方法 | |
| JPH05144882A (ja) | 半導体装置用フイルムキヤリア | |
| JPH1050885A (ja) | 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法 | |
| JPH06334096A (ja) | 半導体搭載用配線基板 | |
| JP2523209Y2 (ja) | 混成集積回路 |