WO2004049426A1 - 電子部品実装用フィルムキャリアテープ - Google Patents

電子部品実装用フィルムキャリアテープ Download PDF

Info

Publication number
WO2004049426A1
WO2004049426A1 PCT/JP2003/014156 JP0314156W WO2004049426A1 WO 2004049426 A1 WO2004049426 A1 WO 2004049426A1 JP 0314156 W JP0314156 W JP 0314156W WO 2004049426 A1 WO2004049426 A1 WO 2004049426A1
Authority
WO
WIPO (PCT)
Prior art keywords
solder resist
resist layer
wiring pattern
connection terminal
film carrier
Prior art date
Application number
PCT/JP2003/014156
Other languages
English (en)
French (fr)
Inventor
Tatsuo Kataoka
Hiroyuki Soutome
Original Assignee
Mitsui Mining & Smelting Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining & Smelting Co., Ltd. filed Critical Mitsui Mining & Smelting Co., Ltd.
Priority to US10/534,401 priority Critical patent/US20060027912A1/en
Publication of WO2004049426A1 publication Critical patent/WO2004049426A1/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985Flexible insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48475Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009Pre-treatment of the connector or the bonding area
    • H01L2224/85051Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852Applying energy for connecting
    • H01L2224/85201Compression bonding
    • H01L2224/85205Ultrasonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/201Temperature ranges
    • H01L2924/20104Temperature range 100 C=<T<150 C, 373.15 K =< T < 423.15K
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/201Temperature ranges
    • H01L2924/20105Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/201Temperature ranges
    • H01L2924/20106Temperature range 200 C=<T<250 C, 473.15 K =<T < 523.15K
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Definitions

  • the present invention relates to a film carrier tape for mounting electronic components that is less likely to crack or break in a wiring pattern formed on the film carrier when the electronic component is mounted on the film carrier using ultrasonic heating.
  • connection pattern is electrically connected to the connection terminals (bonding pads) of the wiring pattern by applying ultrasonic waves to the wiring pattern formed on the film carrier while heating.
  • connection terminals bonding pads
  • FC flip chip
  • the electronic component 80 has a bump electrode 81 formed on the output terminal and a bonding pad 88 formed on the film carrier 89, and a gold wire 87.
  • a bump electrode 81 or a bonding pad 88 When making electrical connection by using a bump electrode 81 or a bonding pad 88, a gold wire 87 is abutted, and ultrasonic waves are applied while heating using a bonding tool (not shown).
  • the electronic component 80 is mounted on the film carrier 89 by fusing the gold wire 87 to the bump electrode 81 and the bonding pad 88.
  • the film carrier 89 on which such a bonding pad 88 is formed is roughly formed by attaching a conductive metal foil such as an electrolytic copper foil to the surface of an insulating film 86 made of a polyimide film or the like.
  • a photosensitive resin layer is coated on the surface of the conductive metal foil, and the photosensitive resin layer is exposed to a desired pattern and developed to form a pattern made of a photosensitive resin.
  • a wiring pattern corresponding to the pattern made of the photosensitive resin is formed, and the bonding pattern of the wiring pattern thus formed is exposed. It is manufactured by forming the solder resist layer 85 in such a manner as described above.
  • a solder resist layer is applied on the formed wiring pattern, and electronic components are adhered on the solder resist layer using an adhesive or the like.
  • the electronic component is mounted by wire bonding the bump electrode formed on the non-adhered part of the electronic component to the bonding pad exposed from the edge of the solder layer, and the electronic component is mounted. It is becoming possible to use highly rigid resins. For this reason, the wiring pattern formed on the insulating film is firmly held between the insulating film 86 and the solder resist layer 85, and the degree of freedom with respect to vibration and the like has been reduced.
  • the wiring pattern is firmly sandwiched and protected between the insulating film and the solder resist layer as described above.
  • the wiring pattern near the edge of the solder resist layer is directly affected by the ultrasonic vibration applied to the bonding pad.
  • such wiring patterns are made of thin conductive metal.
  • An object of the present invention is to provide a film carrier tape for mounting electronic components, in which cracks or disconnections are less likely to occur in a wiring pattern due to ultrasonic heating during wire bonding.
  • An electronic component mounting film carrier tape of the present invention has an internal connection terminal, an external connection terminal, and a wiring connecting these connection terminals on a surface of an insulating film, and a solder resist layer so that the connection terminals are exposed.
  • an ultrasonic wave is applied to the internal connection terminal to establish an electrical connection between the connection terminal of the electronic component and the internal connection terminal.
  • the solder tape a portion from the portion where the internal connection terminal is electrically connected to the connection terminal of the electronic component to the edge of the solder resist layer from the solder resist layer.
  • the wiring of a portion protected by the solder resist layer within a range of 100 m from the coating edge of the solder resist layer is formed substantially linearly.
  • Such a film carrier tape for mounting an electronic component of the present invention has a crystal structure of a conductive metal constituting wiring before an electrical connection is established between the electronic component and the electronic component.
  • the crystal structure of the conductive metal that forms the wiring after the electrical connection is established has the same structure, and the conductive structure is generated by ultrasonic waves and heating applied to establish the electrical connection with the electronic component. It is configured such that the crystalline structure of the reactive metal does not substantially change.
  • the carrier tape of the present invention having the above-described structure, ultrasonic waves are applied under heating in order to establish electrical connection with the electronic component. Since the carrier tape has a structure in which the stress applied to the wiring pattern by the ultrasonic waves is unlikely to concentrate, it is possible to prevent the breakage or cracking of the wiring due to the concentration of the stress, and It is also highly effective in preventing cracks in the solder resist.
  • FIG. 1 is a cross-sectional view showing an example of a film carrier tape for mounting electronic components according to the present invention.
  • FIG. 2 is a perspective view showing a state where wire bonding is performed on internal connection terminals formed on the film carrier tape for mounting electronic components of the present invention.
  • FIG. 3 is an enlarged plan view showing, in an enlarged manner, a portion of the internal connection terminal subjected to wire bonding.
  • FIG. 4 is a sectional view taken along line AA in FIG.
  • FIG. 5 is a diagram showing the occurrence of cracks or disconnections in the wiring pattern near the bonding pad.
  • FIG. 6 is a diagram showing a state of occurrence of cracks or disconnections in a wiring pattern near a bonding pad.
  • FIG. 7 is an electron micrograph showing an example of a cross-section of a particle structure of electrolytic copper in a portion where a crack or disconnection has occurred.
  • FIG. 8 is an electron micrograph showing an example of the particle structure of a cross section of electrolytic copper.
  • FIG. 9 is a cross-sectional view showing another embodiment of the film carrier tape for mounting electronic components of the present invention.
  • FIG. 10 is a cross-sectional view showing a state of wire bonding in a conventional film carrier tape for mounting electronic components.
  • FIG. 1 is a cross-sectional view showing an example of a film carrier tape for mounting electronic components according to the present invention
  • FIG. 2 is a perspective view showing a state where wires are bonded to internal connection terminals
  • FIG. FIG. 4 is an enlarged plan view showing a portion of the connection terminal in an enlarged manner.
  • FIG. 4 is a cross-sectional view taken along the line AA in FIG.
  • the film carrier tape 10 for mounting electronic parts of the present invention is an insulating film. Norem 11, a wiring pattern 12 formed on at least one surface of the insulating film 11, and an internal connection terminal 13 and an external connection terminal 14 of the wiring pattern 12 are formed to be exposed. Solder resist layer 15 is provided. In addition, the surfaces of the internal connection terminals 13 and the external connection terminals 14 exposed from the solder resist layer 15 are usually plated with tin, solder, gold, nickel-gold or the like according to the intended use. ing. In the electronic component mounting film carrier tape shown in FIGS. 1 to 4, the electronic component 21 is disposed on the surface of the solder resist layer 15 via an adhesive layer 27.
  • the film carrier tape 10 for mounting an electronic component of the present invention as shown in FIGS. 1 and 2 has a conductive metal foil adhered to the surface of the insulating film 11, and the surface of the conductive metal foil is further photosensitive. A resin is applied, the photosensitive resin is exposed and developed to form a desired pattern, and the pattern is used as a masking material to selectively etch a conductive metal foil to form a wiring pattern made of the conductive metal. It can be manufactured by forming.
  • the insulating film 11 forming the electronic component mounting film carrier tape 10 of the present invention comes into contact with an acid or the like at the time of etching. It has heat resistance so that it does not deteriorate even by heat.
  • Examples of a material forming the insulating film 11 include polyester, polyamide, polyimide, and the like. Particularly, in the present invention, it is preferable to use a film made of polyimide. Such polyimides have excellent heat resistance and chemical resistance compared to other resins. Examples of the polyimide resin include a wholly aromatic polyimide synthesized from pyromellitic dianhydride and aromatic diamine, and a biphenyl skeleton synthesized from biphenyltetracarboxylic dianhydride and aromatic diamine. And a wholly aromatic polyimide.
  • a wholly aromatic polyimide having a biphenyl skeleton (eg, trade name: IUPLEX S, manufactured by Ube Industries, Ltd.) is preferably used.
  • a wholly aromatic polyimide having a biphenyl skeleton has a lower water absorption than other wholly aromatic polyimides.
  • the thickness of the insulating film 11 usable in the present invention is usually in the range of 25 to 125111, preferably in the range of 25 to 75 ⁇ m.
  • the insulating film 11 forming the film carrier tape 10 for mounting electronic components of the present invention has sprocket sockets (perforation) 19 on both sides and solder ball holes 18 for exposing ball pads. ing. Further, slits, positioning holes and the like (not shown) may be formed.
  • the conductive metal foil a copper foil, an aluminum foil, or the like can be used.
  • the copper foil that can be suitably used here includes a rolled copper foil and an electrolytic copper foil, and the present invention is particularly effective when an electrolytic copper foil is used.
  • the thickness of the electrolytic copper foil that is preferably used when manufacturing the film carrier tape 10 for mounting electronic components is gradually reduced in accordance with the recent demand for high-density mounting of electronic components.
  • the lower limit of the thickness of such an electrolytic copper foil is not particularly limited, but the average thickness is Is less than 5 ⁇ m, it is difficult to manufacture it on an industrial scale, and even if it is manufactured, it is extremely difficult to handle an electrolytic copper foil having such an average thickness by itself. Therefore, the lower limit of the average thickness of the electrolytic copper foil that can be effectively used in the present invention is 5 ⁇ .
  • a photosensitive resin is applied on the conductive metal foil, and the photosensitive resin layer thus formed is exposed and developed to form a pattern made of the photosensitive resin.
  • a wiring pattern 12 made of a conductive metal is formed.
  • the wiring pattern 12 thus formed has an internal connection terminal 13 for establishing an electrical connection with the electronic component 21 and an external connection terminal 14. 3 and the external connection terminal 14 are connected by a wiring 16 formed by selectively etching the conductive metal foil.
  • an internal connection terminal 13 for establishing an electrical connection with the electronic component 21 and the internal connection terminal 13 are formed. These terminals were exposed because it was necessary to establish a new electrical connection using the external connection terminal 14 used to connect to the connection terminal 13 via the wiring 16 and to connect to the outside.
  • the wiring 16 that electrically connects the internal connection terminal 13 and the external connection terminal 14 must be kept in the same condition, such as when manufacturing a film carrier, mounting electronic components, or transporting. In order to prevent the wiring 16 from being damaged at the same time, and to secure the electrical insulation from the adjacent wiring, apply a solder resist to protect the wiring 16.
  • Figures 1 to 3 show The application layer of the proper solder resist (ie, the solder resist layer) is indicated by reference numeral 15.
  • Such a solder resist layer 15 is formed, for example, by applying a solder resist using a screen mask or the like and heating and curing, or by thermocompression bonding a solder resist forming resin piece punched into a predetermined shape. can do.
  • the wiring pattern 12 is firmly held between the insulating film 11 and the wiring pattern 12 by the solder resist layer 15, and the wiring pattern 12 is It is less susceptible to damage by physical stress.
  • the solder resist layer 15 By forming the solder resist layer 15 in this way, the wiring pattern 12 can be effectively protected from external stress, but on the other hand, the solder resist layer 15 is formed and the protected wiring Since the pattern 12 is firmly fixed between the solder resist layer 15 and the insulating film 11, the stress relaxation to the stress generated inside the wiring pattern is reduced.
  • the electronic component 21 is used to establish electrical connection with the film carrier.
  • the conductive metal wire is bonded to the bump electrode 22 formed on the electronic component 21, and the other end is bonded to the bonding pad, which is an internal connection terminal of the wiring pattern 12, using a bonding tool 30. 1 3 bonding tool 3 0 c used herein to bonding, the pressing conductive thin metal wires 2 5, such as gold wire bonding pad Doo (internal connection terminal) 1 3, pressurized By applying ultrasonic waves while heating, the conductive fine metal wires 25 are fused to the surface of the bonding pad 13.
  • the temperature of the heating stage 40 during bonding is usually about 120 to 200 ° C., and the ultrasonic output is about 0.5 to 1.0 OW.
  • the force to fuse the conductive metal wires 25 to the bonding pads by sound waves For example, when a thick electrolytic copper foil exceeding ⁇ 5 ⁇ m was used, the wiring pattern including the bonding pads 13 was used. 1 2 itself was not considered to be affected by the ultrasound from the bonding tool 30. However, as the thickness of the electrolytic copper foil used to form the wiring pattern 12 becomes smaller, the probability of cracks or disconnections in the wiring pattern 12 increases. Such cracks or disconnections in the wiring pattern 12 do not occur randomly but have a certain pattern for the occurrence of cracks or disconnections.
  • such cracks or disconnections occurring in the wiring pattern 12 are generated after applying ultrasonic waves under heating using a bonding tool 30, and forming a wiring pattern at a place where a crack or a disconnection occurs.
  • the crystal structure of the cross section at the place where the crack or disconnection occurred was smaller than that of the part where the crack or disconnection did not occur.
  • the coarsened and rounded grain boundary becomes a break point, and the portion where such a break occurs is caused by the portion of the bonding pad 13 where ultrasonic waves are applied.
  • the electrolytic copper foil used for forming the wiring pattern has a fine and angular electrodeposited structure, and the structure of the electrolytic copper foil does not change even after forming the wiring pattern.
  • the composition of the part where no cracks or breaks occur is the same as the composition of the electrolytic copper foil used, and the crystal structure of the electrolytic copper foil, the wiring pattern before bonding, and the wiring pattern after bonding have the same crystal structure. If there is, no crack or disconnection will occur.
  • the crystal structure of the electrolytic copper foil does not change when it is heated at 300 ° C for 1 hour, for example, when it is heated at 400 ° C for 30 minutes, the wiring It was confirmed that the electrolytic copper crystal grains similar to the portions where cracks or disconnections occurred in the pattern were coarsened and recrystallized into a rounded state. However, there is no step of exposing the electrolytic copper to the above-mentioned severe heating conditions in the step of forming the wiring pattern on the insulating film.
  • the superheated temperature is lower than a temperature at which the electrolytic copper is recrystallized, but the wiring pattern has It was found that stress greater than the stress corresponding to the thermal stress generated when the copper foil was heated to 400 ° C for 30 minutes was concentrated locally.
  • solder resist layer integrated with the wiring pattern 12, and when a crack or disconnection occurs in the wiring pattern 12 at this part, the solder resist layer protects that part. Layers 15 also often show abnormalities such as cracks.
  • the edge 15 a of the solder resist layer 15 exceeds the force of ⁇ ⁇ ⁇ ⁇ , the wiring is formed by the strong pinching force on the wiring pattern 12 by the solder resist layer 15 and the insulating film 11.
  • the pattern 12 is firmly fixed, and the effect of the stress caused by the ultrasonic wave rapidly attenuates.
  • the bonding pad 13 which is the wiring pattern 12 extending outward from the solder resist layer 15, and the wiring 16 connected thereto have one end insulated from the solder resist layer 15. Since it is firmly formed in a cantilever state by the film 11, it is easily affected by ultrasonic waves during bonding. Moreover, since the ultrasonic wave is shielded at a position of about 1000 m inside the edge 15 a of the solder resist layer, the bonding pad 13 is provided on the bonding pad 13 side from the edge 15 a. It is conceivable that the ultrasonic wave and the reflected ultrasonic wave resonate or interfere with each other. When the ultrasonic wave amplified by such interference or resonance is concentrated at one point, the structure of the crystal grains of the electrolytic copper is also reduced. Is thought to be a changing stress You.
  • the present inventors formed a wiring pattern having a shape indicated by (a) to () in FIG. 5 using an electrolytic copper foil having an average thickness of 18 ⁇ m, and formed a polyimide film having an average thickness of 5 ⁇ m.
  • a solder resist is applied so that the edge 15a is located at a position of 500 ⁇ m from the end of the insulating film made of a solder film, and is cured to form a solder resist layer 15.
  • a bonding pad 13 was formed as shown in Fig. 1, and ultrasonic waves were applied to the bonding spot BS while heating to examine the occurrence of cracks or disconnections in the wiring pattern.
  • the ultrasonic output is 3.1 W
  • the heating temperature of the heating stage 40 is 200 ° C
  • the ultrasonic wave is applied for 0.2 seconds under these conditions.
  • the above ultrasonic output and temperature are the maximum values of the equipment used, and the energy applied is 3 times or more the applied energy in ordinary bonding.
  • the shape and dimensions of each bonding pad are as shown in Fig. 5.
  • the distance from the end of the bonding spot BS to the edge 15a of the solder resist layer 15 A-1 is 500 ⁇ m.
  • the wiring patterns shown in (a) to (e) in Fig. 5 are formed on the same insulating film, and are supersonic using the same bonding tool. Since the waves have been applied, the histories that have passed can be assumed to be the same.Therefore, the crack or disconnection in the wiring pattern is due to the shape of the wiring pattern, and the edge of the wiring pattern is If it changes sharply, the stress caused by ultrasonic heating during bonding will concentrate at this inflection point, and the particle structure of electrolytic copper at this inflection point will change, resulting in a bond at the interface of the coarsened copper particles. Cracks or disconnections occur due to the reduced force.
  • the occurrence of cracks or breaks is concentrated at the inflection points of the wiring pattern, and the cracks or breaks are formed in the substantially linear wiring pattern having no such inflection points. Since no disconnection has occurred, at least between the bonding spot and the solder resist layer, the edge of the wiring pattern does not form an inflection point that changes sharply, that is, it is substantially linear.
  • stress concentration is observed when the edges of the wiring pattern cross at an angle exceeding 5 degrees, and recrystallization of electrolytic copper particles is observed.
  • stress concentration is recognized when the minimum crossing angle of the tangent before and after the curved part exceeds 5 degrees.
  • At least the wiring pattern must be formed in a substantially straight line in the above-mentioned area. Must be formed substantially linearly.
  • the wiring pattern formed within the range of ⁇ ⁇ m from the edge 15 a of the solder resist 15 is formed in a substantially linear shape. Therefore, no sharply changing inflection point is formed in the wiring pattern formed within this range. That is, in (f) to (: j) in FIG. 6, wiring patterns corresponding to (a) to (e) in FIG. 5 are formed, but (g) to (: i) FIG. 4 shows a mode in which there is an inflection point where the wiring pattern changes sharply below the solder resist layer 15.
  • Figure 5 shows the bonding spot BS of such a wiring pattern.
  • the heating temperature of the heating stage 4 ⁇ ⁇ was set to 200 ° C, and the maximum output from the bonding tool [ultrasonic output 3.1 W, temperature 200 ° C]
  • the solder resist layer 15 was dissolved and removed using an organic solvent, and the wiring pattern existing under the solder resist layer 15 was cracked or disconnected.
  • the particle structure of the electrolytic copper was examined using an electron microscope before and after the application of ultrasonic waves to the wiring pattern. No change in the particle structure was observed.
  • the ultrasonic wave applied to the bonding pad 13 does not concentrate at one place, acts uniformly on the whole, and also generates heat energy. It does not lead to cracks or breaks due to dispersion.
  • the ultrasonic wave used for wire bonding is an ultrasonic wave having an extremely small output compared to the ultrasonic wave used above, the probability of cracking or disconnection is small, but cracking or disconnection occurs.
  • the particle structure of the film carrier (defective product) where cracks or breaks occurred using an electron microscope revealed that the crystal grains of electrolytic copper were coarsened and rounded in the same manner as above. The recrystallized state and the place where cracks or disconnections occur are also near the inflection point where the edge of the wiring pattern changes sharply as described above.
  • the wiring pattern on the film carrier tape for mounting electronic components is It is generally formed in consideration of the position of the bump electrode on the electronic component to be mounted and the position of the external connection terminal on the film carrier.
  • the cause of cracks or disconnections in such wiring patterns No rigorous analysis has been performed on. For this reason, when designing a wiring pattern, the wiring pattern is formed based on how to effectively use the limited space (space for forming the wiring pattern on the insulating film). In determining the shape, the probability of occurrence of cracks or disconnections was not taken into consideration, and if the electrolytic copper foil used had a certain thickness, disconnection or cracks could be generated by ultrasonic waves. There was no need to consider.
  • the present invention is a film carrier tape for mounting electronic components having a wiring pattern capable of preventing cracks or disconnections caused by such ultrasonic waves. ADVANTAGE OF THE INVENTION According to this invention, generation
  • the electronic component 21 and the film carrier are wire-bonded by ultrasonic waves using the conductive metal fine wire 25.
  • the type of film carrier tape for mounting electronic components of the present invention is limited to the film carrier tape for mounting electronic components shown in FIGS. It is not something to be done.
  • the slit is formed on the insulating film 11 and the electronic component 21 is placed on the surface of the insulating film 11 where the wiring pattern 12 is not formed.
  • a film carrier tape for mounting electronic components in a form in which the bump electrode 22 located in the slit is electrically connected to the bonding pad 13 and the conductive thin metal wire 25 is shown. Even in such an electronic component mounting film carrier tape, since the ultrasonic waves are used when the conductive thin metal wires 25 are fused to the bonding pads 13, the wiring pattern is formed as described above. Thereby, a similar effect is achieved.
  • FIG. 9B shows a film carrier tape for mounting electronic components having device holes.
  • the bump electrodes 22 of the electronic components 21 and the bonding pads 13 are provided. Since the electrical connection is established by fusing the conductive metal wires 25 with ultrasonic waves, the same effect can be obtained by forming the wiring pattern as described above.
  • the same members as those in FIG. 1 are given the same numbers.
  • the internal connection terminals are brought into direct contact with the bump electrodes of the electronic components, and ultrasonic waves are applied to the internal connection terminals to directly connect the internal connection terminals to the bump electrodes. In such a case, the same effect can be obtained by forming the wiring pattern as described above. Industrial applicability
  • the electronic part By applying ultrasonic waves to the internal connection terminals when establishing an electrical connection with the product, the wiring pattern is less likely to be broken or cracked. In particular, even when the wiring pattern is formed using a thin electrolytic copper foil, the wiring pattern is less likely to break or crack. Further, according to the present invention, cracks and the like hardly occur in the solder resist layer.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

糸田 電子部品実装用フィルムキヤリァテープ 技術分野
本発明は電子部品を、 超音波加熱を用いてフィルムキヤリァに実装 する際に、 フィルムキヤリァに形成された配線パターンにクラックあ るいは断線が生じにくい電子部品実装用フィルムキヤリァテープに関 する。 背景技術
半導体チップなどの電子部品 (デバイス) をフィルムキャリアに実 装する方法として、 ワイヤーボンディング方式、 T A B方式、 フリ ツ プチップ (F C ) 方式などの実装方法が知られており、 このよ うな実 装方法では、 フィルムキャリアに電子部品を実装する際にフィルムキ ャリアに形成された配線パターンに加熱下に超音波をかけることによ り、 接続部材と配線パターンの接続端子 (ボンディングパット) とを 電気的に接続することが多い。このような電子部品の実装方法のうち、 たとえば、 金線などの導電性金属細線を用いたワイヤーボンディング 方式では、 電子部品に形成されたバンプ電極 (デバイス側電極) に導 電性金属細線の一端部を接合させ、 この導電性金属細線の他端部をフ イルムキヤリァの内部端子であるボンディングパッ トに接合させるこ とにより、 電子部品とフィルムキヤリァとを電気的に接続している。 このワイヤーボンディングについてさらに図面を用いて詳細に説明 すると、 図 1 0に示すように、 電子部品 8 0には、 出力端子に形成さ れたバンプ電極 8 1 とフィルムキヤリア 8 9に形成されたボンディン グパッ ト 8 8 とを、 金線 8 7を用いて電気的に接続する際には、 バン プ電極 8 1あるいはボンディングパッ ト 8 8に金線 8 7を当接し、 ボ ンデイングツール (図示なし) を用いて加熱下に超音波をかけ、 金線 8 7をバンプ電極 8 1およびボンディングパッ ト 8 8に融着させるこ とにより、 電子部品 8 0はフィルムキヤリア 8 9に実装される。
ところで、 このようなボンディングパッ ト 8 8が形成されているフ イルムキャリア 8 9は、 概略、 ポリイミ ドフィルムなどからなる絶縁 フィルム 8 6の表面に電解銅箔などの導電性金属箔を貼着し、 この導 電性金属箔の表面に感光性樹脂層を塗設し、 この感光性樹脂層を所望 のパターンに感光して現像することにより、 感光性樹脂からなるパタ ーンを形成し、 このパターンをマスキング材として導電性金属箔を選 択的にエッチングすることにより感光性樹脂からなるパターンに対応 した配線パターンを形成し、 こう して形成された配線パターンのボン ディングパッ ト 8 8が露出するようにソルダーレジス ト層 8 5を形成 することにより製造される。
従来から、 このようにして形成されたフィルムキヤリア 8 9にワイ ヤーボンディングにより電子部品 8 0を実装する際には、 加熱下に超 音波をかけることにより、 金線 8 7を用いてバンプ電極 8 1 とボンデ イングパッ ト 8 8 とを電気的に接続しており、 配線を形成する導電性 金属箔が厚く、 また、 形成される配線幅が大きいフィルムキャリアに おいて、 上記のような超音波によるボンディングによっても特に問題 は生じなかった。 しかしながら、最近では、電子部品を高密度で実装するために、 Bal l Grid Array ( B G A )、 Chip On Fi lm ( C S P ) のよ うに実装しよう と する電子部品とフィルムキヤリアと力 略同等の面積を有するフィル ムキヤリァが使用されるようになつてきており、 このようなフィルム キャリアにおいては、 非常に薄い導電性金属箔を使用すると共に、 形 成される配線幅も狭くなつてきている。 さらに、 B G A、 C S Pなど においては、 形成された配線パターンの上にソルダーレジス ト層を塗 設し、 さらにこのソルダーレジス ト層の上に接着剤などを用いて電子 部品を貼着し、 ソルダーレジス ト層の縁部から露出したボンディング パッ トに電子部品の非貼着部に形成されたバンプ電極とを金線でワイ ヤーボンディングすることにより電子部品の実装を行うことから、 ソ ルダーレジス トとして比較的硬質な樹脂を使用することが可能になつ てきている。 このため絶縁フィルム上に形成された配線パターンは、 絶縁フィルム 8 6 とソルダーレジス ト層 8 5とによって強固に挾持さ れ、 振動などに対する自由度は低くなつてきている。
電子部品を実装した後、 外部応力から配線パターンを保護するとい う観点からすれば、 上記のように配線パターンを絶縁フィルムとソル ダーレジス ト層とで強固に挟持して保護することは好ましい。 しかし ながら、 電子部品をワイヤーボンディングにより実装する際には、 ボ ンディングパッ トに超音波をかけて配線パターンに振動を加える必要 があり、 配線パターンがソルダーレジス ト層と絶縁フィルムとで強固 に挟持されていると、 ボンディングパッ トに加えられた超音波の振動 による影響をソルダーレジス ト層の縁部近傍の配線パターンが直接受 けることになる。 しかも、 このような配線パターンは薄い導電性金属 箔から形成されており、 その幅も狭いことから、 B G Aおよび C S P などのフィルムキヤリァにおける配線パターンの断線、 配線パターン におけるクラックの発生、 ソルダーレジスト層におけるクラックの発 生などの発生確率は、 従来のフィルムキヤリアよりも著しく高くなる という新たな問題が生ずる。
特に、 生産効率を上げるために、 加熱下に出力の高い超音波を短時 間かけてワイヤーボンディングを行うと、 クラックの発生率、 断線の 発生率、 ソルダーレジストにおけるクラックの発生率が著しく高くな るという問題があり、 こうした現象は、 生産性の向上、 フィルムキヤ リァの製造コス トの低減および得られる電子部品が実装されたフィル ムキヤリァの信頼性などにとって非常に大きな問題になりつつある。 発明の開示
本発明は、 ワイヤーボンディングの際の超音波加熱によって配線パ ターンにクラックあるいは断線が生じにくい電子部品実装用フィルム キヤリァテープを提供することを目的としている。
本発明の電子部品実装用フィルムキヤリァテープは、 絶縁フィルム 表面に、 内部接続端子、 外部接続端子およびこれらの接続端子を連結 する配線を有し、 該接続端子が露出するようにソルダーレジス ト層が 塗設されており、 電子部品を実装する際に、 該内部接続端子に超音波 をかけることにより電子部品の接続端子と内部接続端子との電気的接 続を確立する電子部品実装用フィルムキヤリァテープにおいて、 該ソルダーレジス ト層から内部接続端子が電子部品の接続端子と電 気的に接続している部分からソルダーレジスト層の縁部までの間およ び該ソルダーレジス ト層の塗布縁部から 1 0 0 0 mの範囲内にある ソルダーレジス ト層により保護された部分の配線が略直線状に形成さ れていることを特徴としている。
このよ うな本発明の電子部品実装用フィルムキヤリアテープは、 電 子部品との間で電気的接続が確立される前における配線を構成する導 電性金属の結晶構造と、 電子部品との間で電気的接続が確立された後 における配線を構成する導電性金属の結晶構造とが、 同一性を有して おり、 電子部品との電気的接続を確立するためにかける超音波および 加熱によって、 導電性金属の結晶構造が実質的に変化しないように構 成されている。
上記の構成を有する本発明の電子部品実装用フィルムキヤリァテー プでは、 電子部品との間で電気的接続を確立するために、 加熱下に超 音波をかけるが、 本発明の電子部品実装用フィルムキヤリァテープに おいては、 この超音波により配線パターンにかかる応力が集中しにく い構造を有しているため、 応力集中による配線の破断あるいはクラッ クの発生を防止することができると共に、 ソルダーレジス 卜における クラックの発生の防止にも有効性が高い。 図面の簡単な説明
図 1は、 本発明の電子部品実装用フィルムキャリアテープの一例を 示す断面図である。
図 2は、 本発明の電子部品実装用フィルムキヤリァテープに形成さ れた内部接続端子にワイヤーボンディングした状態を示す斜視図であ る。 図 3は、 ワイヤーボンディングした内部接続端子の部分を拡大して 示す拡大平面図である。
図 4は、 図 3における A- A断面図である。
図 5は、 ボンディングパッ ト近傍の配線パターンにおける、 クラッ クあるいは断線の発生状況を示す図である。
図 6は、 ボンディングパッ ト近傍の配線パターンにおける、 クラッ クあるいは断線の発生状況を示す図である。
図 7は、 クラックあるいは断線が生じた部分の電解銅の粒子構造の 断面の例を示す電子顕微鏡写真である。
図 8は、電解銅の断面の粒子構造の例を示す電子顕微鏡写真である。 図 9は、 本発明の電子部品実装用フィルムキヤリァテープの他の態 様を示す断面図である。
図 1 0は、 従来の電子部品実装用フィルムキヤリァテープにおける ワイヤーボンディングの状態を示す断面図である。 発明を実施するための最良の形態
以下、 本発明の電子部品実装用フィルムキヤリァテープについて具 体的な実施の形態を示して詳細に説明する。
図 1は、 本発明の電子部品実装用フィルムキヤリァテープの一例を 示す断面図であり、 図 2は内部接続端子にワイヤーボンディングした 状態を示す斜視図であり、 図 3は、 ワイヤーボンディングした内部接 続端子の部分を拡大して示す拡大平面図であり、 図 4は、 図 3におけ る A- A断面図である。
本発明の電子部品実装用フィルムキヤリァテープ 1 0は、 絶縁フィ ノレム 1 1 と、 この絶縁フィルム 1 1 の少なく とも一方の面に形成され た配線パターン 1 2と、 この配線パターン 1 2のうち内部接続端子 1 3および外部接続端子 1 4が露出するように形成されたソルダーレジ ス ト層 1 5 とを有する。 また、 このソルダーレジス ト層 1 5から露出 した内部接続端子 1 3および外部接続端子 1 4の表面には、 通常は、 スズ、 ハンダ、 金、 ニッケル-金など用途に合わせてめっき処理がなさ れている。 図 1〜4に示す電子部品実装用フィルムキヤリァテープに おいては、 ソルダーレジス ト層 1 5の表面に接着剤層 2 7を介して電 子部品 2 1が配置される。
図 1および図 2に示すような本発明の電子部品実装用フィルムキヤ リアテープ 1 0は、 絶縁フィルム 1 1の表面に、 導電性金属箔を貼着 し、 この導電性金属箔表面にさらに感光性樹脂を塗布し、 この感光樹 脂を露光し現像して所望のパターンを形成し、 このパターンをマスキ ング材として導電性金属箔を選択的にエッチングして、 導電性金属か らなる配線パターンを形成することにより製造することができる。 本発明の電子部品実装用フィルムキヤリァテープ 1 0を形成する絶 縁フィルム 1 1は、 エッチングする際に酸などと接触することから、 こう した薬品に侵されない耐薬品性およびボンディングする際の加熱 によっても変質しないような耐熱性を有している。 この絶縁フィルム 1 1を形成する素材の例としては、 ポリエステル、 ポリアミ ドおよび ポリイミ ドなどを挙げることができる。 特に本発明では、 ポリイミ ド からなるフィルムを用いることが好ましい。このようなポリイミ ドは、 他の樹脂と比較して、 卓越した耐熱性を有すると共に、 耐薬品性にも 優れている。 このポリイミ ド樹脂の例としては、 ピロメ リッ ト酸 2無水物と芳香 族ジァミンとから合成される全芳香族ポリイミ ド、 ビフエニルテトラ カルボン酸 2無水物と芳香族ジァミンとから合成されるビフヱニル骨 格を有する全芳香族ポリイミ ドを挙げることができる。 特に本発明で はビフヱニル骨格を有する全芳香族ポリイミ ド (例;商品名 : ユーピ レックス S、 宇部興産 (株) 製) が好ましく使用される。 ビフエニル 骨格を有する全芳香族ポリイミ ドは、 他の全芳香族ポリイミ ドよりも 吸水率が低い。 本発明で使用可能な絶縁フィルム 1 1の厚さは、 通常 は2 5 〜 1 2 5 111、 好ましくは 2 5 〜 7 5 μ mの範囲内にある。 本発明の電子部品実装用フィルムキヤリアテープ 1 0を形成する絶 縁フィルム 1 1 には、 両緣部にスプロケッ トホーノレ (パーフォレーシ ヨ ン) 1 9、 ボールパッドが露出するハンダボール孔 1 8が形成され ている。 さらに、 スリット、 位置決め孔など (図示なし) が形成され ていてもよい。
本発明において、 この導電性金属箔としては、 銅箔、 アルミニウム 箔などを使用することができる。 ここで好適に使用可能な銅箔には圧 延銅箔および電解銅箔があるが、 特に本発明では電解銅箔を使用する 場合に有効性が高い。
電子部品実装用フィルムキヤ リァテープ 1 0を製造する際に好適に 使用される電解銅箔の厚さは、 昨今の電子部品の高密度実装の要請下 に次第に薄いものが使用されており、 本発明の電子部品実装用フィル ムキャリアテープでは、 通常は平均厚さで、 7 5 m以下、 好ましく は 3 5 μ m以下の電解銅箔を用いた場合であっても断線しにくい。 こ のような電解銅箔の厚さの下限値には、 特に制限はないが、 平均厚さ が 5 μ mに満たない電解銅箔は、 工業的規模で製造することが困難で あり、 また、 製造したとしてもこのような平均厚さを有する電解銅箔 を単独で取り扱いことが著しく困難になり、 従って、 本発明で有効に 使用できる電解銅箔の平均厚さの下限値は、 5 μ πιである。
上記の導電性金属箔上に感光性樹脂を塗布し、 こう して形成された 感光性樹脂層を露光し、 現像することにより、 感光性樹脂からなるパ ターンを形成し、 このパターンをマスキング材として導電性金属箔を 選択的にエッチングすることにより、 導電性金属からなる配線パター ン 1 2を形成する。
こうして形成される配線パターン 1 2には、 電子部品 2 1 との間に 電気的な接続を確立するための内部接続端子 1 3と、 外部接続端子 1 4とを有し、 この内部接続端子 1 3と、 外部接続端子 1 4とは、 導電 性金属箔を選択的にエッチングすることにより形成された配線 1 6に より接続されている。
このような配線パターン 1 2は、 導電性金属箔の選択的なエツチン グにより形成された後は、 電子部品 2 1 との電気的接続を確立するた めの内部接続端子 1 3、 およびこの内部接続端子 1 3に配線 1 6を介 して接続し外部との接続に使用される外部接続端子 1 4を用いて新た な電気的接続を確立する必要があるために、 これらの端子は露出した 状態に保つ必要があるが、 内部接続端子 1 3および外部接続端子 1 4 とを電気的に接続する配線 1 6は、 フィルムキャリアの製造の際、 電 子部品を実装する際、搬送の際などにおける配線 1 6の損傷を防止し、 さらには隣接する配線との電気的絶縁性を確保するために、 ソルダー レジス トを塗布して配線 1 6を保護する。 図 1〜図 3には、 このよう なソルダーレジス トの塗布層 (すなわち、 ソルダーレジスト層) は付 番 1 5で示されている。
このよ うなソルダーレジス ト層 1 5は、 たとえばスク リーンマスク などを用いてソルダーレジス トを塗布し、 加熱硬化させるか、 所定の 形状に打ち抜いたソルダーレジスト形成用樹脂片を加熱圧着すること により形成することができる。
このよ うにソルダーレジス ト層 1 5を形成することにより、 配線パ ターン 1 2は、 このソルダーレジスト層 1 5により絶縁フィルム 1 1 との間に強固に挟持され、 配線パターン 1 2が外部からの物理的応力 によって損傷を受けにくくなる。
このよ うにソルダーレジスト層 1 5を形成することにより、 外部応 力から配線パターン 1 2を有効に保護することができる反面、 ソルダ 一レジス ト層 1 5が形成され、 保護されている部分の配線パターン 1 2は、 ソルダーレジスト層 1 5と絶縁フィルム 1 1 との間に強固に固 定されるために、 配線パターン内部に生ずる応力に対する応力緩和性 は低下する。
本発明の電子部品実装用フィルムキヤリァテープ 1 0においては、 電子部品 2 1とこのフィルムキヤリアとの電気的接続の確立のために. たとえば図 1に示すように、 金線 2 5などの導電性金属細線の一端部 を、 電子部品 2 1に形成されたバンプ電極 2 2にボンディングすると 共に、 他端部を、 ボンディングツール 3 0を用いて、 配線パターン 1 2の内部接続端子であるボンディングパット 1 3にボンディングする c ここで使用されるボンディングツール 3 0は、 金線などの導電性金属 細線 2 5をボンディングパッ ト (内部接続端子) 1 3に押し付け、 加 熱しながら超音波をかけることにより、 導電性金属細線 2 5をボンデ ィングパッ ト 1 3の表面に融着させるものである。 ボンディングする 際の加熱用ステージ 4 0の温度は、 通常は 1 2 0〜 2 0 0 °C程度であ り、 超音波出力も 0 . 5〜 1 . O W 程度であり、 このような出力の超 音波によって導電性金属細線 2 5はボンディングパッ トに融着する力 S、 たとえば Ί 5 μ mを超える厚手の電解銅箔が用いられていた際には、 ボンディングパッ ト 1 3を含めて配線パターン 1 2自体がボンディン グツール 3 0からの超音波の影響を受けるとは考えられていなかった。 しかしながら、 配線パターン 1 2を形成する際に用いる電解銅箔の厚 さが薄くなるに従って、 配線パターン 1 2にクラックあるいは断線が 発生する確率が高くなる。 このような配線パターン 1 2におけるクラ ックあるいは断線は、 無作為に発生するのではなく、 クラックあるい は断線の発生には一定のパターンがある。 すなわち、 このような配線 パターン 1 2に生ずるクラックあるいは断線は、 ボンディングツール 3 0を用いて加熱下に超音波をかけた後に発生すること、 クラックあ るいは断線の発生した箇所について配線パターンを形成する電解銅箔 の結晶構造を調べてみると、 クラックあるいは断線が発生した箇所の 断面の結晶構造は、 クラックあるいは断線が生じなかった部分と比較 すると、 クラックあるいは断線が発生した部分の結晶粒は、 粗大化し て丸みを帯びた状態になり、 この粗大化して丸みを帯びた粒界が破断 点になること、 このような破断を生ずる部分は、 ボンディングパッ ト 1 3の超音波をかける部分を基点としてソルダーレジス ト層 1 5側に 集中し、 ソルダーレジス ト層 1 5の下面では、 ソルダーレジス ト層 1 5の縁部 1 5 a から 1 0 0 0 m内側までの範囲に集中していること、 そして、 このようなクラックおよび断線は、 配線パターン 1 2の形状 が急峻に変化する点に集中的に発生する。
一般に配線パターンの形成に使用される電解銅箔は、 細かい角張つ た電着組織を有しており、 このような電解銅箔の組織は、 配線パタ一 ンを形成した後も変わらず、 さらにクラックあるいは断線が発生して いない部分の組成も、 用いた電解銅箔の組成と変わらず、 電解銅箔、 ボンディング前の配線パターンおよびボンディング後の配線パターン において、 電解銅箔の結晶構造が同一性を有していれば、 クラックあ るいは断線が発生しない。 電解銅箔に限ってみると、 電解銅箔の結晶 構造は、 たとえば 3 0 0 °Cで 1時間加熱しても変化しないが、 たとえ ば 4 0 0 °Cで 3 0分間加熱すると、 上記配線パターンのクラックある いは断線が生じた部分と同様の電解銅の結晶粒が粗大化して丸みを帯 びた状態に再結晶することが確認された。 しかしながら、 絶縁フィル ム上に配線パターンを形成する工程には、 電解銅を上記のような過酷 な加熱条件に晒す工程は存在しない。 電子部品との間に接続を確立す るために、 加熱下に超音波をかけると、 その過熱温度は、 上記電解銅 を再結晶させる温度よりも低いにも拘らず、 配線パターンに、 上記電 解銅箔を 4 0 0 °Cに 3 0分間加熱したときに生ずる熱応力に相当する 応力以上の応力が局部に集中してかかることがわかった。
すなわち、 このような応力は、 一方の端部がソルダーレジスト層 1 5で絶縁フィルム 1 1に強固に固定された状態で、 内側接続端子 (ポ ンディングパッ ト) 1 3に、 加熱下に超音波をかけると、 超音波がか けられたボンディングパッ ト 1 3の部分からソルダーレジスト層 1 5 方向に応力は集中する。 そして、 この超音波による応力は、 ソルダー レジス ト層 1 5 と絶縁フィルム 1 1 とに挟持された配線パターン 1 2 にもこの応力は伝達されるが、 その影響は、 ソルダーレジス ト層 1 5 の縁部 1 5 a 力 ら 1 0 0 0 μ πιの範囲内にある配線パターン 1 2にも 及ぶ。 特にソルダーレジス ト層 1 5の縁部 1 5 a 力 ら 1 0 0 0 μ mの 範囲内にある配線パターンは、 ソルダーレジス ト層との一体性が高い ため、 この部分の配線パターン 1 2に超音波による影響が現れると、 この配線パターン 1 2と一体化しているソルダーレジス ト層にも及ぶ ことが多く、 この部分で配線パターン 1 2にクラックあるいは断線が 発生するとその部分を保護するソルダーレジス ト層 1 5にもクラック の発生などの異常が見られることが多い。
そして、 ソルダーレジス ト層 1 5の縁部 1 5 a 力 ら Ι Ο Ο Ο μ πιを 超えると、 ソルダーレジス ト層 1 5 と絶縁フィルム 1 1 とによる配線 パターン 1 2に対する強固な挟持力によって配線パターン 1 2が強固 に固定され、 超音波による応力の影響は急速に減衰する。
しかしながら、 ソルダーレジス ト層 1 5から外側に延設された配線 パターン 1 2であるボンディングパッ ト 1 3およびこれに連接する配 線 1 6は、 一方の端部がソルダーレジス ト層 1 5 と絶縁フィルム 1 1 によって強固に片持状態に形成されているため、 ボンディングの際の 超音波の影響を受けやすい。 しかも、 ソルダーレジス ト層の縁部 1 5 a の内側 1 0 0 0 m程度の位置で超音波が遮蔽されることから、 この 縁部 1 5 a より もボンディングパッ ト 1 3側では、 付与した超音波と 反射した超音波とが共鳴し、 あるいは、 干渉することが考えられ、 こ のような干渉あるいは共鳴により増幅された超音波が一点に集中する と、 電解銅の結晶粒の組織をも変化させる応力になり得ると考えられ る。
そこで、 本発明者は、 平均厚さ 1 8 μ mの電解銅箔を用いて、 図 5 に(a)〜( で示される形状の配線パターンを形成し、 平均厚さ 5 〇 μ mのポリイミ ドフィルムからなる絶縁フィルム端部から 5 0 0 μ mの 位置に縁部 1 5 a が位置するようにソルダーレジス トを塗布して硬化 させてソルダーレジス ト層 1 5を形成して、 図 5に示すようにボンデ ィングパッ ト 1 3を形成し、 ボンディングスポッ ト B Sに加熱下に超 音波をかけて配線パターンにおけるクラックあるいは断線の発生状況 を調べた。 このときに使用した装置は K & S (株) 製、 ワイヤーボン デイング装置であり、 超音波出力は 3 . 1 W であり、 加熱用ステージ 4 0による加熱温度は 2 0 0 °Cであり、 この条件で 0 . 0 2秒間超音 波をかけてクラックあるいは断線の有無を調べた。 この試験は、 クラ ックあるいは断線の発生状況を確認する促進試験であり、 上記の超音 波出力および温度は、 用いた装置の最大値であり、 通常のボンディン グにおける付与エネルギーの 3倍以上のエネルギーを付与している。 各ボンディングパッ トの形状おょぴ寸法は図 5に示すとおりである。 なお、 ボンディングスポッ ト B Sの端部からソルダーレジス ト層 1 5 の縁部 1 5 a までの距離 A - 1は 5 0 0 μ mである。
その結果、 図 5に(a)で示すボンディングスポッ ト BS よりもソルダ 一レジス ト 1 5側が直線状に形成されている配線パターンではクラッ クおよび断線は発生しなかった。これに対して図 5に(b)で示すボンデ イングパッ ト 1 3が狭窄した配線に連接した配線パターンでは狭窄部 で断線が発生した。 また、 図 5に(c)で示すようにボンディングパッ ト が幅方向に略直角に広がつた配線と連接した配線パターンでは、 この 直角に広がった部分、 すなわち配線パターンが急峻に変化する変曲点 でクラックが発生した。 さらに、 図 5に(d)で示すようにボンディング パッ ト 1 3から約 4 5度の角度で広がった配線においては、 このボン デイングパッ ト 1 3と配線との接合部分で断線した。 さらに、 図 5に (e)で示すように、ボンディングパッ ト 1 3 と同一の幅の配線が接合し ているが、 この配線がソルダーレジス ト層の手前で約 3 0度の角度で 曲がつて形成されている配線パターンにおいても、 この曲がった点、 すなわち配線が急峻に変化する変曲点で配線パターンにクラックが発 生した。
このようにボンディングパッ ト 1 3に接合する配線がボンディング スポッ ト BS からソルダーレジス ト層にいたる領域で急峻に変化する 変曲点を有すると、 この変曲点において断線あるいはクラックが発生 する。 そして、 このように断線あるいはクラックが発生した部分の断 面を電子顕微鏡で見ると、 図 7に示すように電解銅の結晶粒が粗大化 して丸みを帯びた状態に再結晶しており、 クラックあるいは断線が発 生していない部分および図 5の(a)に示す配線パターンにおける電解 銅の結晶粒の電子顕微鏡写真 (図 8 ) とは明らかに相違しており、 こ のクラックあるいは断線が生じた部分では、 電解銅の再結晶化が生じ ている。 そして、 図 5の(a)に示すように急峻な変曲点を有しておらず 略直線的に形成された配線パターンでは、 このような電解銅の結晶粒 の粗大化 (再結晶化) は認められず、 その電解銅の結晶構造は、 用い た電解銅箔の結晶構造と同一性を有している。
図 5に(a)〜(e)で示す配線パターンは、 同一の絶縁フィルム状に形 成されたものであり、 また、 同一のボンディングツールを用いて超音 波をかけていることから、 これらの経た履歴は同一であるとすること ができることから、 配線パターンにクラックあるいは断線が発生する のは、 配線パターンの形状によるものであり、 配線パターンの縁部が 急峻に変化すると、 この変曲点にボンディングの際の超音波おょぴ加 熱による応力が集中し、この変曲点部分の電解銅の粒子構造が変化し、 粗大化した銅粒子界面における結合力の低下によってクラックあるい は断線が生ずる。 従って、 ボンディングの際に超音波および加熱によ る応力が一点に集中しないような形状の配線パターンを形成すること により、 配線パターンにおけるクラックの発生あるいは断線の発生を 有効に防止することができる。 そして、 上記の結果から明らかなよう に、 クラックあるいは断線の発生は、 配線パターンの変曲点に集中し ており、 こう した変曲点を有しない略直線状の配線パターンにはクラ ックあるいは断線は生じていないのであるから、 少なく ともボンディ ングスポッ トからソルダーレジス ト層に至る間で配線パタ一ンの縁部 が急峻に変化する変曲点を形成しないように、 すなわち、 略直線的に なるように配線パターンを形成することにより、 ボンディングツール からの超音波おょぴ振動エネルギーによる熱応力の集中化を防止する ことができる。
ここでクラックあるいは断線を発生させないためには、 配線パター ンの縁部が 5度を超える角度で交差する場合に応力の集中が認められ、 さらに電解銅の粒子の再結晶化が認められる。 また、 配線パターンが 曲線状である場合には、 湾曲部前後における接線の最小交差角が 5度 を超えると応力の集中が認められる。
従って、 本発明の電子部品実装用フィルムキヤリァテープにおいて は、 少なく とも上記の領域において配線パターンは略直線的に形成す る必要があり、'配線パターンの縁部に交差角が生ずる場合であっても 交差角が 5度以下になるように配線パターンを略直線状に形成する必 要がある。
上記のボンディングツールからの超音波および加熱による断線ある いはクラックの発生は、 ボンディングスポッ ト B Sからソルダ一レジ ス ト層 1 5の縁部 15aまでの配線パターン 1 2に生ずるものについて 調べたものであるが、 前述のようにボンディングツールによる超音波 および熱は、形成された配線パタ一ンを伝達手段として伝播するため、 ソルダーレジス ト層 1 5の縁部 1 5 a 近傍においては、 上記と同様に 作用する。 しかしながら、 ボンディングポイント B Pから遠ざかるに 従って、 応力は減衰し、 ソルダーレジス ト層 1 5の縁部 1 5 a から 1 0 0 0 μ mより先ではソルダーレジス ト層と絶縁フィルムとによって 挟持力が応力に勝るために、 応力の集中は生じず、 従って、 ボンディ ングによるクラックあるいは断線は見られない。
本発明の電子部品実装用フィルムキヤリァテープにおいては、 この ソルダーレジス ト 1 5の縁部 1 5 a 力 ら Ι Ο Ο Ο μ mの範囲内に形成 された配線パターンは略直線状に形成されており、 この範囲内に形成 された配線パターンには急峻に変化する変曲点は形成されていない。 すなわち、 図 6には(f)〜(: j )には、 図 5における(a)〜(e)に対応す る形態の配線パターンが形成されているが、(g)〜(: i )にはソルダ一レ ジス ト層 1 5の下部に配線パターンが急峻に変化する変曲点が存在す る態様が示されている。
このような配線パターンのボンディングスポッ ト BS に図 5に示す 配線パターンにおけるのと同様の装置を用いて、 加熱用ステージ 4 〇 の加熱温度 2 0 0 °Cとし、ボンディングツールから最大出力 [超音波出 力 3 . 1 W、 温度 2 0 0 °C]の超音波を 0 . 0 2秒間かけた後、 有機溶 媒を用いてソルダーレジス ト層 1 5を溶解除去し、 このソルダーレジ ス ト層 1 5下に存在していた配線パターンについてクラックあるいは 断線の有無を調べたところ、 ボンディングパッ トと略直線的に配線パ ターンが形成された(f)で示す配線パターン 1 2には断線およびクラ ックは発生しなかった。 また、 この配線パターンを、 超音波をかける 前後で、 その電解銅の粒子組織を電子顕微鏡を用いて調べたが、 粒子 組織の変化は認められなかった。 すなわち、 このよ うに略直線状に形 成された配線パターン 1 2では、 ボンディングパッ ト 1 3にかけられ た超音波は、 一箇所に集中することがなく、 全体に均等に作用し、 熱 エネルギーも分散するためにクラックあるいは断線を生ずるには至ら ない。
これに対して、 図 6の(g)に示される配線パターンでは、 狭窄部分に 断線が認められ、 (h)に示す配線パターンでは、配線パターンが広がる 部分で配線パターンがほぼ直角に屈曲しており、 この部分にクラック が発生した。 さらに、 (i )および(j)に示す配線パターンでは、 配線パ ターンが急峻に変化する変曲点にクラックの発生が認められた。
そして、 上記のようにクラックあるいは断線が発生した部分の配線 パターンの断面を電子顕微鏡で観察したところ、 上記と同様に電解銅 の結晶粒が粗大化して丸みを帯びた状態に再結晶することが確認され た。 このようなクラックあるいは断線の発生状況は、 上記ソルダーレ ジス ト層 1 5が設けられていない領域におけるのと同様である。また、 このようなクラックあるいは断線の発生に伴って、 ソルダーレジス ト 層にもクラックが発生する場合が多い。
上記のような超音波によるクラックあるいは断線の発生は、 ソルダ 一レジス ト層 1 5の縁部 1 5 a力 ら 1 0 0 0 M mの領域 (A-2) で認め られるが、 1 0 0 0 μ mを超える領域では、 超音波によるクラックお よび断線の発生は認められなかった。
上述した試験は、 用いた装置の最大出力で超音波をかけたため、 ほ ぼ 1 0 0 %に近い確立でクラックおよび断線の発生を再現することが できたが、 たとえば金線を用いた通常のワイヤーボンディングの際に 用いる超音波は、 上記で用いた超音波の出力と比較すると非常に小さ い出力の超音波であるので、 クラックあるいは断線が発生する確率は 小さくなるが、クラックあるいは断線が生じたフィルムキヤリァ(不良 品)について、クラックが発生した箇所あるいは断線箇所を電子顕微鏡 を用いて粒子構造を観察してみると、 上記と同様に電解銅の結晶粒が 粗大化して丸みを帯びた状態に再結晶化しており、 また、 クラックあ るいは断線が生ずる箇所も、 上記のように配線パターンの縁部が急峻 に変化する変曲点近傍である。
従って、 その確率は低くなるけれども、 配線パターンには、 高出力 の超音波をかけた場合と同様の現象が生じているのであり、 電子部品 との電気的接続を確保する際には、ボンディングスポッ ト BSから一定 の範囲内に形成する配線パターンを略直線状に形成することにより、 クラックの発生および断線の発生を未然に防ぐことができ、 これらに 起因する不良率を低く抑えることができる。
電子部品実装用フィルムキヤリァテープにおける配線パターンは、 実装しょうとする電子部品におけるバンプ電極の位置、 および、 フィ ルムキヤリァにおける外部接続端子の位置を考慮して形成されるのが —般的であり、 このような配線パターンにおけるクラックあるいは断 線の発生原因について厳格な解析は行われてはいなかつた。 このため 配線パターンを設計する際には、 限られたスペース (絶縁フィルム上 の配線パターン形成スペース) を如何に有効に利用するかという点に 基づいて、 配線パターンが形成されており、 配線パターンの形状を決 定するにあたり、 クラックあるいは断線の発生確率が勘案されること はなかったし、 また、 用いる電解銅箔がある程度の厚さを有していれ ば、 超音波による断線あるいはクラックの発生を勘案する必要性も存 在していなかった。
しかしながら、昨今の電子部品の高密度実装の要請下に電解銅箔は、 著しく薄くなっており、 このような状況下では従来はクラックあるい は断線の発生には無関係であると考えられていた超音波さえもがクラ ックあるいは断線の発生要因となることがわかった。 そして、 本発明 はこのような超音波に起因するクラックあるいは断線の発生を未然に 防止することができる配線パターンを有する電子部品実装用フィルム キャリアテープである。 本発明によれば電子部品を実装した後の回路 不良の発生を予め回避することができる。
本発明の電子部品実装用フィルムキャリアテープは、 上記のように 電子部品 2 1を実装する際に、 電子部品 2 1とフィルムキャリアとを 導電性金属細線 2 5を用いて超音波によりワイヤーボンディングする タイプである力 本発明の電子部品実装用フィルムキヤリァテープは、 図 1〜 3に示される電子部品実装用フィルムキヤリァテープに限定さ れるものではない。 たとえば、 図 9の(a)には、 絶縁フィルム 1 1 にス リ ッ トが形成されており、 電子部品 2 1は絶縁フィルム 1 1 の配線パ ターン 1 2が形成されていない面に配置され、 スリ ツ ト内に位置する バンプ電極 2 2は、 ボンディングパッ ト 1 3と導電性金属細線 2 5に より電気的に接続される形態の電子部品実装用フィルムキヤリァテー プが示されている。 このような電子部品実装用フィルムキヤリアテー プにおいても、 導電性金属細線 2 5をボンディングパッ ト 1 3に融着 する際には超音波を使用することから、 配線パターンを上述のように 形成することにより同様の効果を奏する。
また、 図 9の(b)には、 デバイスホールを有する電子部品実装用フィ ルムキヤリァテープが示されているが、 この場合においても電子部品 2 1のバンプ電極 2 2とボンディングパッ ト 1 3 とは、 超音波で導電 性金属細線 2 5を融着することにより電気的接続を確立することから、 配線パターンを上述のように形成することにより同様の効果を奏する。 なお、図 9の(a),(b)に示す電子部品実装用フィルムキヤリァテープ において、図 1におけるのと同一の部材には同一の付番を付してある。 さらに、 電子部品を実装する際に、 内部接続端子を電子部品のバン プ電極に直接当接させて内部接続端子に超音波をかけることによりバ ンプ電極に内部接続端子を直接接続させる電子部品実装用フィルムキ ャリアテープがあり、 このような場合においても、 配線パターンを上 述のように形成することにより同様の効果を奏する。 産業上の利用可能性
本発明の電子部品実装用フィルムキヤリァテープによれば、 電子部 品との間に電気的接続を確立する際に、 内部接続端子に超音波をかけ ることによつても、 配線パターンの断線あるいはクラックが発生しに く くなる。 特に配線パターンを薄い電解銅箔を用いて形成した場合で あっても、 配線パターンに断線あるいはクラックが発生しにくい。 また、 本発明によれば、 ソルダーレジス ト層にもクラックなどが生 じにく くなる。

Claims

言青求の範囲
1 . 絶縁フィルム表面に、 内部接続端子、 外部接続端子およ びこれらの接続端子を連結する配線を有し、 該接続端子が露出するよ うにソルダーレジスト層が塗設されており、電子部品を実装する際に、 該内部接続端子に超音波をかけることにより電子部品の接続端子と内 部接続端子との電気的接続を確立する電子部品実装用フィルムキヤリ ァテープにおいて、
該ソルダーレジス ト層から内部接続端子が電子部品の接続端子と電 気的に接続している部分からソルダーレジス ト層の縁部までの間およ ぴ該ソルダーレジス ト層の塗布縁部から 1 0 0 0 mの範囲内にある ソルダーレジス ト層により保護された部分の配線が略直線状に形成さ れていることを特徴とする電子部品実装用フィルムキヤリアテープ。
2 . 上記内部接続端子がボンディングパットであり、電子部 品の接続端子と該ボンディングパッ トとを導電性金属細線を用いたヮ ィヤーボンディングにより電気的に接続することを特徴とする請求項 第 1項記載の電子部品実装用フィルムキヤリアテープ。
3 . 上記内部接続端子の電気的接続部分とソルダーレジス ト層の縁部までの間おょぴ該ソルダーレジスト層の塗布縁部から 1 0 0 0 μ mの範囲内にあるソルダーレジス ト層により保護された部分の 配線が、 急峻に変化する変曲点を有しないように形成されていること を特徴とする請求項第 1項または第 2項記載の電子部品実装用フィル ムキヤ リ ァテープ。
4 . 上記内部接続端子、外部接続端子および両者を連結する 配線からなる配線パターンが、 電解銅箔を選択的にエッチングするこ とにより形成されており、 少なく とも該内部接続端子および配線を形 成する電解銅箔の結晶構造が、 ワイヤーボンディング前とワイヤーボ ンディング後とで、 同一性を有することを特徴とする請求項第 1項ま たは第 2項記載の電子部品実装用フィルムキヤリァテープ。
5 . 上記配線パターンが、平均厚さ 5〜 3 5 μ mの電解銅箔 を選択的にエッチングすることにより形成されたものであることを特 徴とする請求項第 4項記載の電子部品実装用フィルムキヤリァテープ。
PCT/JP2003/014156 2002-11-11 2003-11-06 電子部品実装用フィルムキャリアテープ WO2004049426A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/534,401 US20060027912A1 (en) 2002-11-11 2003-11-06 Film carrier tape for mounting of electronic part

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002-327052 2002-11-11
JP2002327052A JP2004165279A (ja) 2002-11-11 2002-11-11 電子部品実装用フィルムキャリアテープ

Publications (1)

Publication Number Publication Date
WO2004049426A1 true WO2004049426A1 (ja) 2004-06-10

Family

ID=32375703

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/014156 WO2004049426A1 (ja) 2002-11-11 2003-11-06 電子部品実装用フィルムキャリアテープ

Country Status (6)

Country Link
US (1) US20060027912A1 (ja)
JP (1) JP2004165279A (ja)
KR (1) KR20050075387A (ja)
CN (1) CN100355049C (ja)
TW (1) TW200415682A (ja)
WO (1) WO2004049426A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100844430B1 (ko) * 2007-08-24 2008-07-08 (주)에이앤아이 전자부품간의 접속방법
TWI574460B (zh) * 2011-04-29 2017-03-11 鴻海精密工業股份有限公司 電連接器端子
CN102760996B (zh) * 2011-04-29 2016-08-03 富士康(昆山)电脑接插件有限公司 电连接器端子

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020043713A1 (en) * 2000-10-13 2002-04-18 Toshiharu Seko COF-use tape carrier and COF-structured semiconductor device using the same
JP2002231857A (ja) * 2001-01-31 2002-08-16 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープの製造方法および電子部品実装用フィルムキャリアテープの製造装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5393383A (en) * 1991-12-19 1995-02-28 Valmet Paper Machinery Inc. Compact press section with closed draw of the web in a paper machine
EP1213756A3 (en) * 1994-03-18 2005-05-25 Hitachi Chemical Co., Ltd. Fabrication process of semiconductor package and semiconductor package
KR100455492B1 (ko) * 1996-10-22 2005-01-13 세이코 엡슨 가부시키가이샤 필름캐리어테이프및그제조방법,테이프캐리어반도체장치어셈블리의제조방법,반도체장치및그제조방법,실장기판및전자기기
JPH11297889A (ja) * 1998-04-16 1999-10-29 Sony Corp 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
JP3344372B2 (ja) * 1999-06-29 2002-11-11 日本電気株式会社 半導体装置の製造方法
TW469552B (en) * 1999-12-10 2001-12-21 Toshiba Corp TAB type semiconductor device
JP2003142632A (ja) * 2001-11-01 2003-05-16 Toshiba Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020043713A1 (en) * 2000-10-13 2002-04-18 Toshiharu Seko COF-use tape carrier and COF-structured semiconductor device using the same
JP2002231857A (ja) * 2001-01-31 2002-08-16 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープの製造方法および電子部品実装用フィルムキャリアテープの製造装置

Also Published As

Publication number Publication date
JP2004165279A (ja) 2004-06-10
CN1711631A (zh) 2005-12-21
KR20050075387A (ko) 2005-07-20
US20060027912A1 (en) 2006-02-09
TW200415682A (en) 2004-08-16
CN100355049C (zh) 2007-12-12

Similar Documents

Publication Publication Date Title
KR100531393B1 (ko) 반도체 장치 및 그 제조 방법
JP5150518B2 (ja) 半導体装置および多層配線基板ならびにそれらの製造方法
US5854511A (en) Semiconductor package including heat sink with layered conductive plate and non-conductive tape bonding to leads
US7816777B2 (en) Semiconductor-element mounting substrate, semiconductor device, and electronic equipment
KR20020090917A (ko) 반도체 패키지 및 그 제조 방법
WO1998025298A1 (fr) Dispositif a semiconducteur, procede de fabrication dudit dispositif, plaquette de circuit et materiel electronique
JP2000031327A (ja) 半導体装置及びその製造方法
JP4070470B2 (ja) 半導体装置用多層回路基板及びその製造方法並びに半導体装置
JP2007266131A (ja) 半導体装置およびその製造方法
US6667542B2 (en) Anisotropic conductive film-containing device
JP2001144123A (ja) 半導体装置の製造方法および半導体装置
WO2004049426A1 (ja) 電子部品実装用フィルムキャリアテープ
JP3281591B2 (ja) 半導体装置およびその製造方法
JP2001007252A (ja) 半導体装置およびその製造方法
US20020017725A1 (en) Semiconductor device and method of forming the same
JPH09246416A (ja) 半導体装置
JP2003163240A (ja) 半導体装置およびその製造方法
JP2010177303A (ja) 半導体装置および半導体装置に用いられる樹脂基板の製造方法
JP3974212B2 (ja) 異方性導電膜を有する半導体チップ、その実装方法ならびに実装構造
JP2001085802A (ja) 配線基板及びそれを用いた電子装置及びその製造方法
JP2001156097A (ja) 電子回路およびlsiチップ実装構造体並びに半導体装置の製造方法
JP3563846B2 (ja) Bgaタイプの樹脂封止型半導体装置用のリードフレーム部材の製造方法
JPH0685127A (ja) 金属箔積層フィルム
JP2009187974A (ja) 導体基板およびその製造方法
JPH11121541A (ja) Bga用tabテープの製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

ENP Entry into the national phase

Ref document number: 2006027912

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 1020057008317

Country of ref document: KR

Ref document number: 10534401

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 20038A30413

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020057008317

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 10534401

Country of ref document: US