JPH11121541A - Ｂｇａ用ｔａｂテープの製造方法 - Google Patents
Ｂｇａ用ｔａｂテープの製造方法Info
- Publication number
- JPH11121541A JPH11121541A JP28832897A JP28832897A JPH11121541A JP H11121541 A JPH11121541 A JP H11121541A JP 28832897 A JP28832897 A JP 28832897A JP 28832897 A JP28832897 A JP 28832897A JP H11121541 A JPH11121541 A JP H11121541A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- insulating film
- thickness
- bga
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】絶縁フィルムに対するビアホールの形成を変形
させることなく、均質に行うことができ、さらに、熱伸
縮に基づくストレスを受けても半田ボールの部分で断線
しない高い信頼性を有したＢＧＡ用ＴＡＢテープを製造
することのできる製造方法を提供する。 【解決手段】第１の金属層としての銅箔１と、この銅箔
１に対してキャスティングすることにより銅箔１をその
第１の面に有したポリイミドフィルム２と、ポリイミド
フィルム２の第２の面に形成した接着剤層３とから構成
される積層体４に対して打ち抜き加工を施すことによ
り、ビアホール５とデバイスホール６とを形成したの
ち、接着剤層３に銅箔７を貼り合わせ、さらに、ビアホ
ール５の少なくとも内壁面からその周辺にかけて銅メッ
キ８を被覆する。この銅めっき８は、半田ボール１４の
半田付けの温度と時間とに応じた厚さを有しており、そ
の厚さは、半田ボール１４が２４５℃×６０秒の条件下
において形成される場合には、７〜１０μｍの範囲内に
設定される。
させることなく、均質に行うことができ、さらに、熱伸
縮に基づくストレスを受けても半田ボールの部分で断線
しない高い信頼性を有したＢＧＡ用ＴＡＢテープを製造
することのできる製造方法を提供する。 【解決手段】第１の金属層としての銅箔１と、この銅箔
１に対してキャスティングすることにより銅箔１をその
第１の面に有したポリイミドフィルム２と、ポリイミド
フィルム２の第２の面に形成した接着剤層３とから構成
される積層体４に対して打ち抜き加工を施すことによ
り、ビアホール５とデバイスホール６とを形成したの
ち、接着剤層３に銅箔７を貼り合わせ、さらに、ビアホ
ール５の少なくとも内壁面からその周辺にかけて銅メッ
キ８を被覆する。この銅めっき８は、半田ボール１４の
半田付けの温度と時間とに応じた厚さを有しており、そ
の厚さは、半田ボール１４が２４５℃×６０秒の条件下
において形成される場合には、７〜１０μｍの範囲内に
設定される。
Description
【０００１】
【発明の属する技術分野】本発明はＩＣやＬＳＩ等の半
導体素子を搭載するＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔ
ｅｄ Ｂｏｎｄｉｎｇ）テープの製造方法に関し、特
に、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプ
のパッケージに適したＴＡＢテープの製造方法に関す
る。
導体素子を搭載するＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔ
ｅｄ Ｂｏｎｄｉｎｇ）テープの製造方法に関し、特
に、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプ
のパッケージに適したＴＡＢテープの製造方法に関す
る。
【０００２】
【従来の技術】従来のＢＧＡ用ＴＡＢテープの製造方法
として、たとえば、ビアホールとデバイスホールとをレ
ーザ加工によって形成する方法が知られている。
として、たとえば、ビアホールとデバイスホールとをレ
ーザ加工によって形成する方法が知られている。
【０００３】この製造方法は、ベースフィルムとなるポ
リイミド等の絶縁フィルムの両面に金属箔を形成したの
ち、まず、一方の側の金属箔にエッチング処理を施し、
これによりこの一方の側の金属箔に対して所定パターン
の孔部を設け、次いで、これにＣＯ2 レーザ等を照射す
ることによって、前記所定パターンの孔部形状に応じた
ビアホールとデバイスホールとを絶縁フィルムに対し形
成し、次に、一方の側の金属箔からビアホールの内面に
かけて金属メッキを形成したのち、他方の側の金属箔を
エッチング処理することによって所定形状の配線層を形
成し、上記一方の側に半田ボールを設けることによって
製造が進められる。
リイミド等の絶縁フィルムの両面に金属箔を形成したの
ち、まず、一方の側の金属箔にエッチング処理を施し、
これによりこの一方の側の金属箔に対して所定パターン
の孔部を設け、次いで、これにＣＯ2 レーザ等を照射す
ることによって、前記所定パターンの孔部形状に応じた
ビアホールとデバイスホールとを絶縁フィルムに対し形
成し、次に、一方の側の金属箔からビアホールの内面に
かけて金属メッキを形成したのち、他方の側の金属箔を
エッチング処理することによって所定形状の配線層を形
成し、上記一方の側に半田ボールを設けることによって
製造が進められる。
【０００４】レーザによる孔加工をベースとしたこの製
造方法は、加工精度に優れているばかりでなく、同じ加
工精度に優れたアルカリエッチング法などに比べたとき
に、作業効率の点において格段に有利であることから、
有効な製造方法として活用されている。
造方法は、加工精度に優れているばかりでなく、同じ加
工精度に優れたアルカリエッチング法などに比べたとき
に、作業効率の点において格段に有利であることから、
有効な製造方法として活用されている。
【０００５】
【発明が解決しようとする課題】しかし、このような従
来のＢＧＡ用ＴＡＢテープの製造方法によると、寸法の
大きなデバイスホールを穿設するためには、レーザの出
力をかなりの高レベルに設定しなければならず、このた
め、デバイスホールと同時に形成される微小寸法のビア
ホールが、その内面形状を変形させてしまう問題があ
る。
来のＢＧＡ用ＴＡＢテープの製造方法によると、寸法の
大きなデバイスホールを穿設するためには、レーザの出
力をかなりの高レベルに設定しなければならず、このた
め、デバイスホールと同時に形成される微小寸法のビア
ホールが、その内面形状を変形させてしまう問題があ
る。
【０００６】図４は、銅箔１の孔部６′を通過したレー
ザ１８によるビアホール５の形成状態を示したもので、
本来、絶縁フィルム２に対して点線１９のように形成さ
れるべきビアホール５の断面形状が、過剰なレーザ出力
のために、２０のように変形（エッチバック）して形成
されることになり、このため、ビアホールとしての品質
を損なうことがある。
ザ１８によるビアホール５の形成状態を示したもので、
本来、絶縁フィルム２に対して点線１９のように形成さ
れるべきビアホール５の断面形状が、過剰なレーザ出力
のために、２０のように変形（エッチバック）して形成
されることになり、このため、ビアホールとしての品質
を損なうことがある。
【０００７】また、従来のＢＧＡ用ＴＡＢテープによる
と、半導体素子を搭載したのち、印刷回路基板等の外部
回路へ接続したとき、熱伸縮に基づくストレスが半田ボ
ールに集中するため、その部分で断線する恐れがある。
と、半導体素子を搭載したのち、印刷回路基板等の外部
回路へ接続したとき、熱伸縮に基づくストレスが半田ボ
ールに集中するため、その部分で断線する恐れがある。
【０００８】従って、本発明の目的は、絶縁フィルムに
対するビアホールの形成を変形させることなく、均質に
行うことのできるＢＧＡ用ＴＡＢテープの製造方法を提
供することにある。
対するビアホールの形成を変形させることなく、均質に
行うことのできるＢＧＡ用ＴＡＢテープの製造方法を提
供することにある。
【０００９】本発明の他の目的は、熱伸縮に基づくスト
レスを受けても半田ボールの部分で断線しない高い信頼
性を有したＢＧＡ用ＴＡＢテープを製造し得るＢＧＡ用
ＴＡＢテープの製造方法を提供する。
レスを受けても半田ボールの部分で断線しない高い信頼
性を有したＢＧＡ用ＴＡＢテープを製造し得るＢＧＡ用
ＴＡＢテープの製造方法を提供する。
【００１０】
【課題を解決するための手段】本発明は、上記の目的を
達成するため、所定のパターンでアレイ状に配置された
半田ボールを外部回路への接続用端子として有し、さら
に、前記所定のパターンに応じたパターンのビアホール
と半導体素子を搭載するためのデバイスホールとを備え
たＢＧＡ用ＴＡＢテープの製造方法において、第１の金
属層を第１の面に有し、接着剤層を第２の面に有する絶
縁フィルムの前記第２の面に前記接着剤層によって第２
の金属層を接着し、この接着の前もしくは接着の後に前
記ビアホールとデバイスホールを打ち抜きによって形成
し、前記ビアホールの少なくとも内壁面およびその周辺
に前記半田ボールの半田付けの温度と時間に応じた厚さ
の導電性めっきを被覆し、前記第２の金属層を加工して
所定のパターンの配線層とし、前記絶縁フィルムの前記
第１の面において前記ビアホールに前記導電性めっきを
介して前記半田付けの温度と時間によって前記半田ボー
ルを半田付けすることを特徴とするＢＧＡ用ＴＡＢテー
プの製造方法を提供するものである。
達成するため、所定のパターンでアレイ状に配置された
半田ボールを外部回路への接続用端子として有し、さら
に、前記所定のパターンに応じたパターンのビアホール
と半導体素子を搭載するためのデバイスホールとを備え
たＢＧＡ用ＴＡＢテープの製造方法において、第１の金
属層を第１の面に有し、接着剤層を第２の面に有する絶
縁フィルムの前記第２の面に前記接着剤層によって第２
の金属層を接着し、この接着の前もしくは接着の後に前
記ビアホールとデバイスホールを打ち抜きによって形成
し、前記ビアホールの少なくとも内壁面およびその周辺
に前記半田ボールの半田付けの温度と時間に応じた厚さ
の導電性めっきを被覆し、前記第２の金属層を加工して
所定のパターンの配線層とし、前記絶縁フィルムの前記
第１の面において前記ビアホールに前記導電性めっきを
介して前記半田付けの温度と時間によって前記半田ボー
ルを半田付けすることを特徴とするＢＧＡ用ＴＡＢテー
プの製造方法を提供するものである。
【００１１】また、本発明は、上記の目的を達成するた
め、所定のパターンでアレイ状に配置された半田ボール
を外部回路への接続用端子として有するＢＧＡ用ＴＡＢ
テープの製造方法において、第１の金属層を第１の面に
有し、接着剤層を第２の面に有する絶縁フィルムを打ち
抜いて前記所定のパターンに応じた打ち抜きパターンの
ビアホールを形成し、前記絶縁フィルムの前記第２の面
に前記接着剤層によって第２の金属層を接着し、前記第
１の金属層を加工して所定の形状の孔部を設け、前記孔
部からレーザを照射することによって前記絶縁フィルム
に前記孔部の形状に応じたデバイスホールを形成し、前
記ビアホールの少なくとも内壁面およびその周辺に前記
半田ボールの半田付けの温度と時間とに応じた厚さの導
電性めっきを被覆し、前記第２の金属層を加工して所定
のパターンの配線層とし、前記絶縁フィルムの前記第１
の面において前記ビアホールに前記導電性めっきを介し
て前記半田付けの温度と時間によって前記半田ボールを
半田付けすることを特徴とするＢＧＡ用ＴＡＢテープの
製造方法を提供するものである。
め、所定のパターンでアレイ状に配置された半田ボール
を外部回路への接続用端子として有するＢＧＡ用ＴＡＢ
テープの製造方法において、第１の金属層を第１の面に
有し、接着剤層を第２の面に有する絶縁フィルムを打ち
抜いて前記所定のパターンに応じた打ち抜きパターンの
ビアホールを形成し、前記絶縁フィルムの前記第２の面
に前記接着剤層によって第２の金属層を接着し、前記第
１の金属層を加工して所定の形状の孔部を設け、前記孔
部からレーザを照射することによって前記絶縁フィルム
に前記孔部の形状に応じたデバイスホールを形成し、前
記ビアホールの少なくとも内壁面およびその周辺に前記
半田ボールの半田付けの温度と時間とに応じた厚さの導
電性めっきを被覆し、前記第２の金属層を加工して所定
のパターンの配線層とし、前記絶縁フィルムの前記第１
の面において前記ビアホールに前記導電性めっきを介し
て前記半田付けの温度と時間によって前記半田ボールを
半田付けすることを特徴とするＢＧＡ用ＴＡＢテープの
製造方法を提供するものである。
【００１２】前者の製造方法において、ビアホールとデ
バイスホールの形成は、上記のように絶縁フィルムの第
２の面に対して第２の金属層を接着する前か、もしく
は、接着した後に行われるが、これらビアホールとデバ
イスホールとは必ずしも同時に形成されるものとは限ら
ない。
バイスホールの形成は、上記のように絶縁フィルムの第
２の面に対して第２の金属層を接着する前か、もしく
は、接着した後に行われるが、これらビアホールとデバ
イスホールとは必ずしも同時に形成されるものとは限ら
ない。
【００１３】また、デバイスホールは、第２の金属層の
接着前の段階で形成されるのが普通であるが、ビアホー
ルの形成については特に接着の前後を選ばない。
接着前の段階で形成されるのが普通であるが、ビアホー
ルの形成については特に接着の前後を選ばない。
【００１４】
【００１１】の製造方法は、レーザ加工によってデバイ
スホールを形成するときに有効であり、ビアホール内面
にはレーザ照射前に金属メッキが形成されていることか
ら、ビアホールがデバイスホール加工のための高出力レ
ーザの影響を受けることがない。
スホールを形成するときに有効であり、ビアホール内面
にはレーザ照射前に金属メッキが形成されていることか
ら、ビアホールがデバイスホール加工のための高出力レ
ーザの影響を受けることがない。
【００１５】上記絶縁フィルムの構成材としては、ポリ
イミドやポリアミドイミドのような耐熱性材料が使用さ
れ、また、第１および第２の金属層を構成する材料とし
ては、銅箔や銅合金箔などが使用される。
イミドやポリアミドイミドのような耐熱性材料が使用さ
れ、また、第１および第２の金属層を構成する材料とし
ては、銅箔や銅合金箔などが使用される。
【００１６】絶縁フィルムの第１の面への第１の金属層
の形成方法としては、接着剤を使用しない方法が望まし
く、具体的には、第１の金属層に対して絶縁フィルム構
成材を直接キャスティングする方法が好適である。
の形成方法としては、接着剤を使用しない方法が望まし
く、具体的には、第１の金属層に対して絶縁フィルム構
成材を直接キャスティングする方法が好適である。
【００１７】絶縁フィルムの第２の面に設けられる接着
剤層は、たとえば、エポキシ樹脂のような硬化型樹脂を
溶剤に溶かした接着剤を塗布し、乾燥することによって
形成されるが、その形成厚さは、配線層のインナリード
と搭載される半導体素子との間の接続形式によって異な
る。
剤層は、たとえば、エポキシ樹脂のような硬化型樹脂を
溶剤に溶かした接着剤を塗布し、乾燥することによって
形成されるが、その形成厚さは、配線層のインナリード
と搭載される半導体素子との間の接続形式によって異な
る。
【００１８】この接着剤層によって絶縁フィルムに貼り
合わされる配線層（第２の金属層）のインナリードと搭
載半導体素子間の接続が、２００℃のような高温下にお
いて行われるワイヤボンディングによる場合には、接着
剤層の厚さはできるだけ薄いことが好ましく、従って、
その厚さとしては７μｍ以下に設定されることが望まし
いが、インナリードと半導体素子間がバンプを利用した
インナリードボンディング（ＴＡＢ接続）によって接続
される場合には、最大５０μｍまで厚く形成することが
可能である。
合わされる配線層（第２の金属層）のインナリードと搭
載半導体素子間の接続が、２００℃のような高温下にお
いて行われるワイヤボンディングによる場合には、接着
剤層の厚さはできるだけ薄いことが好ましく、従って、
その厚さとしては７μｍ以下に設定されることが望まし
いが、インナリードと半導体素子間がバンプを利用した
インナリードボンディング（ＴＡＢ接続）によって接続
される場合には、最大５０μｍまで厚く形成することが
可能である。
【００１９】絶縁フィルムとしてポリイミドフィルムを
使用する場合には、実用レベルの電気絶縁性とテープ搬
送時の強度確保のために、少なくとも２０μｍの厚さを
有していることが望ましく、また、第１の金属層に対し
キャスティングによって一体化するときには、キャステ
ィング性確保のために７５μｍの厚さを上限値として設
定することが望ましい。
使用する場合には、実用レベルの電気絶縁性とテープ搬
送時の強度確保のために、少なくとも２０μｍの厚さを
有していることが望ましく、また、第１の金属層に対し
キャスティングによって一体化するときには、キャステ
ィング性確保のために７５μｍの厚さを上限値として設
定することが望ましい。
【００２０】配線層を構成する第２の金属層としては、
３５μｍ以下の銅箔であることが望ましく、この値は、
特に、配線ピッチが８０μｍ以下であることが要求され
る、いわゆるファインピッチ配線をフォトエッチングに
よって形成するときに、これを保証するための好ましい
上限値となる。
３５μｍ以下の銅箔であることが望ましく、この値は、
特に、配線ピッチが８０μｍ以下であることが要求され
る、いわゆるファインピッチ配線をフォトエッチングに
よって形成するときに、これを保証するための好ましい
上限値となる。
【００２１】ビアホールの大きさは直径５０〜５００μ
ｍ程度であり、また、デバイスホールは、搭載される半
導体素子の大きさによっても様々であるが、たとえば、
その大きさは１０ｍｍ角程度である。
ｍ程度であり、また、デバイスホールは、搭載される半
導体素子の大きさによっても様々であるが、たとえば、
その大きさは１０ｍｍ角程度である。
【００２２】絶縁フィルムの第１の面に導電性めっきを
介して半田付けにより形成される半田ボールは、半導体
素子搭載後に印刷回路基板等の外部回路に接続されたと
きに、熱伸縮に基づくストレスを集中的に受けることを
原因として断線する恐れがあるが、これを防止するため
には、ビアホールの内壁面およびその周辺に形成される
導電性めっきの厚さが重要となる。
介して半田付けにより形成される半田ボールは、半導体
素子搭載後に印刷回路基板等の外部回路に接続されたと
きに、熱伸縮に基づくストレスを集中的に受けることを
原因として断線する恐れがあるが、これを防止するため
には、ビアホールの内壁面およびその周辺に形成される
導電性めっきの厚さが重要となる。
【００２３】その厚さは、ビアホールに対する半田ボー
ル形成の際の温度と時間とに応じた厚さとすることが必
要であり、具体的には、（２４５±５）℃×（６０±１
０）秒のような条件のもとで行われる半田付け作業に耐
えられる厚さを有していることが、前記ストレスに対す
る抵抗力確保のための前提となる。
ル形成の際の温度と時間とに応じた厚さとすることが必
要であり、具体的には、（２４５±５）℃×（６０±１
０）秒のような条件のもとで行われる半田付け作業に耐
えられる厚さを有していることが、前記ストレスに対す
る抵抗力確保のための前提となる。
【００２４】すなわち、半田ボールの半田付け作業が
（２４５±５）℃および（６０±１０）秒の条件下で行
われる場合には、導電性めっきとして銅めっきが適用さ
れるときの好ましいめっき厚さは、７〜１０μｍの範囲
内に設定される。
（２４５±５）℃および（６０±１０）秒の条件下で行
われる場合には、導電性めっきとして銅めっきが適用さ
れるときの好ましいめっき厚さは、７〜１０μｍの範囲
内に設定される。
【００２５】配線層のインナリード部や半田ボールが形
成される部分のボールパッド部には、必要によってニッ
ケル、金、錫、半田等から構成されるメッキ層が形成さ
れる。
成される部分のボールパッド部には、必要によってニッ
ケル、金、錫、半田等から構成されるメッキ層が形成さ
れる。
【００２６】
【発明の実施の形態】次に、本発明によるＢＧＡ用ＴＡ
Ｂテープの製造方法の実施の形態について説明する。
Ｂテープの製造方法の実施の形態について説明する。
【００２７】図１は、本発明の一実施形態における加工
手順を示したものである。まず、（イ）のように、グラ
ンド層または電源層を構成すべき厚さ１８μｍの銅箔１
に対して、ポリイミドを厚さ５０μｍにキャスティング
することによってその第１の面に銅箔１（第１の金属
層）を形成したポリイミドフィルム２を準備し、このポ
リイミドフィルム２の第２の面に硬化性エポキシ樹脂を
主成分とした接着剤層３を１３μｍの厚さに形成し、積
層体４とした。
手順を示したものである。まず、（イ）のように、グラ
ンド層または電源層を構成すべき厚さ１８μｍの銅箔１
に対して、ポリイミドを厚さ５０μｍにキャスティング
することによってその第１の面に銅箔１（第１の金属
層）を形成したポリイミドフィルム２を準備し、このポ
リイミドフィルム２の第２の面に硬化性エポキシ樹脂を
主成分とした接着剤層３を１３μｍの厚さに形成し、積
層体４とした。
【００２８】次に、この積層体４に対して、（ロ）のよ
うに、所定形状の金型を使用した打ち抜き加工を施し、
これにより直径８０μｍの所定のパターンのビアホール
５と半導体素子搭載のための１０ｍｍ角のデバイスホー
ル６とを形成した。
うに、所定形状の金型を使用した打ち抜き加工を施し、
これにより直径８０μｍの所定のパターンのビアホール
５と半導体素子搭載のための１０ｍｍ角のデバイスホー
ル６とを形成した。
【００２９】次いで、（ハ）のように、接着剤層３に対
して厚さ２５μｍの銅箔７（第２の金属層）を貼り合わ
せ、その後、これを１４０℃に加熱することによって接
着剤層３を硬化させた。
して厚さ２５μｍの銅箔７（第２の金属層）を貼り合わ
せ、その後、これを１４０℃に加熱することによって接
着剤層３を硬化させた。
【００３０】（ニ）はデスミヤ処理されたビアホール５
の内壁面とその周辺に対する銅メッキ８の被覆構造を示
したもので、銅メッキ８は電気メッキによって７μｍの
厚さに形成され、その後、この銅メッキ８には、（ホ）
のように、その所定の個所に厚さ１５μｍのフォトソル
ダレジストによる被覆層９が形成された。
の内壁面とその周辺に対する銅メッキ８の被覆構造を示
したもので、銅メッキ８は電気メッキによって７μｍの
厚さに形成され、その後、この銅メッキ８には、（ホ）
のように、その所定の個所に厚さ１５μｍのフォトソル
ダレジストによる被覆層９が形成された。
【００３１】さらに、銅箔７に対しフォトエッチング加
工を施し、これによってインナリード１０と引き回し配
線と入力リードとを含む配線間ピッチ８０μｍの配線層
７′を形成した。
工を施し、これによってインナリード１０と引き回し配
線と入力リードとを含む配線間ピッチ８０μｍの配線層
７′を形成した。
【００３２】次いで、（ヘ）のように、ビアホール５の
内壁面と、被覆層９から露出している銅メッキ８の表面
に対して、下地に１μｍ厚さのニッケルメッキを備えた
０．５μｍ厚さの金メッキ１１を形成し、これによりボ
ールパッド部１２を設けた。
内壁面と、被覆層９から露出している銅メッキ８の表面
に対して、下地に１μｍ厚さのニッケルメッキを備えた
０．５μｍ厚さの金メッキ１１を形成し、これによりボ
ールパッド部１２を設けた。
【００３３】次に、配線層７′の所定の個所にフォトソ
ルダレジストによる厚さ１５μｍの被覆１３を形成した
のち、（ト）のように、ボールパッド部１２に対して、
２４５℃×６０秒の条件のもとで半田ボール１４を半田
付け形成し、これによって所定構造のＢＧＡ用ＴＡＢテ
ープを製造した。
ルダレジストによる厚さ１５μｍの被覆１３を形成した
のち、（ト）のように、ボールパッド部１２に対して、
２４５℃×６０秒の条件のもとで半田ボール１４を半田
付け形成し、これによって所定構造のＢＧＡ用ＴＡＢテ
ープを製造した。
【００３４】（チ）は、以上のようにして製造されたＢ
ＧＡ用ＴＡＢテープに対する半導体素子１５の搭載構造
を示したもので、配線層７′のインナリード１０に対
し、半導体素子１５の電極バンプ１６を接合し、さら
に、これらの周囲を樹脂封止材１７でもって覆い、これ
により所定構造のＢＧＡ用半導体パッケージを構成し
た。
ＧＡ用ＴＡＢテープに対する半導体素子１５の搭載構造
を示したもので、配線層７′のインナリード１０に対
し、半導体素子１５の電極バンプ１６を接合し、さら
に、これらの周囲を樹脂封止材１７でもって覆い、これ
により所定構造のＢＧＡ用半導体パッケージを構成し
た。
【００３５】図２は、図１と同じように、デバイスホー
ルとビアホールとを打ち抜き加工によって形成する場合
の他の実施の形態を示したもので、この実施の形態にお
ける図１との違いは、デバイスホールとビアホールの形
成時期をずらせた点にある。
ルとビアホールとを打ち抜き加工によって形成する場合
の他の実施の形態を示したもので、この実施の形態にお
ける図１との違いは、デバイスホールとビアホールの形
成時期をずらせた点にある。
【００３６】すなわち、（イ）のように、キャスティン
グにより形成されたポリイミドフィルム２と、このフィ
ルム２の第１の面に設けられた銅箔１（第１の金属層）
と、ポリイミドフィルム２の第２の面に形成された接着
剤層３とから構成される積層体４に対して、まず、
（ロ）のように、金型を使用して１０ｍｍ角のデバイス
ホール６を打ち抜き形成した。
グにより形成されたポリイミドフィルム２と、このフィ
ルム２の第１の面に設けられた銅箔１（第１の金属層）
と、ポリイミドフィルム２の第２の面に形成された接着
剤層３とから構成される積層体４に対して、まず、
（ロ）のように、金型を使用して１０ｍｍ角のデバイス
ホール６を打ち抜き形成した。
【００３７】次に、（ハ）のように、接着剤層３に対し
て第２の金属層である銅箔７を貼り合わせたのち、
（ニ）のように、金型を使用した打ち抜きによって直径
８０μｍの所定のパターンのビアホール５を形成し、さ
らに、銅箔７を対象にしてフォトエッチングを施すこと
により、インナリード１０と引き回し配線と入力リード
とを含む配線層７′を形成した。
て第２の金属層である銅箔７を貼り合わせたのち、
（ニ）のように、金型を使用した打ち抜きによって直径
８０μｍの所定のパターンのビアホール５を形成し、さ
らに、銅箔７を対象にしてフォトエッチングを施すこと
により、インナリード１０と引き回し配線と入力リード
とを含む配線層７′を形成した。
【００３８】図１の場合とは異なって、本実施形態にお
けるビアホール５は、銅箔１から配線層７′までの積層
体全体を貫通したかたちで形成されている。
けるビアホール５は、銅箔１から配線層７′までの積層
体全体を貫通したかたちで形成されている。
【００３９】次いで、このビアホール５は、内面をデス
ミヤ処理されたのち、（ホ）のように、その内壁面から
銅箔１および配線層７′の所定の個所にかけて、厚さ
８．５μｍの銅メッキ８が被覆形成され、その後、この
銅メッキ８には、その所定の個所に厚さ１５μｍのフォ
トソルダレジストによる被覆層９が形成され、これによ
りボールパッド部１２も形成され、その後、（ヘ）のよ
うに、銅箔１のボールパッド部１２上に半田ボール１４
が２４５℃×６０秒の条件下で半田付け形成されること
により、所定のＢＧＡ用ＴＡＢテープとされた。
ミヤ処理されたのち、（ホ）のように、その内壁面から
銅箔１および配線層７′の所定の個所にかけて、厚さ
８．５μｍの銅メッキ８が被覆形成され、その後、この
銅メッキ８には、その所定の個所に厚さ１５μｍのフォ
トソルダレジストによる被覆層９が形成され、これによ
りボールパッド部１２も形成され、その後、（ヘ）のよ
うに、銅箔１のボールパッド部１２上に半田ボール１４
が２４５℃×６０秒の条件下で半田付け形成されること
により、所定のＢＧＡ用ＴＡＢテープとされた。
【００４０】図３は、ビアホールとデバイスホールの形
成を打ち抜き加工とレーザ加工の併用によって行う形式
の本発明ＴＡＢテープ製造方法における実施の形態を示
したものである。
成を打ち抜き加工とレーザ加工の併用によって行う形式
の本発明ＴＡＢテープ製造方法における実施の形態を示
したものである。
【００４１】まず、（イ）のように、厚さ１８μｍの銅
箔１（第１の金属箔）に対してポリイミドフィルム２を
５０μｍの厚さになるようにキャスティング形成した材
料を準備し、次に、このポリイミドフィルム２の第２の
面に１３μｍ厚さの硬化型エポキシ系接着剤層３を形成
することによって積層体４を製作した。
箔１（第１の金属箔）に対してポリイミドフィルム２を
５０μｍの厚さになるようにキャスティング形成した材
料を準備し、次に、このポリイミドフィルム２の第２の
面に１３μｍ厚さの硬化型エポキシ系接着剤層３を形成
することによって積層体４を製作した。
【００４２】次いで、（ロ）のように、この積層体４を
対象とした打ち抜き加工を行い、これにより８０μｍの
直径を有する所定のパターンのビアホール５を形成し
た。
対象とした打ち抜き加工を行い、これにより８０μｍの
直径を有する所定のパターンのビアホール５を形成し
た。
【００４３】次に、（ハ）のように、接着剤層３に対し
て２５μｍ厚さの銅箔７（第２の金属層）を貼り合わ
せ、これを１４０℃に加熱することによって接着剤層３
を硬化させ、その後、（ニ）のように、銅箔１を対象と
したフォトエッチング加工を行うことにより銅箔１に対
して１０ｍｍ角の孔部６′を形成し、さらに、ビアホー
ル５をデスミヤ処理したのち、ビアホール５の内壁面お
よびその周辺にかけて電気メッキによる厚さ１０μｍの
銅メッキ８を被覆した。
て２５μｍ厚さの銅箔７（第２の金属層）を貼り合わ
せ、これを１４０℃に加熱することによって接着剤層３
を硬化させ、その後、（ニ）のように、銅箔１を対象と
したフォトエッチング加工を行うことにより銅箔１に対
して１０ｍｍ角の孔部６′を形成し、さらに、ビアホー
ル５をデスミヤ処理したのち、ビアホール５の内壁面お
よびその周辺にかけて電気メッキによる厚さ１０μｍの
銅メッキ８を被覆した。
【００４４】次に、（ホ）のように、ポリイミドフィル
ム２に対して上部よりＣＯ2 レーザ１８を照射すること
により、孔部６′と同じ形状のデバイスホール６を形成
し、さらに、銅箔７を対象としたフォトエッチング加工
を行うことによって、（ヘ）のように、インナリード１
０と引き回し配線と入力リードを含む所定パターンの配
線層７′を形成した。９は銅メッキ８の必要個所に設け
られた厚さ１５μｍのフォトソルダレジスト被覆層であ
る。
ム２に対して上部よりＣＯ2 レーザ１８を照射すること
により、孔部６′と同じ形状のデバイスホール６を形成
し、さらに、銅箔７を対象としたフォトエッチング加工
を行うことによって、（ヘ）のように、インナリード１
０と引き回し配線と入力リードを含む所定パターンの配
線層７′を形成した。９は銅メッキ８の必要個所に設け
られた厚さ１５μｍのフォトソルダレジスト被覆層であ
る。
【００４５】（ト）において１１は、銅メッキ９上に１
μｍ厚さのニッケルメッキを介して形成された０．５μ
ｍ厚さの金メッキであり、１２はこれによって形成され
たボールパッド部、１３は配線層７′の所定の個所に形
成された１５μｍ厚さのフォトソルダレジストによる被
覆層を示す。
μｍ厚さのニッケルメッキを介して形成された０．５μ
ｍ厚さの金メッキであり、１２はこれによって形成され
たボールパッド部、１３は配線層７′の所定の個所に形
成された１５μｍ厚さのフォトソルダレジストによる被
覆層を示す。
【００４６】（チ）の１４は、ボールパッド部１２上に
設けられた半田ボールを示し、この半田ボール１４は２
４５℃×６０秒の条件のもとで形成されたもので、これ
により所定の構造のＢＧＡ用ＴＡＢテープが完成した。
設けられた半田ボールを示し、この半田ボール１４は２
４５℃×６０秒の条件のもとで形成されたもので、これ
により所定の構造のＢＧＡ用ＴＡＢテープが完成した。
【００４７】本実施形態の場合には、ポリイミドフィル
ム２へのデバイスホール６の形成をレーザ加工によって
行ったが、レーザ照射時におけるビアホール５は、その
内面が銅メッキ８によって保護された状態にあることか
ら、デバイスホール形成のための高出力のレーザ１８を
受けても、ビアホール５の内面に変形をきたす恐れがな
く、従って、この方法は、レーザによってデバイスホー
ルの穿設を行う加工形式にとっては、有効な方法であ
る。
ム２へのデバイスホール６の形成をレーザ加工によって
行ったが、レーザ照射時におけるビアホール５は、その
内面が銅メッキ８によって保護された状態にあることか
ら、デバイスホール形成のための高出力のレーザ１８を
受けても、ビアホール５の内面に変形をきたす恐れがな
く、従って、この方法は、レーザによってデバイスホー
ルの穿設を行う加工形式にとっては、有効な方法であ
る。
【００４８】次に、以上の図１〜３の実施の形態によっ
て製造され、それぞれに１個のデバイスホール６と１２
８個のビアホール５とを形成された各ＢＧＡ用ＴＡＢテ
ープを対象に、特性試験を実施した結果について説明す
る。
て製造され、それぞれに１個のデバイスホール６と１２
８個のビアホール５とを形成された各ＢＧＡ用ＴＡＢテ
ープを対象に、特性試験を実施した結果について説明す
る。
【００４９】試験は、マイナス５５℃と、プラス１５０
℃とに各３０分づゝ保持するのを１サイクルとしたヒー
トサイクル試験によって行われ、２００サイクル、５０
０サイクル、１，０００サイクルの各サイクル時におけ
る導通抵抗を測定し、その変化の状況を観察することに
よって行われたが、図１〜３により製造されたいずれの
ＴＡＢテープにも導通抵抗の増加は認められず、半田ボ
ール１５の脱落も１個もなく、高い熱ストレス安定性が
確認された。
℃とに各３０分づゝ保持するのを１サイクルとしたヒー
トサイクル試験によって行われ、２００サイクル、５０
０サイクル、１，０００サイクルの各サイクル時におけ
る導通抵抗を測定し、その変化の状況を観察することに
よって行われたが、図１〜３により製造されたいずれの
ＴＡＢテープにも導通抵抗の増加は認められず、半田ボ
ール１５の脱落も１個もなく、高い熱ストレス安定性が
確認された。
【００５０】また、温度８５℃および湿度８５％の環境
下において、ＤＣバイアス２４Ｖによるマイグレーショ
ン試験を連続１，０００時間実施したが、銅メッキをし
たビアホールにおける導通破壊はなく、上下２層の銅箔
間での絶縁破壊も認められなかった。
下において、ＤＣバイアス２４Ｖによるマイグレーショ
ン試験を連続１，０００時間実施したが、銅メッキをし
たビアホールにおける導通破壊はなく、上下２層の銅箔
間での絶縁破壊も認められなかった。
【００５１】
【発明の効果】以上説明したように、本発明によるＢＧ
Ａ用ＴＡＢテープによれば、ビアホールとデバイスホー
ルとを打ち抜きによって加工するか、あるいは、ビアホ
ールを打ち抜きによって形成し、その内面に金属メッキ
を形成したのちに、レーザ加工によるデバイスホールの
形成を行うものであることから、従来のようにビアホー
ルが過剰レーザのために変形する要因が介在せず、従っ
て、均質なビアホールを備えたＢＧＡ用ＴＡＢテープを
提供することができる。
Ａ用ＴＡＢテープによれば、ビアホールとデバイスホー
ルとを打ち抜きによって加工するか、あるいは、ビアホ
ールを打ち抜きによって形成し、その内面に金属メッキ
を形成したのちに、レーザ加工によるデバイスホールの
形成を行うものであることから、従来のようにビアホー
ルが過剰レーザのために変形する要因が介在せず、従っ
て、均質なビアホールを備えたＢＧＡ用ＴＡＢテープを
提供することができる。
【００５２】また、ビアホールの少なくとも内壁面およ
びその周辺に対して、半田ボールの半田付け温度と半田
付け時間とに応じた厚さを有する導電性めっきを被覆す
るものであることから、この導電性めっきの存在が、半
田ボール形成部分に対して、熱伸縮に基づくストレスが
集中したときの抵抗力を与えることになり、従って、熱
伸縮ストレスのために半田ボールの部分で断線するよう
な事態を未然に防止することができる。
びその周辺に対して、半田ボールの半田付け温度と半田
付け時間とに応じた厚さを有する導電性めっきを被覆す
るものであることから、この導電性めっきの存在が、半
田ボール形成部分に対して、熱伸縮に基づくストレスが
集中したときの抵抗力を与えることになり、従って、熱
伸縮ストレスのために半田ボールの部分で断線するよう
な事態を未然に防止することができる。
【図１】本発明によるＢＧＡ用ＴＡＢテープ製造方法の
実施の形態説明図であり、（イ）〜（ト）はその製造手
順を示し、（チ）は半導体素子の搭載構造を示す。
実施の形態説明図であり、（イ）〜（ト）はその製造手
順を示し、（チ）は半導体素子の搭載構造を示す。
【図２】本発明によるＢＧＡ用ＴＡＢテープ製造方法の
他の実施形態説明図であり、（イ）〜（ヘ）はその製造
手順である。
他の実施形態説明図であり、（イ）〜（ヘ）はその製造
手順である。
【図３】本発明によるＢＧＡ用ＴＡＢテープのさらに他
の実施形態説明図であり、（イ）〜（チ）はその製造手
順説明図である。
の実施形態説明図であり、（イ）〜（チ）はその製造手
順説明図である。
【図４】従来の製造方法における問題点説明図。
１ 銅箔 ２ ポリイミドフィルム ３ 接着剤層 ５ ビアホール ６ デバイスホール ６′孔部 ７ 銅箔 ７′配線層 ８ 銅メッキ １４ 半田ボール １８ レーザ
Claims (6)
- 【請求項１】所定のパターンでアレイ状に配置された半
田ボールを外部回路への接続用端子として有し、さら
に、前記所定のパターンに応じたパターンのビアホール
と半導体素子を搭載するためのデバイスホールとを備え
たＢＧＡ用ＴＡＢテープの製造方法において、 第１の金属層を第１の面に有し、接着剤層を第２の面に
有する絶縁フィルムの前記第２の面に前記接着剤層によ
って第２の金属層を接着し、この接着の前もしくは接着
の後に前記ビアホールとデバイスホールを打ち抜きによ
って形成し、前記ビアホールの少なくとも内壁面および
その周辺に前記半田ボールの半田付けの温度と時間に応
じた厚さの導電性めっきを被覆し、前記第２の金属層を
加工して所定のパターンの配線層とし、前記絶縁フィル
ムの前記第１の面において前記ビアホールに前記導電性
めっきを介して前記半田付けの温度と時間によって前記
半田ボールを半田付けすることを特徴とするＢＧＡ用Ｔ
ＡＢテープの製造方法。 - 【請求項２】前記導電性めっきの被覆は、前記半田付け
の温度と時間を（２４５±５）℃×（６０±１０）秒と
したとき、７〜１０μｍの厚さの銅めっきの被覆である
ことを特徴とする請求項第１項記載のＢＧＡ用ＴＡＢテ
ープ。 - 【請求項３】前記絶縁フィルムは、厚さが２０〜７５μ
ｍのポリイミドフィルムであり、前記配線層を構成する
前記第２の金属層は、厚さが３５μｍ以下の銅箔である
ことを特徴とする請求項第１項記載のＢＧＡ用ＴＡＢテ
ープ。 - 【請求項４】所定のパターンでアレイ状に配置された半
田ボールを外部回路への接続用端子として有するＢＧＡ
用ＴＡＢテープの製造方法において、 第１の金属層を第１の面に有し、接着剤層を第２の面に
有する絶縁フィルムを打ち抜いて前記所定のパターンに
応じた打ち抜きパターンのビアホールを形成し、前記絶
縁フィルムの前記第２の面に前記接着剤層によって第２
の金属層を接着し、前記第１の金属層を加工して所定の
形状の孔部を設け、前記孔部からレーザを照射すること
によって前記絶縁フィルムに前記孔部の形状に応じたデ
バイスホールを形成し、前記ビアホールの少なくとも内
壁面およびその周辺に前記半田ボールの半田付けの温度
と時間に応じた厚さの導電性めっきを被覆し、前記第２
の金属層を加工して所定のパターンの配線層とし、前記
絶縁フィルムの前記第１の面において前記ビアホールに
前記導電性めっきを介して前記半田付けの温度と時間に
よって前記半田ボールを半田付けすることを特徴とする
ＢＧＡ用ＴＡＢテープの製造方法。 - 【請求項５】前記導電性めっき被覆は、前記半田付けの
温度と時間を（２４５±５）℃×（６０±１０）秒とし
たとき、７〜１０μｍの厚さの銅メッキの被覆であるこ
とを特徴とする請求項第４項記載のＢＧＡ用ＴＡＢテー
プの製造方法。 - 【請求項６】前記絶縁フィルムは、厚さが２０〜７５μ
ｍのポリイミドフィルムであり、前記配線層を構成する
前記第２の金属層は、厚さが３５μｍ以下の銅箔である
ことを特徴とする請求項第４項記載のＢＧＡ用ＴＡＢテ
ープの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28832897A JP3324472B2 (ja) | 1997-10-21 | 1997-10-21 | Ｂｇａ用ｔａｂテープの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28832897A JP3324472B2 (ja) | 1997-10-21 | 1997-10-21 | Ｂｇａ用ｔａｂテープの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11121541A true JPH11121541A (ja) | 1999-04-30 |
| JP3324472B2 JP3324472B2 (ja) | 2002-09-17 |
Family
ID=17728770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28832897A Expired - Fee Related JP3324472B2 (ja) | 1997-10-21 | 1997-10-21 | Ｂｇａ用ｔａｂテープの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3324472B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008157108A2 (en) * | 2007-06-12 | 2008-12-24 | Texas Instruments Incorporated | Metal plugged substrates with no adhesive between metal and polyimide |
| CN104505350A (zh) * | 2014-12-24 | 2015-04-08 | 恒汇电子科技有限公司 | 双面导电ic卡载带及其加工方法 |
-
1997
- 1997-10-21 JP JP28832897A patent/JP3324472B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008157108A2 (en) * | 2007-06-12 | 2008-12-24 | Texas Instruments Incorporated | Metal plugged substrates with no adhesive between metal and polyimide |
| WO2008157108A3 (en) * | 2007-06-12 | 2009-09-11 | Texas Instruments Incorporated | Metal plugged substrates with no adhesive between metal and polyimide |
| US7918018B2 (en) | 2007-06-12 | 2011-04-05 | Texas Instruments Incorporated | Method of fabricating a semiconductor device |
| US8471155B2 (en) | 2007-06-12 | 2013-06-25 | Texas Instruments Incorporated | Metal plugged substrates with no adhesive between metal and polyimide |
| CN104505350A (zh) * | 2014-12-24 | 2015-04-08 | 恒汇电子科技有限公司 | 双面导电ic卡载带及其加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3324472B2 (ja) | 2002-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4541753B2 (ja) | 電子部品実装構造の製造方法 | |
| JPH0888245A (ja) | 半導体装置 | |
| JP2004342988A (ja) | 半導体パッケージの製造方法、及び半導体装置の製造方法 | |
| JPH09199635A (ja) | 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ | |
| JP2001250876A (ja) | 半導体装置及びその製造方法 | |
| JP3116926B2 (ja) | パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法 | |
| JP2000286304A (ja) | 半導体素子の製造方法、および半導体素子、および半導体装置の製造方法、および半導体装置、ならびに実装モジュール | |
| JP3324472B2 (ja) | Ｂｇａ用ｔａｂテープの製造方法 | |
| JPH0897330A (ja) | チップキャリア及びその製造方法 | |
| JP4593444B2 (ja) | 電子部品実装構造体の製造方法 | |
| JP2001053194A (ja) | ２層配線ｔａｂテープ及びその製造方法 | |
| JP2006310543A (ja) | 配線基板及びその製造方法、半導体回路素子付き配線基板 | |
| JPH1117309A (ja) | 電子部品の接続機構、これを用いた電子回路基板、接続機構の製造方法 | |
| JP2006222257A (ja) | 配線基板とその製造方法、およびそれを用いた半導体装置 | |
| JP3351312B2 (ja) | Ｔ−ｂｇａ用ｔａｂテープの製造方法 | |
| JP3279225B2 (ja) | バンプを有する電子部品及びその実装構造 | |
| JP2003163240A (ja) | 半導体装置およびその製造方法 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002176267A (ja) | 電子部品、回路装置とその製造方法並びに半導体装置 | |
| JP3541741B2 (ja) | 多層ｔａｂテープの製造方法 | |
| JP2001053116A (ja) | ２層配線ｔａｂテープ及びその製造方法 | |
| JPH10326849A (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP2002151618A (ja) | ビルドアッププリント配線板およびその製造方法 | |
| JP4927145B2 (ja) | 電子部品実装構造の製造方法 | |
| JPH09321169A (ja) | 半導体パッケージ、半導体パッケージ回路板および半導体パッケージ用部材 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090705 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |