CN100355049C - 安装电子元件用的薄膜载带 - Google Patents

安装电子元件用的薄膜载带 Download PDF

Info

Publication number
CN100355049C
CN100355049C CNB2003801030413A CN200380103041A CN100355049C CN 100355049 C CN100355049 C CN 100355049C CN B2003801030413 A CNB2003801030413 A CN B2003801030413A CN 200380103041 A CN200380103041 A CN 200380103041A CN 100355049 C CN100355049 C CN 100355049C
Authority
CN
China
Prior art keywords
electronic component
solder mask
splicing ear
film carrier
carrier tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003801030413A
Other languages
English (en)
Other versions
CN1711631A (zh
Inventor
片冈龙男
五月女弘幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Publication of CN1711631A publication Critical patent/CN1711631A/zh
Application granted granted Critical
Publication of CN100355049C publication Critical patent/CN100355049C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20104—Temperature range 100 C=<T<150 C, 373.15 K =< T < 423.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20105—Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20106—Temperature range 200 C=<T<250 C, 473.15 K =<T < 523.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及一种安装电子元件用的薄膜载带，在绝缘膜表面，具有连接内部连接端子、外部连接端子以及连接它们的连接端子的配线，为露出该连接端子涂覆阻焊层，在安装电子元件时，通过向该内部连接端子施加超声波，建立电子元件的连接端子与内部连接端子的连接；从该阻焊层引出的内部连接端子与电子元件的连接端子连接的部分到阻焊层的边缘部之间，以及距该阻焊层的被涂覆阻焊层的边缘部1000μm的范围内，被阻焊层保护部分的配线形成近似直线状；具有上述构成的本发明的安装电子元件用的薄膜载带在施加超声波时没有应力集中，所以在布线图上不容易产生裂缝或断线。

Description

安装电子元件用的薄膜载带
技术领域
本发明涉及将电子元件通过超声波加热安装到膜形载体时，在膜形载体上形成的布线图不容易产生裂缝或断线的安装电子元件用的薄膜载带。
背景技术
作为将半导体芯片等的电子元件(Device)安装到膜形载体的方法，已知引线接合焊接法、TAB法、倒装芯片(FC)法等安装方法，在上述安装方法中，向膜形载体安装电子元件时，通过对形成在膜形载体上的布线图加热并使用超声波，将连接部件和布线图的连接端口(Bonding pad焊接区)进行电气连接的情况较多。使用上述电子元件的安装方法时，例如，在用金属线等导电性金属细线的引线接合焊接法中，将导电性金属细线的一端接合到电子元件上形成的电极片(Device上的电极)，再将该导电性金属细线的另一端接合到作为膜形载体的内部端口的焊接区，从而将电子元件和膜形载体电气连接。
关于该引线接合焊接法参照附图进行更详细的说明，如图10所示，在电子元件80中，使用金属线87将形成在输出端口上的电极片81和形成在膜形载体89上的焊接区88进行电气连接时，将金属线87连接到电极片81或者焊接区88，使用焊头(没有图示)在加热时使用超声波，将金属线87焊接到电极片81以及焊接区88上，从而可以将电子元件80安装到膜形载体89上。
但是，形成有上述焊接区88的膜形载体89通过以下步骤制造，大致在聚酰亚胺膜等绝缘膜86表面上贴附电解铜箔等导电性金属箔，在该导电性金属箔的表面涂覆感光性树脂层，通过将该感光性树脂层按所需图样进行感光显影，形成由感光性树脂构成的图样，将该图样作为掩膜材料，通过有选择性地腐蚀导电性金属箔而形成与由感光性树脂构成的图样相应的布线图，为露出上述布线图的焊接区88而设置阻焊层85。
在现有技术中，向上述膜形载体89通过引线接合焊接安装电子元件80的时候，在加热条件下使用超声波，使用金属线87连接电极片81和焊接区88。当形成配线的导电性金属箔厚，而且在所形成的配线宽度较大的膜形载体上，使用上述超声波的焊接方法并不会产生特别的问题。
但是在最近，为了高集成地安装电子元件，按Ball Grid Array(BGA)、Chip On Film(CSP)安装的电子元件和膜形载体使用具有大约相等的面积的膜形载体，在上述膜形载体中，在使用非常薄的导电性金属箔的同时，形成的配线宽度也变得狭窄。而且，在BGA、CSP等方式中，在形成的布线图上涂覆阻焊层，然后在该阻焊层上使用粘接剂粘贴电子元件，通过使用金属线，对从阻焊层边缘部露出的焊接区和形成在未贴附电子元件部分的电极片进行引线接合焊接来安装电子元件，这样，作为阻焊剂可使用比较硬质的树脂。因此形成在绝缘膜上的布线图通过绝缘膜86和阻焊层85被牢固地挟持，所以对于振动等的自由度变得很低。
安装电子元件后，如果要从外部应力保护布线图，上述布线图最好用绝缘膜和阻焊层牢固地挟持来保护。但是，使用引线接合焊接来安装电子元件时，有必要对焊接区使用超声波而向布线图施加振动；布线图用阻焊层和绝缘膜牢固地挟持时，使阻焊层的边缘部分附近的布线图直接受到施于焊接区的超声波的振动影响。并且，上述布线图是由薄的导电金属箔形成的，因其宽度窄，所以产生了在BGA以及CSP等膜形载体中的布线图断线的产生、布线图中裂缝的产生、阻焊层中裂缝的产生等的发生率比现有的膜形载体显著升高的新问题。
尤其，为了提高生产效率，在加热条件下短时间施加高能量超声波来进行引线接合焊接时，产生裂缝的发生率、断线的发生率、阻焊层中裂缝的发生率会显著升高，这种现象对生产率的提高、膜形载体的制造成本的降低以及所得安装电子元件的膜形载体的质量等产生非常重要的影响。
发明内容
本发明的目的是提供一种引线接合焊接时通过超声波加热安装到膜形载体时，在膜形载体上形成的布线图不容易产生裂缝或断线的安装电子元件用的薄膜载带。
本发明的安装电子元件用的薄膜载带中，在绝缘膜表面具有连接内部连接端子、外部连接端子以及连接这些连接端子的配线，为露出该连接端子涂覆有阻焊层，在安装电子元件时，通过向该内部连接端子施加超声波而使电子元件的连接端子和内部连接端子形成连接，所述安装电子元件用的薄膜载带中，其特征是：从内部连接端子与电子元件的连接端子形成连接的部分到阻焊层的边缘部分之间，以及由该阻焊层的涂覆边缘部分开始1000μm的范围内的阻焊层所保护部分的配线形成近似直线状；上述内部连接端子、外部连接端子以及连接两者的配线形成的布线图是，通过有选择地腐蚀电解铜箔形成的；至少形成所述内部连接端子以及配线的电解铜箔的结晶构造，在引线接合焊接之前和引线接合焊接之后，具有同一性。
上述本发明的安装电子元件用的薄膜载带构成是，在电子元件之间形成连接之前构成配线的导电性金属，和在电子元件之间形成连接之后构成配线的导电性金属具有相同的结晶构造；为建立电子元件之间的连接而施加的超声波以及加热，不会使导电性金属的结晶构造发生实质性变化。
具有上述构成的本发明中安装电子元件用的薄膜载带中，为形成电子元件之间的连接，在加热条件下施加超声波，在本发明的安装电子元件用的薄膜载带中，因具有使用该超声波而作用于布线图的应力不容易集中的构造，所以可以防止应力集中引起的配线破断或裂缝，也对防止阻焊层中裂缝的产生非常有效。
附图说明
图1为本发明的安装电子元件用的薄膜载带的一实施例的截面图；
图2为在本发明的安装电子元件用的薄膜载带中形成的内部连接端子引线接合焊接后状态立体图；
图3为放大引线接合焊接后内部连接端子部分的放大平面图；
图4为图3中A-A截面图；
图5为焊接区附近的布线图中产生裂缝或断线的状况示意图；
图6为焊接区附近的布线图中产生裂缝或断线的状况示意图；
图7为显示产生裂缝或断线部分的电解铜颗粒构造的截面示例的电子显微镜照片；
图8为显示电解铜的截面的颗粒构造示例的电子显微镜照片；
图9为本发明的安装电子元件用的薄膜载带的其它实施例的截面图；
图10为现有的安装电子元件用的薄膜载带中引线接合焊接的状态截面图。
具体实施方式
下面对本发明的安装电子元件用的薄膜载带的具体实施例进行详细的说明。
图1为本发明的安装电子元件用的薄膜载带的一实施例的截面图；图2为在本发明的安装电子元件用的薄膜载带中形成的内部连接端子引线接合焊接后状态立体图；图3为放大引线接合焊接后内部连接端子部分的放大平面图；图4为图3中A-A截面图。
本发明的安装电子元件用的薄膜载带10包括：绝缘膜11；该绝缘膜11至少一面上形成的布线图12；阻焊层15，使该布线图12的内部连接端子13以及外部连接端子14露出在外。而且，在从该阻焊层15露出的内部连接端子13以及外部连接端子14的表面上，通常根据用途，使用锡、焊料、金、镍金等进行电镀处理。图1～4所示的安装电子元件用的薄膜载带中，在阻焊层15的表面通过粘接剂层27配置电子元件21。
图1以及图2所示本发明的安装电子元件用的薄膜载带10可以通过以下方法制造，绝缘膜11的表面上粘贴导电性金属箔，该导电性金属箔表面涂覆感光性树脂，该感光性树脂经过曝光、显影形成所需要的图样，导电性金属箔作为掩膜材料对该图样进行有选择地腐蚀，从而形成由导电性金属构成的布线图。
形成本发明中安装电子元件用的薄膜载带10的绝缘膜11，由于在进行腐蚀时与酸等接触，所以具有不被上述药品侵蚀的耐腐蚀性以及焊接时加热也不变质的耐热性。作为形成该绝缘膜11的材料可以使用聚酯、聚酰胺、聚酰亚胺等。特别在本发明中，优选使用由聚酰亚胺形成的膜。该聚酰亚胺与其他树脂比较具有卓越的耐热性，并且耐腐蚀性也很好。
作为该聚酰亚胺树脂可以使用由苯均四酸二酐和芳香二胺合成的芳香聚酰亚胺、联苯四羧酸二酐和芳香二胺合成的具有联苯骨架的芳香聚酰亚胺等。特别在本发明中优选具有联苯骨架的芳香聚酰亚胺(例如，商品名：Upilex S，宇部兴产(株)提供)。具有联苯骨架的芳香聚酰亚胺与其他芳香聚酰亚胺相比吸水性低。在本发明中可能使用绝缘膜11的厚度通常25～125μm，优选25～75μm范围内的。
在形成本发明中安装电子元件用的薄膜载带10的绝缘膜11中，在两边缘部设置有露出链齿孔(穿孔)19和露出电极衬垫的焊接电极孔18。而且，最好还设置开口部、定位孔等(未图示)。
在本发明中，作为该导电性金属箔可以使用铜箔、铝箔等。这里适合使用的铜箔有压延铜箔以及电解铜箔，特别在本发明中使用电解铜箔时效率较高。
在制造安装电子元件用的薄膜载带10时，适合的电解铜箔的使用厚度在现今电子元件高集成安装的要求下逐渐地变薄，本发明的安装电子元件用的薄膜载带通常平均厚度小于等于75μm，当优选使用小于等于35μm的电解铜箔时，也不容易发生断线。对于该电解铜箔厚度的下限值没有特别限制，但平均厚度不足5μm的电解铜箔在工业批量生产上很困难，而且即使制造出具有上述平均厚度的电解铜箔，使用很困难，因此，在本发明中能有效地被使用的电解铜箔的厚度的下限值为5μm。
在上述导电性金属薄上涂覆感光性树脂，通过让上述感光性树脂层曝光、显影，形成由感光性树脂构成的图样，将该图样作为掩膜材料对导电性金属进行有选择地腐蚀，从而形成由导电性金属构成的布线图12。
在上述布线图12中包括为与电子元件21形成连接而设的内部连接端子13和外部连接端子14，该内部连接端子13和外部连接端子14是通过使用有选择地腐蚀导电性金属薄而形成的配线16来进行连接的。
该布线图12是通过对导电性金属薄有选择地腐蚀而形成，通过用于连接电子元件21的内部连接端子13，以及在该内部连接端子13上通过配线16连接并用于连接外部的外部连接端子14，来建立新的连接，因此有必要保证这些端子是处于露出状态的，且用于将内部连接端子13以及外部连接端子14进行连接的配线16为了防止在制造膜形载体时、安装电子元件时、搬运时的配线16的损伤，并且为确保与邻接配线的电气绝缘性，而涂覆阻焊剂来保护配线16。在图1～3中，该阻焊剂涂覆层(即，阻焊层)用序号15表示。
上述阻焊层15可以通过使用印网掩模(Screen Mask)等来涂覆阻焊剂，并加热硬化，或通过加热压延以一定形状冲压的、用于形成阻焊剂的树脂片而形成。
通过形成上述阻焊层15，布线图12被该阻焊层15牢固地挟持在其与绝缘膜11之间，则布线图12不容易受到来自外部的物理应力而损伤。
通过上述阻焊层15，能有效地保护布线图12不受外部应力的影响，另外，因为形成有阻焊层15保护的部分的布线图12被牢固地固定在阻焊层15和绝缘膜11之间，故对于布线图内部产生的应力的缓和性降低。
在本发明的安装电子元件用的薄膜载带10中，为建立电子元件21和该膜形载体之间的连接，例如如图1所示，将金属线25等导电性金属细线的一端焊接在电子元件21上的电极片22，同时将另一端用焊头30焊接到布线图12的内部连接端子中的焊接区13上。这里使用焊头30时，将金属线等导电性金属细线25按压在焊接区(内部连接端子)13上，然后通过加热并施加超声波，将导电性金属细线25焊接在焊接区13的表面。焊接时加热用平板40的温度通常为120～200℃，超声波输出为0.5～1.0W范围，使用上述范围能量的超声波导将电性金属细线25焊接到焊接区上。例如使用超过75μm厚的电解铜箔时，并未考虑包括焊接区13在内的布线图12自身的来自焊头30的超声波影响。但是，随着在形成布线图12时使用的电解铜箔厚度的变薄，在布线图12上裂缝或断线的产生率变高。上述布线图12中的裂缝或断线不是随机发生的，裂缝或断线发生具有一定的规律。即，上述布线图12中产生的裂缝或断线是在使用焊头30在加热条件下施加超声波后产生的；关于产生裂缝或断线处，检查布线图的电解铜箔的结晶构造，经产生裂缝或断线处截面的结晶构造与没有产生裂缝或断线的部分比较后，发现产生裂缝或断线部分的结晶颗粒被粗大化并变圆滑，该粗大化并变圆滑的晶格成为断裂点(breaking point)。该产生破裂的部分是以焊接区13上施加超声波的部分为基点并集中在阻焊层15一侧，在阻焊层15下面，集中在从阻焊层15的边缘部15a到内侧1000μm处的范围内，而且，上述裂缝或断线集中发生在布线图12形状急剧变化的点。
一般，形成布线图所使用的电解铜箔是具有以细小角度延伸的电解沉积组织结构，这种电解铜箔组织结构在形成布线图后也不变，而且未产生裂缝或断线部分的结构和使用前的电解铜箔的结构相同。在电解铜箔、焊接前的布线图以及焊接后的布线图中，如果电解铜箔的结晶构造具有同一性，那么不产生裂缝或断线。对于电解铜箔，已确认：电解铜箔的结晶构造在300℃下加热1小时也不变，而在400℃下加热30分钟时，发生与上述布线图产生的裂缝或断线部分相同的电解铜结晶颗粒粗大化并再结晶变圆滑的状态。但是，在绝缘膜上形成布线图的工序中，没有将电解铜放置在如上所述剧烈的加热条件下的工序。为建立电子元件之间的连接，在加热条件下施加超声波时，虽然该过热温度比上述电解铜的再结晶温度低，但是在布线图上还是产生了相当于将上述电解铜箔30分钟加热到400℃时所产生热应力以上的应力，并集中在局部。即，上述应力是，一侧端部通过阻焊层15牢固地固定于绝缘膜11的状态下，向内侧连接端子(焊接区)13在加热条件下施加超声波，从被施加超声波的焊接区13的部分向阻焊层15方向产生应力集中。然后，由该超声波引起的应力还向被阻焊层15和绝缘膜11间挟持的布线图12转移，其影响波及到从阻焊层15的边缘部15a开始1000μm范围内的布线图12。尤其是处于阻焊层15的边缘部15a开始1000μm范围内的布线图，因其与阻焊层的一体性较高，一旦在该部分的布线图12中出现超声波的影响，其影响则有可能涉及到与该布线图12形成一体的阻焊层，如果在该部分布线图12上产生裂缝或断线，在对该部分进行保护的阻焊层15上也产生裂缝的异常现象很多。
因此，从阻焊层15的边缘部15a开始超过1000μm时，通过阻焊层15和绝缘膜11的对布线图12牢固的挟持力，对布线图12进行牢固地固定，使超声波产生的应力影响急剧减弱。
但是，从阻焊层15向外侧延伸出的布线图12上的焊接区13，以及与焊接区13连接的配线16，由于其一端通过阻焊层15和绝缘膜11形成牢固的夹持状态，所以在焊接时容易受到超声波的影响。而且，由于在阻焊层的边缘部15a的内侧1000μm位置超声波被屏蔽，可认为在该边缘部15a，尤其是焊接区13一侧，发射的超声波和反射的超声波产生共振或者干涉；并认为一旦因上述干涉或者共振而增幅的超声波向一点集中，形成足以使电解铜的结晶颗粒组织结构变化的应力。
因此，本发明人使用平均厚度为18μm的电解铜箔，形成如图5中(a)～(e)所示形状的布线图，涂覆并硬化阻焊剂而形成阻焊层15，使其边缘部15a位于距由平均厚度50μm的聚酰亚胺膜形成的绝缘膜的端部500μm位置；如图5所示形成焊接区13，在加热条件下向焊点BS施加超声波后检查布线图中的裂缝或断线的发生情况。这时使用的装置是由K&S(株)制造的引线接合焊接装置、超声波输出功率为3.1W、加热用平板40的加热温度为200℃，在该条件下0.02秒内施加超声波后检查有无裂缝和断线。该试验是确认裂缝或断线发生情况的促进试验，上述超声波的输出功率以及温度是所使用装置的最大值，提供通常焊接中所提供能量的3倍以上。各焊接区的形状以及尺寸如图5所示。并且，从焊点BS的端部到阻焊层15的边缘部15a的距离A-1为500μm。
其结果为，从图5中(a)所示，焊点BS尤其是延伸至阻焊层15一侧呈直线状的布线图中，未产生裂缝或断线。与此相反，与图5中(b)所示焊接区13接合在狭窄的配线的布线图中，则在狭窄部产生断线。而且，与图5中(c)所示焊接区在宽度方向以近似直角向外扩展的配线连接的布线图中，该直角扩展部分，即在布线图急剧变化的拐点处产生裂缝。而且，从图5中(d)所示，从焊接区13以约45度角向外扩展的配线中，该焊接区13和配线的接合部分产生断线。而且，图5中(e)所示焊接区13与其相同宽度的配线接合，该配线在阻焊层的近处以近似30度角弯曲形成的布线图中，该弯曲点，即在配线急剧变化的拐点处产生裂缝。
与上述焊接区13接合的配线在从焊点BS到阻焊层的区域中，具有急剧变化的拐点时，在该拐点处产生断线或裂缝。用电子显微镜观察产生该断线或裂缝部分的截面，如图7所示电解铜的结晶颗粒变粗大化并变圆滑，与没有产生裂缝或断线的部分以及图5中(a)所示布线图中电解铜结晶颗粒的电子显微镜照片(图8)明显不同，在该产生裂缝或断线的部分中，发生电解铜的再结晶化。而且，没有形成图5中(a)所示急剧变化的拐点、近似直线的布线图中，确认没有上述电解铜结晶颗粒的粗大化(再结晶化)，该电解铜的结晶构造与使用前电解铜箔的结晶构造相同。
图5中(a)～(e)所示布线图形成于相同的绝缘膜上，而且，因使用相同的焊头施加超声波，则使它们经历相同的阶段，在布线图上的裂缝或断线是根据布线图的形状而发生的，如果布线图的边缘部急剧变化，该拐点处发生焊接时超声波以及加热引起的应力集中现象，该拐点部分的电解铜的颗粒构造就变化，因为在粗大化了的铜粒子表面上的结合力减小，而产生裂缝或断线。因此，通过合理设计布线图的形状，避免焊接时的超声波及加热引起的应力集中于一点，从而可有效防止布线图中裂缝或断线的发生。而且，从上述结果明确地看出，裂缝或断线的发生集中在布线图的拐点，没有拐点的近似直线状的布线图上就不产生裂缝或断线，因此有必要至少在焊点到阻焊层之间，不让布线图的边缘部形成急剧变化的拐点，即形成近似直线状的布线图，从而防止由焊头发出的超声波以及振动能量而产生的热应力集中。
这里为了不发生裂缝或断线，需要注意的是，当布线图的边缘部以大于5度角交叉时，则发生应力集中，并发生电解铜颗粒的再结晶化。并且，布线图为曲线状时，在弯曲部前后的接线最小交差角超过5度时确认有应力集中。
因此，本发明的安装电子元件用的薄膜载带中，至少在上述区域中布线图应形成为近似直线；即便布线图的边缘部设有交差角、应将布线图设计成近似直线，并使其交差角小于5度。
上述焊头发出的超声波以及加热导致断线或裂缝的发生，是在从焊点BS到阻焊层15的边缘部15a范围的布线图12上产生的断线或裂缝的检查中发现的；因为上述焊头发出的超声波以及热量以所形成的布线图作为传送媒介进行传播，故对阻焊层15的边缘部15a的附近起着与上述相同的作用。但是，随着远离结合点BP，应力也随之衰减，在距阻焊层15的边缘部15a1000μm之外，因阻焊层和绝缘膜间的挟持力大于应力，则不发生应力集中，因此，观察不到因焊接而产生的裂缝或断线。
在本发明的安装电子元件用的薄膜载带中，上述距阻焊层15的边缘部15a 1000μm的范围内，所形成的布线图为近似直线状，该范围内形成的布线图中没有形成急剧变化的拐点。
即，如图6(f)～(j)中，形成对应于图5中(a)～(e)所示形态的布线图，(g)～(j)中所示为在阻焊层15的下部布线图中存在急剧变化的拐点的状态。
上述布线图的焊点BS使用相同于图5中布线图所用的装置，加热用平板40的加热温度为200℃，焊头使用0.02秒发出最大输出功率为“超声波输出功率3.1W、温度200℃”的超声波之后，使用有机溶剂溶解除去阻焊层15，检查该阻焊层15下面的布线图上是否存在裂缝或断线时，形成焊接区和近似直线状布线图的如(f)所示布线图12中，没有产生断线以及裂缝。而且，在向该布线图施加超声波前后，用电子显微镜观察其电解铜的颗粒组织结构，未发现颗粒组织结构的变化。即，上述近似直线状形成的布线图12中，向焊接区13施加的超声波不是向一处集中的，而是均匀作用在整体上，因为热能的分散，所以没有产生裂缝或断线。
与此相反，如图6中(g)所示的布线图中，发现在狭窄部分有断线；如(h)所示布线图中，布线图在扩展部分以近似直角弯曲，在该部分产生裂缝。而且，如(i)以及(j)所示布线图中，确认布线图在急剧变化的拐点处产生裂缝。
而且，用电子显微镜观察上述发生裂缝或断线部分的布线图截面时，确认有与上述同样的电解铜结晶颗粒再结晶成粗大化并变圆滑的状态。上述裂缝或断线的发生情况与没有设置上述阻焊层15的区域相同。而且，随着上述裂缝或断线的发生，阻焊层中也产生裂缝的情况较多。
因上述超声波而引起的裂缝或断线的发生被发现在从阻焊层15的边缘部15a开始1000μm范围内的区域(A-2)，在超过1000μm范围的区域没有发现因超声波引起的裂缝以及断线发生。
上述试验中，因为用装置的最大输出施加超声波，裂缝以及断线的发生率几乎为100％。但是，使用金属线进行通常的引线接合焊接时，由于所施加的超声波与上述所使用超声波的输出相比非常小，裂缝或断线的发生率就变小。对于产生了裂缝或断线的膜形载体(残次品)，用电子显微镜观察产生裂缝或断线处时，有与上述一样的电解铜结晶颗粒再结晶成粗大化并变圆滑的状态。而且，产生裂缝或断线的地点也与上述同样，位于布线图急剧变化的拐点附近。
因此，虽然其概率降低，但在布线图上还会产生与施加高功率的超声波相同的现象。为了确保电子元件之间的连接，通过将距焊点BS一定范围内的布线图设计成近似直线状，可以防止裂缝以及断线的发生，从而可以降低次品率。
安装电子元件用的薄膜载带中的布线图，设计时一般考虑到要安装的电子元件的电极片位置，以及膜形载体上外部连接端子的位置。对于上述布线图中产生裂缝或断线的原因，没有进行严格的分析。因此在设计布线图时，只考虑如何有效地利用有限的空间(绝缘膜上布线图形成的空间)，而对于决定布线图的形状，并没有考虑裂缝或断线的产生概率，而且，如果使用具有一定厚度的电解铜箔，也没有必要考虑因超声波引起的断线或裂缝的发生。
但是，最近电子元件的高集成度的要求下，电解铜箔明显变薄。在这种现状下，逐步弄清了以前认为与裂缝或断线的产生无关的超声波也是发生裂缝或断线的重要因素。本发明中安装电子元件用的薄膜载带具有的布线图可以防止上述因超声波引起的裂缝或断线的产生。根据本发明可以事先避免安装电子元件后的电路不良的发生。
本发明的安装电子元件用的薄膜载带在如上所述安装电子元件21时，用导电性金属细线25将电子元件21和膜形载体通过超声波进行引线接合焊接。本发明中安装电子元件用的薄膜载带，并不限定于如图1～3所示安装电子元件用的薄膜载带。例如图9(a)所示为具有以下形态的安装电子元件用的薄膜载带，绝缘膜11上形成切口，电子元件21配置在绝缘膜11上没有形成布线图12的一面上，而位于切口内的电极片22通过焊接区13和导电性金属细线25进行连接。在上述安装电子元件用的薄膜载带中，将导电性金属细线25焊接到焊接区13上时也使用超声波，所以按照上述方法形成布线图，可具有相同的效果。
而且，如图9(b)所示为具有装置孔(device hole)的安装电子元件用的薄膜载带，在这种情况下，电子元件21的电极片22与焊接区13，通过超声波将导电性金属细线焊接而形成连接，这里，将布线图设计成如上所述的形状，也可获得相同的效果。
图9(a)、(b)所示安装电子元件用的薄膜载带中，与图1相同的部件均用相同的符号表示。
而且，一种安装电子元件用的薄膜载带，在安装电子元件时，将内部连接端子直接接触电子元件的电极片，通过向内部连接端子施加超声波将内部连接端子直接连接到电极片。在这种场合，将布线图设计成如上所述的形状，也可获得相同的效果。
产业上的利用可能性
根据本发明的安装电子元件用的薄膜载带，建立电子元件之间的连接时，向内部连接端子施加超声波，在布线图上不容易产生断线或裂缝。尤其使用薄电解铜箔形成布线图的情况下，在布线图上也很难发生断线或裂缝。
而且，根据本发明，在阻焊层上也不容易产生裂缝等。

Claims (5)

1、一种安装电子元件用的薄膜载带，其中，在绝缘膜表面，具有内部连接端子、外部连接端子以及连接这些连接端子的配线，涂覆阻焊层并使该连接端子露出，在安装电子元件时，通过向该内部连接端子施加超声波，建立电子元件的连接端子与内部连接端子之间的连接，其特征在于，
从内部连接端子与电子元件的连接端子连接的部分到阻焊层的边缘部之间，以及距所述阻焊层的被涂覆阻焊层的边缘部1000μm的范围内，被阻焊层保护的部分的配线形成近似直线状；
上述内部连接端子、外部连接端子以及连接两者的配线形成的布线图是，通过有选择地腐蚀电解铜箔形成的；
至少形成所述内部连接端子以及配线的电解铜箔的结晶构造，在引线接合焊接之前和引线接合焊接之后，具有同一性。
2、如权利要求1所述的安装电子元件用的薄膜载带，其特征在于，上述内部连接端子具有焊接区，使用导电性金属细线将电子元件的连接端子和所述焊接区通过引线接合焊接进行连接。
3、如权利要求1或2所述的安装电子元件用的薄膜载带，其特征在于，上述内部连接端子的连接部分至阻焊层的边缘部之间，以及距所述阻焊层的被涂覆了阻焊层的边缘部1000μm的范围内，被阻焊层保护的部分的配线没有急剧变化的拐点。
4、如权利要求1或2所述的安装电子元件用的薄膜载带，其特征在于，在引接接合焊接之后，所述电解铜箔中的电解铜结晶颗粒没有粗大化。
5、如权利要求1或2所述的安装电子元件用的薄膜载带，其特征在于，上述布线图是通过有选择地腐蚀平均厚度为5～35μm的电解铜箔而形成的。
CNB2003801030413A 2002-11-11 2003-11-06 安装电子元件用的薄膜载带 Expired - Fee Related CN100355049C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP327052/2002 2002-11-11
JP2002327052A JP2004165279A (ja) 2002-11-11 2002-11-11 電子部品実装用フィルムキャリアテープ

Publications (2)

Publication Number Publication Date
CN1711631A CN1711631A (zh) 2005-12-21
CN100355049C true CN100355049C (zh) 2007-12-12

Family

ID=32375703

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003801030413A Expired - Fee Related CN100355049C (zh) 2002-11-11 2003-11-06 安装电子元件用的薄膜载带

Country Status (6)

Country Link
US (1) US20060027912A1 (zh)
JP (1) JP2004165279A (zh)
KR (1) KR20050075387A (zh)
CN (1) CN100355049C (zh)
TW (1) TW200415682A (zh)
WO (1) WO2004049426A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100844430B1 (ko) * 2007-08-24 2008-07-08 (주)에이앤아이 전자부품간의 접속방법
TWI574460B (zh) * 2011-04-29 2017-03-11 鴻海精密工業股份有限公司 電連接器端子
CN102760996B (zh) * 2011-04-29 2016-08-03 富士康(昆山)电脑接插件有限公司 电连接器端子

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5393383A (en) * 1991-12-19 1995-02-28 Valmet Paper Machinery Inc. Compact press section with closed draw of the web in a paper machine
CN1206497A (zh) * 1996-10-22 1999-01-27 精工爱普生株式会社 薄膜载带、带载半导体装置组件、半导体装置及其制造方法、封装基板和电子设备
JP2002124544A (ja) * 2000-10-13 2002-04-26 Sharp Corp Ｃｏｆ用テープキャリアおよびこれを用いて製造されるｃｏｆ構造の半導体装置
JP2002231857A (ja) * 2001-01-31 2002-08-16 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープの製造方法および電子部品実装用フィルムキャリアテープの製造装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1213756A3 (en) * 1994-03-18 2005-05-25 Hitachi Chemical Co., Ltd. Fabrication process of semiconductor package and semiconductor package
JPH11297889A (ja) * 1998-04-16 1999-10-29 Sony Corp 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
JP3344372B2 (ja) * 1999-06-29 2002-11-11 日本電気株式会社 半導体装置の製造方法
TW469552B (en) * 1999-12-10 2001-12-21 Toshiba Corp TAB type semiconductor device
JP2003142632A (ja) * 2001-11-01 2003-05-16 Toshiba Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5393383A (en) * 1991-12-19 1995-02-28 Valmet Paper Machinery Inc. Compact press section with closed draw of the web in a paper machine
CN1206497A (zh) * 1996-10-22 1999-01-27 精工爱普生株式会社 薄膜载带、带载半导体装置组件、半导体装置及其制造方法、封装基板和电子设备
JP2002124544A (ja) * 2000-10-13 2002-04-26 Sharp Corp Ｃｏｆ用テープキャリアおよびこれを用いて製造されるｃｏｆ構造の半導体装置
JP2002231857A (ja) * 2001-01-31 2002-08-16 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープの製造方法および電子部品実装用フィルムキャリアテープの製造装置

Also Published As

Publication number Publication date
WO2004049426A1 (ja) 2004-06-10
JP2004165279A (ja) 2004-06-10
CN1711631A (zh) 2005-12-21
KR20050075387A (ko) 2005-07-20
US20060027912A1 (en) 2006-02-09
TW200415682A (en) 2004-08-16

Similar Documents

Publication Publication Date Title
KR100531393B1 (ko) 반도체 장치 및 그 제조 방법
EP1711040B1 (en) Circuit device and manufacturing method thereof
JP3982895B2 (ja) 金属ベース半導体回路基板
JP2006108704A (ja) 誘電層を備えた超小型電子リード構造体
CN1996586A (zh) 半导体元件安装用衬底、半导体装置及电子设备
JP2010199216A (ja) 部品実装構造及び部品実装方法
JP6513134B2 (ja) ケーブル接続構造及びケーブル接続方法
CN100355049C (zh) 安装电子元件用的薄膜载带
KR20010082088A (ko) 반도체 장치
JP2001077228A (ja) 半導体パッケージ用プリント配線板およびその製造方法
JP2009277987A (ja) 電子部品実装用フィルムキャリアテープ、その製造方法、および、半導体装置
JP2006024751A (ja) 平面多導体の接続方法及び該接続方法で接続される部分を含む電気電子部品
JP3357875B1 (ja) 電解メッキ方法及びプリント配線基板の製造方法
KR19980080050A (ko) 반도체 장치, 그 제조 방법 및 그 설치 방법, 이것을 설치한 회로 기판 및 가요성 기판 및 그 제조 방법
JP2003060428A (ja) 高周波回路装置及びその製造方法
JP2737545B2 (ja) 半導体装置用フィルムキャリアテープ及びその製造方法
JP2007048873A (ja) プリント配線基板、その製造方法および半導体装置
JPH05327152A (ja) 配線基板及びその製造方法
JP3199191B2 (ja) 金属ベース回路基板
JP3836002B2 (ja) 電子部品実装用フィルムキャリアテープの製造方法及び製造装置
JP3153115B2 (ja) 回路基板
JP4724963B2 (ja) 温度ヒューズ
JP2005217030A (ja) リジットフレックス基板及びその製造方法並びに補修方法
JP2001251049A (ja) 金属ベース配線板の製造方法
JP2002246734A (ja) 基板及び基板を有する電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee