KR19980080050A - 반도체 장치, 그 제조 방법 및 그 설치 방법, 이것을 설치한 회로 기판 및 가요성 기판 및 그 제조 방법 - Google Patents

반도체 장치, 그 제조 방법 및 그 설치 방법, 이것을 설치한 회로 기판 및 가요성 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR19980080050A
KR19980080050A KR1019980007803A KR19980007803A KR19980080050A KR 19980080050 A KR19980080050 A KR 19980080050A KR 1019980007803 A KR1019980007803 A KR 1019980007803A KR 19980007803 A KR19980007803 A KR 19980007803A KR 19980080050 A KR19980080050 A KR 19980080050A
Authority
KR
South Korea
Prior art keywords
opening
insulating film
pair
semiconductor element
sides
Prior art date
Application number
KR1019980007803A
Other languages
English (en)
Other versions
KR100313655B1 (ko
Inventor
노부아키 하시모토
Original Assignee
야스카와 히데아키
세코에푸손 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야스카와 히데아키, 세코에푸손 주식회사 filed Critical 야스카와 히데아키
Publication of KR19980080050A publication Critical patent/KR19980080050A/ko
Application granted granted Critical
Publication of KR100313655B1 publication Critical patent/KR100313655B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Abstract

용이한 설치를 가능하게 하는 면설치형의 반도체 장치, 그 제조 방법 및 그 설치 방법, 이것을 설치한 회로 기판 및 가요성 기판 및 그 제조 방법을 제공하는 것에 있다.
반도체 칩(66)과, 반도체 칩(66)의 접속상태에 있어서 반도체 칩(66)의 적어도 일부가 위치하는 디바이스 홀(62a) 및 디바이스 홀(62a)의 주위에 정렬하여 설치되는 복수의 개구부(70)를 갖는 절연 필름(62)과, 개구부(70)에 위치하는 접속부(72)를 단부에 가지며, 절연 필름(62)의 한쪽의 면측에서 형성되어 반도체 칩(66)에 접속되는 배선 패턴(64)을 가지며, 개구부(70)는 한쌍의 장변을 갖고 대략 방형상을 이루며, 한쌍의 장변은 디바이스 홀(62a)을 형성하는 변중 가장 가까운 위치의 부근에 대하여 수직 방향에 위치하며, 접속부(72)는, 한쌍의 장변이 양측으로부터 중심 방향을 향하여 엇갈리도록 배치된다.

Description

반도체 장치, 그 제조 방법 및 그 설치 방법, 이것을 설치한 회로 기판 및 가요성 기판 및 그 제조 방법
본 발명은 면설치형의 반도체 장치, 그 제조 방법 및 그 설치 방법, 이것을 설치한 회로 기판 및 가요성 기판 및 그 제조 방법에 관한 것이다.
(발명의 배경)
반도체 장치의 소형화를 추구하면 페어칩 설치가 이상적이지만, 품질의 보증 및 취급이 어렵기 때문에, 패키지 형태로 가공함으로서 대응해 왔다. 그 패키지 형태에 있어서, 특히 반도체 칩의 패드간 피치를 보다 협소한 것으로 하여 설치하는 파인 피치화나 소형화 및 대량 생산 효율화의 요구에 따라서 TAB(tape automated bonding)를 사용한 패키지인 TCP(tape carrier package)가 존재하고 있었다. 종래의 TCP는 TAB의 필요 개소를 수지로 덮는 것에 의해 완성되는 패키지이다. 종래의 TAB는 예컨대 일본 특공평8-31500호의 도 7에 도시되는 바와 같이, 아우터리드홀을 횡단하여 아우터 리드가 형성된 것이다. 이 TAB를 사용한 TCP에 있어서 아우터리드는, 패키지의 각 측면으로부터 일정 간격을 갖고서 일렬로 돌출하고 있다. 이 상태를 유지한 채로 패키지 사이즈를 가능한한 작게 하고자 하면, 또는 리드수를 증가시키고자 하면, 리드폭 및 인접하는 리드간의 피치를 좁게 할 필요가 있었다. 그렇지만 이 수단으로서는 배선의 배치에 한계가 있으며, 다른 수단에 의해 더욱 자유도를 높일 필요가 있었다.
또한, 자유도를 높인다고 하더라도, 기판에 대한 아우트리드의 본딩을 용이하게 할 수 있도록 하는 것도 필요하였다.
이와 같이 종래의 TAB를 사용한 TCP에서는 배선 배치의 자유도에 관한 문제나 본딩의 용이성에 관한 문제 등의 문제를 안는 것이었다.
본 발명은 이 문제점을 해결하는 것으로, 그 목적은 용이한 설치를 가능하게 하는 면설치형의 반도체 장치, 그 제조 방법 및 그 설치 방법, 이것을 설치한 회로 기판 및 가요성 기판 및 그 제조 방법을 제공하는 것에 있다.
본 발명에 관계되는 반도체 장치는 반도체 소자와,
상기 반도체 소자와의 접속 상태에 있어서 상기 반도체 소자의 적어도 일부가 위치하는 제 1 개구부 및 상기 제 1 개구부의 주위에 정렬하여 설치되는 복수의 제 2 개구부를 갖는 절연 필름과,
상기 제 2 개구부에 위치하는 접속부를 단부에 가지며, 상기 절연 필름의 한쪽 면 측에서 형성되어 상기 반도체 소자에 접속되는 배선 패턴을 가지며,
상기 제 2 개구부는 한쌍의 장변을 갖고 대략 방형상을 이루며, 그 한쌍의 장변은 상기 제 1 개구부를 형성하는 변중 가장 가까운 위치의 부근에 대하여 수직 방향에 위치하며,
상기 접속부는 상기 한쌍의 장변의 양측으로부터 중심 방향을 향하여 엇갈리도록 배치된다.
본 발명에 의하면 제 2 개구부는 한쌍의 장변을 갖는 대략 방형상을 이루며, 그 한쌍의 장변이 제 1 개구부의 각 변중의 가장 가까운 위치의 부근에 대하여 수직 방향에 위치하고 있으므로, 제 1 개구부의 1변에 대응하는 영역에 수많은 제 2 개구부를 설치하는 것이 가능하다. 또한, 많은 제 2 개구부를 설치하는 것이 가능하면 그것에 수반하는 접속부도 많이 설정할 수 있다. 더욱이 제 2 개구부내에서 접속부가 한쌍의 장변의 양측으로부터 중심 방향을 향하여 엇갈리도록 배치되어 있으므로, 접속부간의 거리를 충분히 확보할 수 있다. 또한 접속부를 반도체 장치 하면(반도체 장치 설치 영역내)에 설치할 수 있으며, 설계 자유도의 향상으로도 이어진다. 또, 접속군을 장변의 양측으로부터 중심 방향을 향하여 설치하기 위해서는, 제 2 개구부간의 필름 부분을 이용하여 배선 패턴을 당겨서 감을 필요가 있다. 그 때, 각각의 제 2 개구부에 있어서 접속부를 엇갈리게 하기 위해서는 배선 패턴은 장변을 형성하는 양측의 절연 필름으로 나누어 뻗어가도록 하는 것이 바람직하다. 특히 1개의 제 2 개구부를 둘러싸는 배선 패턴을 분산화할 수 있기 때문에, 배선간 피치를 성기게 하는 (넓히다)것이 가능하여 테이프의 제조상의 장해가 없어지는 이점도 얻어진다.
상기 반도체 장치에 있어서, 상기 배선 패턴의 상기 단부는, 상기 절연 필름의 면으로부터 떨어지는 방향으로 굴곡하며,
상기 접속부는 상기 제 2 개구부의 안쪽에서 상기 절연 필름으로부터 떨어져 위치해도 된다.
이렇게 함으로써, 접속부가 절연 필름으로부터 돌출하여, 회로기판으로의 설치가 용이하게 된다. 즉 접속부가 절연 필름으로부터 돌출하기 때문에, 반도체 장치를 피접속체인 기판에 설치할 때에 절연 필름과 기판의 사이에 일정 거리가 얻어지며, 절연 상태를 형성할 수 있기 때문에, 쌍방의 도전 및 절연 영역에 대해서 엄밀하게 설계할 필요도 없어진다. 또한, 원래라면 절연 필름에 생기는 휘어짐을 이 돌출하고 있는 접속부에서 흡수할 수 있으므로, 절연 필름을 평탄화할 때에 매우 유효하다.
본 발명에 관계되는 반도체 장치의 제조 방법은 절연 필름에 반도체 소자와의 접속상태에 있어서 상기 반도체 소자의 적어도 일부가 위치하는 제 1 개구부 및 상기 제 1 개구부의 주위에 정렬하여 설치되는 복수의 제 2 개구부를 형성하는 공정과,
상기 제 2 개구부에 위치하는 접속부를 단부에 가지며, 상기 절연 필름의 한쪽 면측에서 형성되어 상기 반도체 소자에 접속되는 배선 패턴을 상기 절연 필름의 한쪽 면에 형성하는 공정과,
반도체 소자를 상기 배선 패턴에 접속하기 상기 절연 필름에 설치하는 공정을 포함하며,
상기 제 2 개구부는 한쌍의 장변을 가지며 대략 방형상을 이루며, 상기 한쌍의 장변은 상기 제 1 개구부를 형성하는 변중 가장 가까운 위치의 부근에 대하여 수직 방향에 위치하며,
상기 접속부는 상기 한쌍의 장변의 양측으로부터 중심 방향을 향하여 엇갈리도록 배치된다.
이 방법에 의해 제조된 반도체 장치에 의하면, 제 2 개구부를 보면서, 회로 기판에 형성된 패드에 접속부를 위치 맞출 수 있다.
본 발명에 관계되는 가요성 기판의 제조 방법은 절연 필름에 반도체 소자와의 접속 상태에 있어서 상기 반도체 소자의 적어도 일부가 위치하는 제 1 개구부 및 상기 제 1 개구부의 주위에 정렬하여 설치되는 복수의 제 2 개구부를 형성하는 공정과,
상기 제 2 개구부에 위치하는 접속부를 단부에 가지며, 상기 절연 필름의 한쪽 면측에서 형성되어 상기 반도체 소자에 접속되는 배선 패턴을 상기 절연 필름의 한쪽 면에 형성하는 공정을 포함하며,
상기 제 2 개구부는 한쌍의 장변을 가지며 대략 방형상을 이루고, 상기 한쌍의 장변은 상기 제 1 개구부를 형성하는 변중 가장 가까운 위치의 부근에 대하여 수직 방향에 위치하며,
상기 접속부는 상기 한쌍의 장변의 양측으로부터 중심 방향을 향하여 엇갈리도록 배치된다.
여기서, 각각의 상기 제 2 개구부의 안쪽에서, 대응하는 모든 상기 접속부를 전기적으로 도통시켜 연결하는 연결부를 일단 형성하고나서, 그 후, 상기 접속부를 떼내어 제거하는 공정을 포함해도 된다. 또, 연결부는 전기 도금 등을 위해 형성된다.
본 발명에 관계되는 가요성 기판은 반도체 소자와의 접속상태에 있어서 상기 반도체 소자의 적어도 일부가 위치하는 제 1 개구부 및 상기 제 1 개구부의 주위에 정렬하여 설치되는 복수의 제 2 개구부를 갖는 절연 필름과,
상기 제 2 개구부에 위치하는 접속부를 단부에 가지며, 상기 절연 필름의 한쪽 면측에서 형성되어 상기 반도체 소자에 접속되는 배선 패턴을 가지며,
상기 제 2 개구부는 한쌍의 장변을 갖고 대략 방형상을 이루며, 상기 한쌍의 장변은 상기 제 1 개구부를 형성하는 변중 가장 가까운 위치의 부근에 대하여 수직 방향에 위치하며,
상기 접속부는 상기 한쌍의 장변의 양측으로부터 중심 방향을 향하여 엇갈리도록 배치된다.
여기서, 상기 제 2 개구부내에 위치하여 서로 대향하는 한쌍의 상기 접속부는, 상기 제 2 개구부의 단변과 평행한 가상선을 중심으로 하여 대칭 위치에 설치되어도 된다.
이렇게 함으로써, 접속부가 엇갈리기 때문에, 정해진 제 2 개구부내에서 하나의 접속부를 크게(길게)할 수 있다. 또한, 제 2 개구부도 접속부가 완전하게 대향하는 경우와 비교하여 작게 할 수 있다. 가령 협피치화되었을 때나 서로 대향하는 장변으로부터 설치되는 접속부간에 갭이 얻어진다.
상기 접속부는 상기 절연 필름의 면상으로부터 상기 제 2 개구부의 중앙 방향을 향하여, 폭이 좁게 되는 것이 바람직하다.
이렇게 함으로써, 접속부는 제 2 개구부의 안쪽에서 가늘어지고 있으므로, 인접하는 접속부간의 간격을 좁게 할 수 있으며, 그 결과, 많은 접속부를 설치할 수 있다.
또한, 상기 배선 패턴은 상기 제 2 개구부의 주위에서 근접하여 형성되며, 또한, 상기 접속부에 도통하는 테스트 패드를 갖는 것이 바람직하다.
이와 같이 제 2 개구부에 근접시켜서 테스트 패드를 형성하면, 접속부를, 테스트 패드에 인접하여 형성할 수 있으며, 이 접속부에 있어서의 땜납 부착을 위한 면적을 증가시킬 수 있다.
상기 제 2 개구부의 장변의 길이는 상기 배선 패턴을 피할 수 있는 위치에 따라서 결정되는 것이 바람직하다.
특히, 상기 제 2 개구부의 장변의 길이는 이 제 2 개구부의 정렬 방향에 따라 중앙으로부터 외측을 향함에 따라서, 상기 제 1 개구부측에 있어서 짧게 되는 것이 바람직하다.
이것에 의하면, 접속부에 도달하는 배선을 피하여 제 2 개구부를 형성하게 되므로, 고밀도 배선이 가능하게 되며, 보다 많은 핀의 집적 회로로의 적용이 가능하다.
또한, 상기 제 2 개구부의 단변의 길이는 인접하는 상기 제 2 개구부간의 간격보다도 짧은 것이 바람직하다.
이렇게 함으로써, 인접하는 상기 제 2 개구부간에 다수의 배선을 형성할 수 있다.
또한, 어느 상기 제 2 개구부에 위치하는 모든 상기 접속부를, 이 제 2 개구부의 안쪽에서 전기적으로 도통시켜 연결하는 연결부를 갖는 것이 바람직하다.
이렇게 하여 접속부를 연결하여 통전시키면, 염가의 전기 도금을 간단히 시행할 수 있다.
본 발명에 관계되는 회로 기판은 상기 반도체 장치와, 원하는 도전 패턴이 형성된 기판을 가지며,
상기 반도체 장치의 상기 접속부가 상기 도전 패턴에 접속되어 이루어진다.
본 발명에 관계되는 반도체의 설치 방법은 회로 기판에 도전 패턴을 형성하는 공정과, 상기 도전 패턴에 땜납을 형성하는 공정과, 상기 반도체 장치의 상기 접속부를, 상기 도전 패턴에 미리 설치된 상기 땜납을 통하여, 이 도전 패턴에 접속하는 공정을 포함한다.
도 1은 제 1 실시형태에 관계되는 반도체 장치를 도시하는 도면.
도 2는 제 1 실시형태에 관계되는 반도체 장치의 제조에 사용되는 필름 캐리어 테이프을 도시하는 도면.
도 3은 도 3(a) 및 도 3(b)는 필름 캐리어 테이프의 가공 공정을 도시하는 도면.
도 4는 제 1 실시형태에 관계되는 반도체 장치가 설치된 회로 기판을 도시하는 도면.
도 5는 제 1 실시형태에 관계되는 반도체 장치를 설치하기 위한 회로 기판의 피접속부의 형상 및 배열을 도시하는 도면.
도 6은 도 6(a) 및 도 6(b)는 제 1 실시형태에 관계되는 반도체 장치를 회로 기판에 설치하는 공정을 도시하는 도면.
도 7은 제 2 실시형태에 관계되는 반도체 장치를 도시하는 도면.
*도면의 주요 부분에 대한 부호의 설명*
60: 반도체 장치 66: 반도체 칩(반도체 소자)
70: 개구부(제 2 개구부) 72: 접속부
74: 필름 캐리어 테이프(가요성 기판) 74b: 디바이스 홀(제 1 개구부)
80: 회로 기판 82: 피접속부
이하, 본 발명의 적합한 실시 형태에 관해서 도면을 참조하여 설명한다. (제 1 실시형태)
먼저, 실시형태에 관계되는 반도체 장치, 가요성 기판 및 회로 기판에 대하여 설명한다.
도 1은 제 1 실시형태에 관계되는 반도체 장치를 도시하는 도면이다. 이 반도체 장치(60)는 절연 필름(62)의 한쪽 면에 형성되는 배선 패턴(64)과, 이 절연 필름(62)에 형성된 디바이스 홀(제 1 개구부)(62a)을 이용하여 설치된 반도체 칩(66)을 갖는다. 반도체 칩(66)은 반도체 소자로 구성되며, 절연 필름(62)에 있어서의 배선 패턴(64)의 형성면과는 반대측의 면으로부터 돌출하도록 배치되며, 또한, 절연 필름(62)의 디바이스 홀(62a)의 방향으로 능동면(66a)을 향하여 배치되어 있다. 그리고, 배선패턴(64)의 단부가, 디바이스 홀(62a)에 돌출하여, 형성면과는 반대측 면의 방향으로 굴곡하고, 반도체 칩(66)에 접속되어 있다. 반도체 칩(66)과 절연 필름(62)은 에폭시 수지(68)의 본딩에 의해서 밀봉되어 있다.
디바이스 홀(62a)은 반도체 칩(66)의 전체 또는 적어도 일부가 위치하도록 되어 있다. 즉, (1) 도 1에 도시하는 바와 같이, 반도체 칩(66)의 전체가 디바이스 홀(62a)의 안쪽에 위치하는 케이스(통상 TAB),(2) 반도체 칩의 투영면보다도 디바이스 홀의 개구부가 작고, 디바이스 홀내에 반도체 칩이 튀어나온 것의 반도체 칩의 일부는 개구부를 넘는(즉, 넘은 부분은 개구부에 위치하지 않는다) 케이스(슬림 TAB),(3)반도체 칩의 한쪽 단부는 개구부를 넘고, 다른쪽 단부는 개구부에 빈틈이 생기는 케이스(슬림 TAB의 변형)에 대한 3종이 있다.
반도체 장치(60)는 절연 필름(62)에 개구부(제 2 개구부)(70)(이하, 간단히 「개구부」라고 적을 때는 제 2 개구부를 가리킨다)가 복수 형성된, 배선 패턴(64)으로부터 설치된 접속부(72)가, 개구부(70)에 노출하는 점이 특징으로 되어 있다. 개구부(70) 및 접속부(72)는 회로 기판으로의 본딩을 용이하게 하기 위한 구성이다.
반도체 장치(60)는 접속부(72)(외부단자)가 그리드 어레이상으로 나란하고, 땜납 볼이 없는, 면설치 타입의 그리드 어레이형 반도체 장치이다. 단, 다른 예로서 접속부(72)(외부단자)상에 땜납을 실은, 소위 BGA(볼 그리드 어레이)형 반도체 장치로 해도 된다.
또한, 반도체 칩(66)은 도 1에서는 상부를 향하고 있지만(뒤 TAB), 이것에 한정되지 않고 반도체 칩은 역방향(페이스 다운)으로 설치되어도 된다(소위 표면 TAB). 즉 범프 형성면측에 반도체 칩이 위치해도 된다. 이 경우에는 반도체 칩 뒷면이 머더보드와 접촉하는 것이 가능해지므로, 은페이스트 등의 열전도 접착 부재를 사이에 두고 머더보드에 접속되면, 반도체 칩의 방열성을 올릴 수 있다. 또한 반도체 소자의 두께에 의해, 절연 필름과 머더보드와의 사이에 일정높이가 얻어짐으로써, 예를 들면 인접하는 땜납범퍼간의 단락 방지에도 연결된다.
도 2는 제 1 실시형태에 관계되는 반도체 장치의 제조에 사용되는 가요성 기판(이하,「필름 캐리어 테이프」이라고 한다)을 도시하는 도면이고, 이 가요성 기판은 통상 TAB 설치용의 기판으로서 사용된다. 도 3(a)는 필름 캐리어 테이프의 일부 확대도이다. 이 필름 캐리어 테이프(74)은 절단되어 상기 절연 필름(62)이 되는 것으로, 스프로킷 홀(74a) 및 제 1 개구부인 디바이스 홀(74b)(도 2 참조)을 갖는다. 디바이스 홀(74b)는 반도체 칩이 설치되었을 때에 그 적어도 일부가 위치하는 것으로, 대략 방형상으로 형성되어 있다. 본 실시형태에서는 길이가 같은 4변으로 이루어지는 정방형상을 사용하고 있다. 또한, 디바이스 홀의 각 부근는 필름 캐리어 테이프(74)을 형성하는 부근과 평행하게 설치되어 있다. 또, 디바이스 홀(74b)은 반도체 칩의 형상에 맞추어서 직사각형상이라도 좋다. 필름 캐리어 테이프(74)의 개구부(70)내에는, 가배선 패턴(76)이 형성되어 있다. 이 가배선 패턴(76)은 연결부(76b)와 접속부(72)와 배선 패턴(64)이 일체적으로 형성된 것으로, 연결부(76b)는 개구부(70)내를 횡단하도록 형성되어 있다. 그리고, 그 횡단한 연결부(76b)에 각각의 접속부(72)(배선 패턴(64))가 일체적으로 접속한 상태로 형성되어 있다. 또, 각각의 접속부(72)와 연결부(76b)의 접속은 거리가 가까운 위치에서 접속되어 있다. 이 가배선 패턴(76)에 의해 상술한 각 접속부(72) 모두가 전기적으로 도통하고 있으며, 전해도금 처리를 시행할 수 있는 상태로 되어 있다. 전해 도금의 처리후에 소정의 개소가 절단되어 상기 배선 패턴(64)을 형성할 수 있도록 되어 있다. 또, 여기서는 전기 도금 처리가 필요한 예에 대해서 설명하고 있지만, 도금 처리가 필요하지 않는 경우나 무전해 도금을 사용하는 경우에는 가배선 패턴(76)이 불필요하고, 따라서 절단하는 공정 자체 및 그것과 관계되는 것 모두, 예를 들면 형 등은 불필요하다. 디바이스 홀(74b)에는 배선 패턴(64)의 일부가 돌출하며, 도 2에 이점쇄선으로 나타내는 바와 같이 반도체 칩(66)에 접속할 수 있도록으로 되어 있다.
또한, 필름 캐리어 테이프(74)에는, 상술한 개구부(70)가 형성되어 있다. 이 개구부(70)는 긴 구멍 형상을 이루고, 가배선 패턴(76)의 일부가 노출하도록 되어 있다. 상세하게는 개구부(70)의 안쪽에서는, 대향하는 긴쪽 변으로부터 중앙 방향을 향하여 복수의 돌출편(76a)이 노출되어 있다. 더구나, 돌출편(76a)은 서로 기기에 대향하도록, 각각의 긴쪽 변으로부터 돌출하고 있거나 바꿔 말하면, 돌출편(76a)은 갈지자상으로 돌출되어 있다. 또한, 모든 돌출편(76a)은 개구부(70)의 중앙에서 연결부(76b)로써 연결되어 있다.
그리고, 이러한 형상의 가배선 패턴(76)으로부터, 연결부(76b)가 절단되어 제거됨으로써, 도 3(b)에 도시하는 바와 같이, 개구부(70)로부터 접속부(72)가 돌출하는 구성이 얻어진다. 이 접속부(72)는 상기 돌출편(76a) 중에서 연결부(76b)가 제거된 후에 남은 부분을 가리키기 때문에, 상기 돌출편(76a)과 같게, 엇갈리도록, 또는 갈지자상으로, 개구부(70)의 대응하는 긴쪽 변으로부터 중앙 방향으로 돌출하고 있다.
또, 돌출편(76a)은 다른 배선보다도 면적이 큰 패드부(78)로부터 연장되어 있다. 구체적으로는 다른 배선축보다도 폭이 넓은 패드부(78)를 설치하여, 그 패드부(78)로부터 돌출편(76a)은 연장되어 있다. 패드부(78)를 폭이 넓게 설치함으로써, 연결부(76b)를 절단하고 나서, 패드부(78)에 프로브 바늘을 대어, 검사할 수 있다. 또한, 폭이 넓은 패드부(78)는 검사에 이용할 수 있는 한편으로, 패드부(78)는 접속부(72)와 연속하여 바로 근처에 설치되어 있기 때문에, 접속부의 일부에도 이용할 수 있다. 따라서, 외부 회로 기판과 접속을 할 때에도 접속부재, 예를 들면 땜납의 경우에 돌기(범프)를 형성할 수 있는 만큼의 땜납량을 형성할 수 있다.
이렇게 해서 가공된 필름 캐리어 테이프(74)에, 반도체 칩(66)을 설치하고, 필름 캐리어 테이프(74)의 소정 부분이 절단되어, 도 1에 도시하는 반도체 장치(60)가 얻어진다.
다음에, 도 4는 제 1 실시형태에 관계되는 반도체 장치가 설치된 회로 기판을 도시하는 도면이다. 상기 도면에 도시하는 바와 같이, 반도체 장치(60)의 접속부(72)가, 회로 기판(80)의 피접속부(82)에 본딩된다. 또, 피접속부(82)는 회로 기판(80)에 형성된 도전 패턴의 일부를 이루는 패드이다.
도 4에 도시하는 절연 필름(62)에는, 휘어짐 방지를 위해, 평면성을 갖는 보유판을 설치하는 것이 바람직하다. 단지, 이 경우에 보유판을 설치하는 위치는 반도체 칩(66)이 돌출하는 측이고, 배선패턴(64)의 형성된 면과는 반대측의 절연 필름측이다. 또한, 배선패턴(64)을 덮지 않게 된다.
도 5는 제 1 실시형태에 관계되는 반도체 장치를 설치하기 위한 회로 기판의 피접속부 형상 및 배열을 도시하는 도면이다. 또, 상기 도면에 있어서, 반도체 장치와 외부를 연결하기 위한 소위 배선은 생략되어 있다.
피접속부(82)는 땜납을 인쇄하여 형성되는 것으로, 상술한 접속부(72)의 배열에 대응시켜서 갈지자상으로 배열되어 있다. 상세하게는, 도 3(b)에 도시하는 바와 같이, 하나의 개구부(70)에는 대향하는 긴쪽 변의 각각으로부터 접속부(72)가 노출되므로, 이것에 대응하여, 피접속부(82)는 2열로 1조를 이루도록 배열되어 있다. 또한, 대향하는 접속부(72)가 엇갈리게 되며, 전체로서 갈지자상을 이루고 있으므로, 이것에 대응하여, 피접속부(82)도, 엇갈려서 갈지자상을 이루도록 배열되어 있다. 또 도 5에는, 여러가지 형상의 피접속부(82)가 도시되어 있지만, 어느 한 형상만으로 피접속부(82)를 형성해도 된다.
또한, 피접속부(82)가 땜납로부터 형성되므로, 접속부(72)에 땜납은 불필요하다.
본 실시형태는 상기한 바와 같이 구성되어 있으며, 이하 그 제조 방법에 대해서 설명한다.
도 1에 도시하는 반도체 장치(60)의 제조 방법은 절연 필름(62)의 한쪽 면에 배선 패턴(64)을 형성하며, 이 절연 필름(62)에 디바이스 홀(제 1 개구부)(62a)를 형성하고, 이 디바이스 홀(62a)을 이용하여 반도체 칩(66)을 설치하는 공정을 포함한다. 반도체 칩(66)은 절연 필름(62)에 있어서의 배선 패턴(64)의 형성면과는 반대측 면으로부터 돌출되도록 배치되며, 또한, 절연 필름(62)의 디바이스 홀(62a)의 방향으로 능동면(66a)을 향하여 배치된다. 배선 패턴(64)의 단부를, 디바이스 홀(62a)에 돌출시키고, 형성면과는 반대측의 면의 방향으로 굴곡시켜, 반도체 칩(66)에 접속한다. 그리고, 반도체 칩(66)과 절연 필름(62)을 에폭시 수지(68)의 본딩에 의해서 밀봉한다.
반도체 장치(60)는 절연 필름(62)에 개구부(70)가 복수 형성되며, 배선 패턴(64)으로부터 설치된 접속부(72)가, 개구부(70)에 노출하는 점이 특징로 되어 있다. 개구부(70) 및 접속부(72)가 설치되어 있으므로, 회로 기판으로의 본딩이 용이하게 된다.
또한, 반도체 칩(66)은 도 1에서는 상부를 향하고 있지만(뒤 TAB), 이것에 한정되지 않고 반도체 칩은 역방향(페이스 다운)으로 설치되더라도 좋다(소위 표면 TAB). 즉 범프 형성면측에 반도체 칩을 위치시켜도 된다. 이 경우에는 반도체 칩 이면이 머더보드와 접촉하는 것이 가능해지므로, 은페이스트 등의 열전도 접착부재를 통하여 머더보드에 접속하면, 반도체 칩의 방열성을 올릴 수 있다. 또한 반도체 소자의 두께에 의해, 절연 필름과 머더보드와의 간에 일정높이가 얻어지는 것으로, 예를 들면 인접하는 땜납 범프간의 단락 방지에도 이어진다.
도 2에 도시하는 필름 캐리어 테이프(74)은 스프로킷 홀(4a) 및 제 1 개구부인 디바이스 홀(74b)을 형성하는 공정과, 개구부(70)내에 가배선 패턴(76)을 형성하는 공정을 포함한다. 이 가배선 패턴(76)의 일부로서, 개구부(70)내를 횡단하도록 연결부(76b)가 형성되는 동시에, 그 횡단한 연결부(76b)에 각각의 접속부(72)(배선패턴(64))가 일체적으로 접속한 상태엑서 형성된다. 또, 각각의 접속부(72)와 연결부(76b)는 거리가 가까운 위치에서 접속한다. 각 접속부(72) 모두가 전기적으로 도통하고 있기 때문에, 전해도금의 처리 후에 소정 부분을 절단하여 상기 배선패턴(64)을 형성할 수 있다.
그리고, 이러한 형상의 가배선 패턴(76)으로부터, 연결부(76b)를 절단하여 제거함으로써, 도 3(b)에 도시하는 바와 같이, 개구부(70)로부터 접속부(72)가 돌출하는 구성을 얻는다.
또, 돌출편(76a)은 다른 배선보다도 면적이 큰 패드부(78)로부터 연설되어 있다. 구체적으로는 다른 배선폭보다도 폭이 넓은 패드부(78)가 설치되고, 그 패드부(78)로부터 돌출편(76a)은 연장되어 있다. 패드부(78)를 폭이 넓게 설치함으로써, 연결부(76b)를 절단하고 나서, 패드부(78)에 프로브 바늘을 대어, 검사할 수 있다.
이렇게 해서 가공된 필름 캐리어 테이프(74)에, 반도체 칩(66)을 설치하고, 필름 캐리어 테이프(74)의 소정 부분을 절단하여, 도 1에 도시하는 반도체 장치(60)를 얻을 수 있다.
다음에, 도 6(a) 및 도 6(b)는 제 1 실시형태에 관계되는 반도체 장치를 회로 기판에 설치하는 공정을 도시하는 도면이다. 상세하게는 도 6(a) 및 도 6(b)는 도 3(b)에 대응하는 영역, 즉 접속부(72)의 주변을 도시한다. 상기 도면을 참조하여, 상기 피접속부(82)를 갖는 회로 기판(80)에, 상기 반도체 장치(60)를 설치하는 공정을 설명한다.
우선, 도 6(a)에 도시하는 바와 같이, 회로 기판(80)상에 반도체 장치(60)를 위치 맞추어서 놓는다. 상세하게는, 각 피접속부(82)와 각 접속부(72)가 겹치도록 위치맞춤을 행한다. 그리고, 상술한 바와 같이, 피접속부(82)의 랜드상에는 땜납가 인쇄되어 있으므로, 이 상태에서 리플로 공정을 거침으로써, 도 6(b)에 도시하는 바와 같이, 피접속부(82)가 용융하여, 접속부(72)의 외주면을 둘러싸게 된다. 이렇게 해서, 도 5에 도시하는 바와 같이, 접속부(72)와 피접속부(82)가 접속된다.
본 실시형태에 의하면, 개구부(70)의 안쪽에서 본딩이 행해지므로, 접속상태의 확인, 수리 또는 전기적 테스트를 용이하게 할 수 있다. 또한, 본딩에 사용되는 땜납은, 용융하였을 때 개구부(70)의 내부에서 고조될 수 있기 때문에, 옆으로 확대되지 않고, 인접하는 접속부(72)끼리가 접촉하여 도통하지 않게 된다. 이것에 더하여, 본 실시형태에서는, 접속부(72)가 갈지자상으로 배치되어 있기 때문에, 대향하는 접속부(72)간의 간격이 넓어지고, 이 점으로부터도, 인접하는 접속부(72)끼리의 접촉이 방지된다.
또, 반도체 소자와의 접합에는, 배선 패턴측에 돌기가 일체 형성된 소위 B-TAB 형을 사용해도 좋다.
(제 2 실시형태)
도 7은 제 2 실시형태에 관계되는 반도체 장치를 도시하는 도면이다. 상기 도면에 도시하는 반도체 장치(90)는 도 1에 도시하는 반도체 장치(60)의 접속부(72)를 변형시킨 것이다.
즉, 반도체 장치(90)는 배선 패턴(92)을 갖는 절연 필름(94)과, 반도체 칩(96)을 갖고, 절연 필름(94)에 개구부(98)가 형성되어 있는 점에서, 상기 반도체 장치(80)와 같다. 단, 배선 패턴(92)의 일부를 절연 필름(94)으로부터 떨어지는 방향으로 굴곡하여, 접속부(99)가 형성되어 있는 점에서, 상기 반도체 장치(60)와 상이하다.
이렇게 함으로써, 접속부(99)가 범프 대신이 되고, 설치가 용이하다. 여기서, 배선패턴(92)은 극히 얇게 되어 있으므로, 설치 기판에 접속하기 직전에 배선패턴(92)의 일부를 구부려 접속부(99)를 형성하고, 즉시 설치하는 것이 바람직하다.
또, 반도체 소자와의 접합에는, 배선 패턴측에 돌기가 일체 형성된 소위 B-TAB 형을 사용해도 된다.
본 발명에 의하면, 용이한 설치를 가능하게 하는 면설치형의 반도체 장치, 그 제조 방법 및 그 설치 방법, 이것을 설치한 회로 기판 및 가요성 기판 및 그 제조 방법을 제공할 수 있다.

Claims (15)

  1. 반도체 소자와,
    상기 반도체 소자와의 접속상태에 있어서 상기 반도체 소자의 적어도 일부가 위치하는 제 1 개구부 및 상기 제 1 개구부의 주위에 정렬하여 설치되는 복수의 제 2 개구부를 갖는 절연 필름과,
    상기 제 2 개구부에 위치하는 접속부를 단부에 가지며, 상기 절연 필름의 한쪽 면측에 형성되어 상기 반도체 소자에 접속되는 배선 패턴을 포함하며,
    상기 제 2 개구부는 한쌍의 장변을 가지며 대략 방형상을 이루며, 상기 한 쌍의 장변은 상기 제 1 개구부를 형성하는 변중 가장 가까운 위치의 부근에 대하여 수직 방향에 위치하며,
    상기 접속부는 상기 한쌍의 장변의 양측으로부터 중심 방향을 향하여 엇갈리도록 배치되는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 배선 패턴의 상기 단부는, 상기 절연 필름의 면으로부터 떨어지는 방향으로 굴곡하며,
    상기 접속부는 상기 제 2 개구부의 안쪽에서 상기 절연 필름으로부터 떨어져 위치하는 반도체 장치.
  3. 절연 필름에 반도체 소자와의 접속상태에 있어서 상기 반도체 소자의 적어도 일부가 위치하는 제 1 개구부 및 상기 제 1 개구부의 주위에 정렬하여 설치되는 복수의 제 2 개구부를 형성하는 공정과,
    상기 제 2 개구부에 위치하는 접속부를 단부에 가지며, 상기 절연 필름의 한쪽 면측에 형성되어 상기 반도체 소자에 접속되는 배선 패턴을 상기 절연 필름의 한쪽 면에 형성하는 공정과,
    반도체 소자를 상기 배선 패턴에 접속하여 상기 절연 필름에 설치하는 공정을 포함하고,
    상기 제 2 개구부는 한쌍의 장변을 가지며 대략 방형상을 이루며, 상기 한쌍의 장변은 상기 제 1 개구부를 형성하는 변중 가장 가까운 위치의 부근에 대하여 수직 방향에 위치하며,
    상기 접속부는 상기 한쌍의 장변의 양측으로부터 중심 방향을 향하여 엇갈리도록 배치되는 반도체 장치의 제조 방법.
  4. 절연 필름에 반도체 소자와의 접속상태에 있어서 상기 반도체 소자의 적어도 일부가 위치하는 제 1 개구부 및 상기 제 1 개구부의 주위에 정렬하여 설치되는 복수의 제 2 개구부를 형성하는 공정과,
    상기 제 2 개구부에 위치하는 접속부를 단부에 가지며, 상기 절연 필름의 한쪽 면측에 형성되어 상기 반도체 소자에 접속되는 배선 패턴을 상기 절연 필름의 한쪽 면에 형성하는 공정을 포함하며,
    상기 제 2 개구부는 한쌍의 장변을 가지며 거의 방형상을 이루고, 상기 한쌍의 장변은 상기 제 1 개구부를 형성하는 변중 가장 가까운 위치의 부근에 대하여 수직 방향에 위치하며,
    상기 접속부는 상기 한쌍의 장변의 양측에서 중심 방향을 향하여 엇갈리도록 배치되는 가요성 기판의 제조 방법.
  5. 제 4 항에 있어서, 각각의 상기 제 2 개구부의 안쪽에서, 대응하는 모든 상기 접속부를 전기적으로 도통시켜 연결하는 연결부를 일단 형성하고 나서, 그 후, 상기 연결부를 떼내어 제거하는 공정을 포함한 가요성 기판의 제조 방법.
  6. 반도체 소자와의 접속상태에 있어서 상기 반도체 소자의 적어도 일부가 위치하는 제 1 개구부 및 상기 제 1 개구부의 주위에 정렬하여 설치되는 복수의 제 2 개구부를 갖는 절연 필름과,
    상기 제 2 개구부에 위치하는 접속부를 단부에 가지며, 상기 절연 필름의 한쪽 면측에 형성되어 상기 반도체 소자에 접속되는 배선 패턴을 포함하며, 상기 제 2 개구부는 한쌍의 장변을 가지며 대략 방형상을 이루고, 상기 한쌍의 장변은 상기 제 1 개구부를 형성하는 변중 가장 가까운 위치의 부근에 대하여 수직 방향에 위치하여,
    상기 접속부는 상기 한쌍의 장변의 양측으로부터 중심 방향을 향하여 엇갈리도록 배치되는 가요성 기판.
  7. 제 6 항에 있어서, 상기 제 2 개구부내에 위치하여 서로 대향하는 한쌍의 상기 접속부는, 상기 제 2 개구부의 단변과 평행한 가상선을 중심으로하여 대칭 위치에 설치되는 것을 특징으로 하는 가요성 기판.
  8. 제 6 항에 있어서, 상기 접속부는 상기 절연 필름의 면 위로부터 상기 제 2 개구부의 중앙 방향을 향하여, 폭이 좁아지는 가요성 기판.
  9. 제 6 항 내지 제 8 항중 어느 한 항에 있어서, 상기 배선 패턴은 상기 제 2 개구부의 주위에서 근접하여 형성되며, 또한, 상기 접속부에 도통하는 테스트 패드를 갖는 가요성 기판.
  10. 제 6 항 내지 제 8 항중 어느 한 항에 있어서, 상기 제 2 개구부의 장변의 길이는 상기 배선 패턴을 피할 수 있는 위치에 따라서 결정되어 이루어지는 가요성 기판.
  11. 제 10 항에 있어서, 상기 제 2 개구부의 장변의 길이는, 이 제 2 개구부의 정렬 방향에 따라 중앙으로부터 외측을 향함에 따라서, 상기 제 1 개구부측에 있어서 짧아지는 가요성 기판.
  12. 제 6 항 내지 제 8 항중 어느 한 항에 있어서, 상기 제 2 개구부의 단변의 길이는 인접하는 상기 제 2 개구부간의 간격보다도 짧은 가요성 기판.
  13. 제 6 항 내지 제 8 항중 어느 한 항에 있어서, 어느 상기 제 2 개구부에 위치하는 모든 상기 접속부를, 이 제 2 개구부의 안쪽에서 전기적으로 도통시켜서 연결하는 연결부를 갖는 가요성 기판.
  14. 제 1 항 또는 제 2 항에 기재된 반도체 장치와, 원하는 도전 패턴이 형성된 기판을 가지며,
    상기 반도체 장치의 상기 접속부가 상기 도전 패턴에 접속된 회로 기판.
  15. 회로 기판에 도전 패턴을 형성하는 공정과,
    상기 도전 패턴에 땜납을 형성하는 공정과,
    제 1 항 또는 제 2 항에 기재된 반도체 장치의 상기 접속부를, 상기 도전 패턴에 미리 설치된 상기 땜납을 통하여, 이 도전 패턴에 접속하는 공정을 포함하는 반도체 장치의 설치 방법.
KR1019980007803A 1997-03-10 1998-03-10 반도체 장치, 그 제조 방법 및 그 설치 방법, 이것을 설치한 회로 기판 및 가요성 기판 및 그 제조 방법 KR100313655B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-72616 1997-03-10
JP9072616A JPH10256318A (ja) 1997-03-10 1997-03-10 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法

Publications (2)

Publication Number Publication Date
KR19980080050A true KR19980080050A (ko) 1998-11-25
KR100313655B1 KR100313655B1 (ko) 2002-04-06

Family

ID=13494503

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980007803A KR100313655B1 (ko) 1997-03-10 1998-03-10 반도체 장치, 그 제조 방법 및 그 설치 방법, 이것을 설치한 회로 기판 및 가요성 기판 및 그 제조 방법

Country Status (6)

Country Link
US (1) US5946195A (ko)
JP (1) JPH10256318A (ko)
KR (1) KR100313655B1 (ko)
CN (1) CN1139984C (ko)
SG (1) SG71092A1 (ko)
TW (1) TW366547B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1272837C (zh) * 1996-10-17 2006-08-30 精工爱普生株式会社 半导体器件和电路基板
KR100899160B1 (ko) * 2002-12-20 2009-05-27 엘지디스플레이 주식회사 액정표시장치
JP4641141B2 (ja) * 2003-05-28 2011-03-02 ルネサスエレクトロニクス株式会社 半導体装置、ｔｃｐ型半導体装置、ｔｃｐ用テープキャリア、プリント配線基板
JP4936659B2 (ja) * 2004-12-27 2012-05-23 株式会社東芝 半導体装置の製造方法
KR100994978B1 (ko) * 2008-07-23 2010-11-18 (주) 이피웍스 입체형 반도체 디바이스, 그 제조방법 및 입체형 반도체디바이스의 퓨즈 패턴을 이용한 전기적 차단 방법
US9019710B2 (en) * 2012-10-11 2015-04-28 Apple Inc. Devices having flexible printed circuits with bent stiffeners
US9754803B2 (en) 2013-03-27 2017-09-05 Seiko Epson Corporation Electronic device, electronic apparatus, moving object, and method for manufacturing electronic device
CN115719634B (zh) * 2022-11-22 2023-09-29 深圳市汇健智慧医疗有限公司 一种复合手术室的能源能效规划管理方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5036380A (en) * 1988-03-28 1991-07-30 Digital Equipment Corp. Burn-in pads for tab interconnects
JP2660934B2 (ja) * 1989-10-30 1997-10-08 三井金属鉱業株式会社 接続機能を有するテープキャリヤ
EP0569949A3 (en) * 1992-05-12 1994-06-15 Akira Kitahara Surface mount components and semifinished products thereof
US5345363A (en) * 1993-04-07 1994-09-06 Intel Corporation Method and apparatus of coupling a die to a lead frame with a tape automated bonded tape that has openings which expose portions of the tape leads
US5866941A (en) * 1995-02-23 1999-02-02 Silicon Systems, Inc. Ultra thin, leadless and molded surface mount integrated circuit package

Also Published As

Publication number Publication date
KR100313655B1 (ko) 2002-04-06
JPH10256318A (ja) 1998-09-25
SG71092A1 (en) 2000-03-21
CN1193188A (zh) 1998-09-16
CN1139984C (zh) 2004-02-25
TW366547B (en) 1999-08-11
US5946195A (en) 1999-08-31

Similar Documents

Publication Publication Date Title
US5568363A (en) Surface mount components and semifinished products thereof
US6259608B1 (en) Conductor pattern for surface mount devices and method therefor
KR100449463B1 (ko) Ｃｏｆ용 테이프 캐리어 및 이를 사용한 ｃｏｆ-구조의반도체 장치
EP0856889B1 (en) Semiconductor device mount structure and semiconductor device mounting method
KR100541649B1 (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
EP0991119A1 (en) Semiconductor device and method for manufacturing the same
JP3429718B2 (ja) 表面実装用基板及び表面実装構造
US5357400A (en) Tape automated bonding semiconductor device and production process thereof
JP4819335B2 (ja) 半導体チップパッケージ
KR19990022864A (ko) 테이프 볼 그리드 어레이 회로용 유연성 리드
JP3927783B2 (ja) 半導体部品
KR100313826B1 (ko) 반도체 장치
KR100313655B1 (ko) 반도체 장치, 그 제조 방법 및 그 설치 방법, 이것을 설치한 회로 기판 및 가요성 기판 및 그 제조 방법
US7508073B2 (en) Wiring board, semiconductor device using the same, and method for manufacturing wiring board
JP2007005452A (ja) 半導体装置
JP3420706B2 (ja) 半導体装置、半導体装置の製造方法、回路基板、回路基板の製造方法
JPH04233244A (ja) 集積回路アセンブリ
KR100196119B1 (ko) 반도체장치 및 그 제조방법 및 전자 장치
KR20000028840A (ko) 필름 기판을 사용한 반도체 장치 제조 방법
EP0171783A2 (en) Module board and module using the same and method of treating them
EP0616367A1 (en) Lead structure and lead connecting method for semiconductor device
JP4488073B2 (ja) 電気接続装置
JP3739632B2 (ja) 半導体装置およびその製造方法
JP3258564B2 (ja) 半導体装置およびその製造方法
JPH07297236A (ja) 半導体素子実装用フィルムと半導体素子実装構造

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee