CN1139984C - 半导体装置、装配方法、电路基板和柔软基板及制造方法 - Google Patents

半导体装置、装配方法、电路基板和柔软基板及制造方法 Download PDF

Info

Publication number
CN1139984C
CN1139984C CNB981060609A CN98106060A CN1139984C CN 1139984 C CN1139984 C CN 1139984C CN B981060609 A CNB981060609 A CN B981060609A CN 98106060 A CN98106060 A CN 98106060A CN 1139984 C CN1139984 C CN 1139984C
Authority
CN
China
Prior art keywords
mentioned
window portion
semiconductor device
coupling part
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB981060609A
Other languages
English (en)
Other versions
CN1193188A (zh
Inventor
桥元伸晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1193188A publication Critical patent/CN1193188A/zh
Application granted granted Critical
Publication of CN1139984C publication Critical patent/CN1139984C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Abstract

容易装配的表面贴装式半导体装置、其制造方法和装配方法、已装配上述装置的电路基板及其制造方法。具有：芯片；绝缘薄膜，具有多个窗口排列在芯片的至少一部分所处的器件孔及其周围；布线图形，端部具有连接部分，在绝缘薄膜的一面形成且连接到芯片上，窗口部分具有一对长边并形成方形形状，长边位于形成器件孔的边中与最近位置的边垂直的方向上，连接部分配置为从一对长边的两侧向着中心方向相互交错。

Description

半导体装置、装配方法、电路基板和柔软基板及制造方法
本发明涉及表面贴装式半导体装置、其制造方法及其装配方法，已装配上该半导体装置的电路基板和柔软基板及其制造方法。
倘追求半导体装置的小型化则裸片装配是理想的，但由于难于处理，为了保证品质故采用了加工成封装的形态的办法来进行对付。在其封装形态中存在着一种载带封装TCP(tape carrier package)，这是一种根据要把半导体芯片的焊盘间步距作得更为狭小的芯片，以进行装配的微细步距化或小型化及高效率大量生产的要求，而应用了载带自动键合TAB(tape automated bonding)的特别封装。现有的TCP是一种采用用树脂把TAB的必要的部位覆盖起来的办法完成的封装。现有的TAB例如，如特公平8-31500号公报的图7所示，是一种横截外引线孔形成了外引线的TAB。在应用了该TAB的TCP中，外引线从封装的各个侧面以一定的间隔排成一列地突出出去。假定企图在保持该状态不变的情况下使封装的尺寸尽可能地缩小，或假定企图增加引线数目，就必须减小引线宽度和相邻引线间的步距。但是用这种方法的话，在布线的配置上存在着限度，必须用其他的方法来进一步提高自由度。
即使是提高自由度，也必须使得易于进行外引线对基板的键合。
如上所述，在使用了现有的TAB的TCP中存在着有关布线自由度的问题或有关键合的容易性的问题。
本发明是解决这些问题的发明，其目的在于提供一种使得可以进行容易装配的表面贴装式的半导体装置、其制造方法及其装配方法、已装配上该半导体装置的电路基板和柔软基板及其制造方法。
本发明的半导体装置具有：
半导体器件；
绝缘薄膜，具有多个第2窗口部分，在与上述半导体器件进行连接的状态下，这些窗口被设置为排列在上述半导体器件的至少一部分所处的第1窗口部分和上述第1窗口部分的周围；
布线图形，在端部具有位于上述第2窗口部分上的连接部分，在上述绝缘膜的一个表面侧形成且被连接到上述半导体器件上，
上述第2窗口部分具有一对长边并形成为大体上的方形形状，上述一对长边位于在形成上述第1窗口部分的边中与最近位置的边垂直的方向上，
上述连接部分被配置为使得从上述一对长边的两侧向着中心方向相互交错。
倘采用本发明，则由于第2窗口部分构成有一对长边的大体上方形形状，其一对长边位于第1窗口部分的各边中与最近位置的边垂直的方向上，所以在与第1窗口部分的一边对应的区域上，可以设置许多的第2窗口部分。此外，如果可以设置许多的第2窗口部分就可以设置与之相应的许多连接部分。此外，由于在第2窗口部分内连接部分被配置为使得从一对长边的两侧向着中心方向相互交错，所以连接部分间的距离可以得到充分的保证。另外，还可以把连接部分设置于半导体装置的下表面(半导体装置装配区域内)上，可以提高设计自由度。为了把连接部分设置为使得从长边的两侧向着中心，必须利用第2窗口部分间的薄膜部分来走布线图形。这时，要想在各个第2窗口部分使连接部分相互交错，布线图形理想的是在形成长边的两侧的绝缘薄膜上分开来走线。特别是由于可以使围绕一个第1窗口部分的布线图形分散化，故可以得到这样的好处：可以使布线间步距变粗(展宽)消除载带的制造上的障碍。
在上述的半导体装置中，上述布线图形的上述端部弯向从上述绝缘薄膜的表面离去的方向，
上述连接部分，在上述第2窗口部分的内侧，也可以位于离开上述薄膜的位置上。
这样一来，连接部分就从绝缘薄膜中突出来，使向电路基板上的装配变得容易起来。就是说，由于连接部分从绝缘薄膜中突出来，故在把半导体装置装配到本身为被连接体的基板上去的时候，在绝缘薄膜与基板之间有一定的距离，可以形成绝缘状态，所以对双方的导电和绝缘区域就不需要进行严密地设计。此外，以往在绝缘薄膜上所产生的挠曲可以用该突出来的连接部分吸收，所以在使绝缘薄膜平坦化时极其有效。
本发明的半导体装置的制造方法，包括下述工序；
在绝缘薄膜上形成多个第2窗口部分的工序，这些第2窗口部分被设置为在与半导体器件保持连接状态下排列在上述半导体器件的至少一部分所处的第1窗口部分和上述第1窗口部分的周围；
在上述绝缘薄膜的一个表面上形成布线图形的工序，该布线图形在端部具有位于上述第2窗口部分上的连接部分，且在上述绝缘薄膜的一个表面侧形成并连接到上述半导体器件上；
把半导体器件与上述布线图形相连接地设置于上述绝缘薄膜上，
上述第2窗口部分具有一对长边并形成为大体上的方形形状，上述一对长边位于在形成上述第1窗口部分的边中与最近位置的边垂直的方向上，
上述连接部分被配置为使得从上述一对长边的两侧向着中心方向相互交错。
倘采用用该方法制造的半导体装置，则可以边看着第2窗口部分边使连接部分位置对准到已形成在电路基板上的焊盘上。
本发明的柔软基板的制造方法，包括下述工序：
在绝缘薄膜上形成多个第2窗口部分的工序，这些第2窗口部分被设置为在与半导体器件保持连接状态下排列在上述半导体器件的至少一部分所处的第1窗口部分和上述第1窗口部分的周围；
在上述绝缘薄膜的一个表面上形成布线图形的工序，该布线图形在端部具有位于上述第2窗口部分上的连接部分，且在上述绝缘薄膜的一个表面侧形成并连接到上述半导体器件上；
把半导体器件与上述布线图形相连接地设置于上述绝缘薄膜上，
上述第2窗口部分具有一对长边并形成为大体上的方形形状，上述一对长边位于在形成上述第1窗口部分的边中与最近位置的边垂直的方向上，
上述连接部分被配置为使得从上述一对长边的两侧向着中心方向相互交错。
在这里，还含有在每一上述第2窗口部分的内侧，使对应的全部的上述连接部分全都电气导通并一旦形成了进行联结的联结部分之后，其后，切除上述联结部分。此外，形成联结部分是为了进行电镀等。
本发明的柔软基板具有：
具有多个第2窗口部分的绝缘薄膜，这些第2窗口部分被设置为在与半导体器件保持连接状态下排列在上述半导体器件的至少一部分所处的第1窗口部分和上述第1窗口部分的周围；
布线图形，该布线图形在端部具有位于上述第2窗口部分上的连接部分，且在上述绝缘薄膜的一个表面侧形成并连接到上述半导体器件上，
上述第2窗口部分具有一对长边并形成为大体上的方形形状，上述一对长边位于在形成上述第1窗口部分的边中与最近位置的边垂直的方向上，
上述连接部分被配置为使得从上述一对长边的两侧向着中心方向相互交错。
在这里，位于上述第2窗口部分内且相向的一对上述连接部分也可以设置于以与上述第2窗口部分的短边平行的假想线为中心对称的位置上。
这样一来，由于连接部分将变成相互交错，所以在已定好的第2窗口内可以加大(长)一个连接部分。此外，第2窗口部分与连接部分完全相向的情况比也可以减小。例如即便是在已窄步距化了的时候，也可以在由相向的长边设置的连接部分之间得到间隙。
上述连接部分，理想的是从上述绝缘薄膜的表面上边向着上述第2窗口部分宽度变窄。
这样一来，由于连接部分在第2窗口部分的内侧已经变细，所以可以使相邻的连接部分间的间隔变窄。其结果是，可以设置多个连接部分。
此外，上述布线图形理想的是在上述第2窗口部分的周围使之靠近形成，且具有接通上述连接部分上的测试焊盘。若如上所述与窗口部分靠近地形成测试焊盘，则可以与测试焊盘相邻地形成连接部分，可以增加该连接部分中的用于进行焊接的面积。
上述第2窗口部分的长边的长度，理想的是根据位置进行决定，以便避开上述布线图形。
特别是，上述第2窗口部分的长边的长度，理想的是沿着该第2窗口部分的排列方向随着从中央往外侧前进，在上述第1窗口部分一侧变短。
这样，由于结果将变成为避开到达连接部分的布线来形成第2窗口部分，所以可以进行高密度的布线，可以用到有更多的管脚的集成电路中去。
此外，上述第2窗口部分的短边的长度，理想的是比相邻的上述第2窗口部分间的间隔还短。
这样一来，就可以在相邻的上述第2窗口部分间形成多条布线。
还有理想的是在该第2窗口部分的内侧使位于不论哪一个的上述第2窗口部分上的全部的上述连接部分电接通并进行连接的连接部分。
若这样地连接连接部分并使之接通，则可以简单地实施廉价的电镀。
本发明的电路基板具有上述半导体装置和已形成了所希望的导电图形的基板，
上述半导体装置的上述连接部分已连接到上述导电图形上。
本发明的半导体的装配方法包括：在电路基板上形成导电图形的工序；在上述导电图形上设置焊盘的工序；通过事先设置到上述导电图形上的上述焊盘，把上述半导体装置的上述连接部分连接到该导电图形上的工序。
图1示出了实施例1的半导体装置。
图2示出了实施例1的半导体装置的制造中所使用的薄膜载带。
图3(A)和图3(B)示出了薄膜载带的加工工序。
图4示出了已装配上实施例1的半导体装置的电路基板。
图5示出了用于装配实施例1的半导体装置的电路基板的被连接部分的形状及排列。
图6(A)和6(B)示出了把实施例1的半导体装置装配到电路基板上的工序。
图7示出了实施例2的半导体装置。
以下，参照附图说明本发明的优选实施例。
实施例1
首先，说明实施例的半导体装置、柔软基板和电路基板。
图1示出了实施例1的半导体装置。该半导体装置60具有：形成于绝缘薄膜62的一个表面上的布线图形64；利用已形成于该绝缘薄膜62上的器件孔(第1窗口部分)62a而设置的半导体芯片66。半导体芯片66由半导体器件构成，被配置为使从在与绝缘薄膜62中的布线图形64的形成面相反一侧的面上突出来，且配置为使有源面66a向着绝缘薄膜62的器件孔62a的方向。布线图形64的端部，向器件孔62a突出，弯向与形成面相反一侧的面的方向，连接到半导体芯片66上。半导体芯片66和绝缘薄膜62，用环氧树脂的浇注进行密封。
器件孔62a构成为使得可以放置半导体芯片66的全体或至少一部分。就是说，有下述3种情况：(1)如图1所示，半导体芯片66的全体位于器件孔62a的内侧的情况(通常TAB)，(2)器件孔的窗口部分比半导体芯片的投影面还小，尽管半导体芯片放进了器件孔内，但半导体芯片的一部分超出(就是说，已超出的部分不位于窗口部分内)的情况(细TAB)，(3)半导体芯片的一个端部超过了窗口部分，另一端部在窗口部分上产生间隙的情况(细TAB的变形)。
半导体装置60的特征是：在绝缘薄膜62上形成了多个窗口部分(第2窗口部分)70(以下，在仅表述为‘窗口部分’的时候指的是第2窗口部分)，由布线图形64设置的连接部分72在窗口部分上露曲来。使窗口部分70和连接部分72构成为容易地进行向电路基板的键合。
半导体装置60是一种连接部分72(外部端子)为排列成格栅阵列状，无焊球的表面贴装式的格栅型半导体装置。但是，作为另外的例子，也可以是载置到连接部分72(外部端子)上边的所谓的BGA(球栅阵列)式半导体装置。
此外，半导体装置66在图1中朝向上方(背面TAB)，但是不限于此，半导体芯片也可以朝向相反(倒装)地装配(所谓的表面TAB)。即，半导体芯片也可以位于突出电极形成面一侧。在这种情况下，由于可以使半导体芯片背面与底板接触，所以如果介以银膏等的导热粘接材料连接到底板上，则可以提高半导体芯片的散热性。另外，由于借助于半导体器件的厚度，在绝缘薄膜和底板之间可以达到一定的高度，故可以防止例如相邻焊锡凸出电极间的短路。
图2示出了实施例1的半导体装置的制造中所使用的柔软基板(以下，称之为薄膜载带(film carrier tape)，该柔软基板通常被用作TAB装配用的基板。图3(A)是薄膜载量的局部放大图。该薄膜载带74是被切断后变成为上述绝缘薄膜62的载带，具有输送孔74a和本身为第1窗口部分的器件孔74b(参看图2)。器件孔74b在已装配上半导体芯片时，至少其一部分位于其中的孔，被形成为大体上的方形形状。在本实施例中用的是由长度相等的4边构成的正方形形状的孔。此外，器件孔的各个边被设置为与形成薄膜载带74的边平行。此外，器件孔74b也可以是与半导体芯片的形状相吻合的长方形形状。
在薄膜载带74的窗口部分70内，已形成了临时布线图形76。该临时布线图形76是整体地形成联结部分76b和连接部分72和布线图形64的图形，联结部分76b被形成为在窗口部分70内进行横截。在其横截的联结部分76b上形成了把各个连接部分72(布线图形64)连接成一个整体的状态。此外，各个连接部分72和联结部分76b之间的连接在距离近的位置上进行连接。用该临时布线图形76使上述的各连接部分72全体都电接通，已变成为使之施行电解电镀处理的状态。电解电镀处理后，在规定的部位上切断，就可以形成上述布线图形64。此外，在这里，虽然说明的是需要进行电解电镀的例子，但在不需要电镀处理的情况下或应用无电镀的情况下，就不需要临时布线图形，因此进行切断的工序本身和与之有关的事物，例如模具就不需要。布线图形64的一部分突出到器件孔74b中去，如图中用2点链状线所示出的那样，变成为可以连接到半导体芯片66上。
在薄膜载带74上，已形成了上述窗口部分70。该窗口部分70构成为长孔形状，使得露出一部分临时布线图形76。详细说来，在窗口部分70的内侧，从相向的长边向着中央露出了多片的突出片76a.。而且，突出片76a从各自的长边突出出来，使得相互交错地相向。换句话说，突出片76a锯齿状地突出出来。所有的突出片76a在窗口部分70的中央用联结部分76b联结起来。
采用用这样的形状的临时布线图形76切断并除去联结部分76b的办法，如图3(B)所示，就得到了连接部分72从窗口部分70突出出去的构成。因为该连接部分72指的是在上述突出片76a中除去联结部分76b后剩下的部分，所以与上述突出片76a一样，相互交错地或锯齿状地从与窗口部分70对应的长边向中央方向突出出来。
此外，突出片76a从比其他的布线面积还大的焊盘部分78延伸出去。具体地说，设有比其他的布线宽度还宽的焊盘部分78，突出片76a从该焊盘部分78延伸出去。采用宽幅度地设置焊盘部分78的办法，就可以在切断联结部分76b后，使探针触到焊盘部分上，进行检查。另外，宽度宽的焊盘除可以利用来进行检查外，因为还可以把焊盘部分设为与连接部分72相连，故还可以利用作连接部分的一部分。因此，在与外部电路基板之间进行连接之际也可以设置恰好能形成连接构件，例如在焊锡的情况下能形成突起(凸出电极)的焊锡量。
在这样加工后的薄膜载带74上装上半导体芯片66，切断薄膜载带74的规定的部位，就可以得到示于图1的半导体装置60。
其次，图4示出了已装配上实施例1的半导体装置的电路基板。如该图所示，半导体装置60的连接部分72被键合到电路基板80的被连接部分82上。被连接部分82是构成已形成于电路基板80上的导电图形的一部分的焊盘。
在图4的绝缘薄膜62上，为防止挠曲，理想的是设有具有平面性的保持板。但是，在这种情况下，设置保持板的位置是半导体芯片66突出的一侧，是与已形成了布线图形64的面相反一侧的绝缘薄膜一侧。此外，将变成为不覆盖布线图形64。
图5示出的是用于装配实施例1的半导体装置的电路基板的被连接部分形状和排列。在该图中，已略去了用于把半导体装置和外部连接起来的所谓的布线。
被连接部分82是印刷形成焊盘的部分，与上述的连接部分72的排列对应地排列成锯齿状。详细说来，如图3(B)所示，由于一个窗口部分70上将从相向的每一长边露出连接部分72，故与之相对应，被连接部分82被排列成成为2列一组。此外，由于相向的连接部分72相互交错，作为一个整体形成为锯齿状。与之相对应，被连接部分82也与之对应地排列为形成相互交错的锯齿状。在图5中，虽然示出了种种形状的被连接部分82，但也可以仅仅用任意一种形状形成被连接部分82。
由于被连接部分82由焊盘形成，所以在连接部分72上不再需要焊盘。
本实施例如上述那样地构成，以下，说明其制造方法。
图1示出的半导体装置60的制造方法含有在绝缘薄膜62的一个表面上形成布线图形64，在该绝缘薄膜62上形成器件孔(第1窗口部分)62a，利用该器件孔62a设置半导体芯片66的工序。半导体芯片66被配置为使之从与绝缘薄膜62中的布线图形64的形成面相反的面上突出出来，而且，将有源面66a配置为朝向绝缘薄膜62的器件孔62a的有源面的方向。而且，使布线图形64的端部，突出到器件孔62a中，向与形成面相反一侧的面的方向弯曲，连接到半导体芯片66上。而且，用环氧树脂68浇注对半导体芯片66和绝缘薄膜62进行密封。
半导体装置60的特征是：在绝缘薄膜62上形成多个窗口部分70，用布线图形64设置的连接部分72露出到窗口部分70中。采用设置窗口部分70和连接部分72的办法，向电路基板上的键合就变得容易了。
半导体芯片66在图1中朝向上方(背面TAB)，但是不限于此，半导体芯片也可以朝向相反(倒装)地装配(所谓的表面TAB)。即，半导体芯片也可以位于突出电极形成面一侧。在这种情况下，由于可以使半导体芯片背面与底板接触，所以如果通过银膏等的导热粘接构件连接到底板上，则可以提高半导体芯片的散热性。另外，由于借助于半导体器件的厚度，在绝缘薄膜和底板之间可以得到一定的高度，故可以防止例如相邻焊锡凸出电极间的短路。
示于图2的薄膜载带74，含有形成输送孔74a和本身为第1窗口部分的器件孔74b的工序，和在窗口部分70内形成临时布线图形76的工序。作为该临时布线图形76的一部分，形成联结部分76b使之在窗口部分70内进行横截，同时，各个连接部分72(布线图形64)以已连接成一个整体的状态形成于该已横截后的联结部分76b上。还有，每一个的连接部分72和联结部分76b都在距离最近的位置上进行连接。由于各连接部分72全部都已电接通，所以在电解电镀的处理后，切断规定的部位就可以形成上述布线图形64。
接着，从这样的形状的临时布线图形76上切断除去联结部分76b，如图3(B)所示，就得到了连接部分72从窗口部分70突出出去的构成。
突出片76a，从比其他的布线面积还大的焊盘部分78延伸出去。具体地说，设有比其他的布线宽度还宽的焊盘部分78，突出片76a从该焊盘部分78延伸出去。采用宽幅度地设置焊盘部分78的办法，就可以在切断联结部分76b后，使探针触到焊盘部分上，进行检查。
在这样加工后的薄膜载带74上装上半导体芯片66，切断薄膜载带74的规定的部位，就可以得到示于图1的半导体装置60。
其次，图6(A)和图6(B)示出了把实施例1的半导体装置装配到电路基板上去的工序。详细说来，图6(A)和图6(B)示出了与图3(B)对应的区域，就是说示出了连接部分的周边。参照该图，说明把上述半导体装置60装配到具有上述被连接部分82的电路基板上的工序。
首先，如图6(A)所示，在进行位置对准后把半导体装置60安置到电路基板80上边。详细地说，进行位置对准使得各个被连接部分82和各个连接部分72相重叠。接着，如上所述，由于在被连接部分82的结合面上已印制上了焊锡，采用在该状态下经由回流工序，如图6(B)所示，使被连接部分82熔融变成为把连接部分72的外围表面包围起来。这样一来，如图形5所示，就把连接部分72和被连接部分82连接了起来。
倘采用本实施例，由于可以在窗口部分70的内侧进行键合，故可以容易地进行连接状态的确定、修理和电测试。此外，在键合中所使用的焊锡，由于在熔融了的时候可以在窗口部分70的内部隆起起来，结果变成为不向横向扩散，不会使相邻的连接部分72彼此接触导通。除此之外，在本实施例中，由于连接部分72被配置为锯齿状，故相向的连接部分72间的间隔变宽，从这一点也可知道可以防止相邻的连接部分72之间的接触。
在与半导体器件的接合中，也可以用与突起整体性地形成于布线图形一侧的所谓B-TAB型的图形。
实施例2
图7示出了实施例2的半导体装置。示于同图的半导体装置90是使示于图1的半导体装置60的连接部分72变形后的装置。
就是说，半导体装置90，在具备具有布线图形92的绝缘薄膜94和半导体芯片96，且在绝缘薄膜94上形成了窗口部分98这一点上，与上述半导体装置60是一样的。但是在使布线图形92的一部分在从绝缘薄膜94离开的方向上弯曲，形成连接部分99这一点上与上述半导体装置不相同。
这样一来，连接部分99就变成为凸出电极的代用品，将使装配变得容易。在这里，由于布线图形92已变得极其之薄，所以理想的是在立刻就要装配到装配基板上之前，使布线图形92的一部分弯曲形成连接部分99，并马上进行装配。
此外，在与半导体器件的接合中，也可以用与突起整体性地形成于布线图形一侧的所谓B-TAB型的图形。

Claims (15)

1、一种半导体装置，具有：
半导体器件；
绝缘薄膜，具有多个第2窗口部分，在与上述半导体器件连接的状态下，这些窗口被设置为排列在上述半导体器件的至少一部分所处的第1窗口部分和上述第1窗口部分的周围；
布线图形，在端部具有位于上述第2窗口部分上的连接部分，在上述绝缘膜的一表面侧形成且被连接到上述半导体器件上，
上述第2窗口部分为具有一对长边的长孔形状，上述一对长边位于在形成上述第1窗口部分的边中与最近的位置的边垂直的方向上，
上述连接部分被配置为使得从上述一对长边的两侧向着中心方向相互交错。
2、根据权利要求1所述的半导体装置，其特征是：上述布线图形的上述端部弯向从上述绝缘薄膜的表面离开的方向，
上述连接部分位于上述第2窗口部分的内侧中离开上述绝缘薄膜的位置上。
3、一种半导体装置的制造方法，包括：
在绝缘薄膜上形成多个第2窗口部分的工序，这些第2窗口部分被设置为在与半导体器件保持连接状态下排列在上述半导体器件的至少一部分所处的第1窗口部分和上述第1窗口部分的周围；
在上述绝缘薄膜的一个表面上形成布线图形的工序，该布线图形在端部上具有位于上述第2窗口部分上的连接部分，且在上述绝缘薄膜的一个表面一侧形成并连接到上述半导体器件上；
把半导体器件与上述布线图形相连地设置于上述绝缘薄膜上的工序，
上述第2窗口部分为具有一对长边的长孔形状，上述一对长边位于在形成上述第1窗口部分的边中与最近位置的边垂直的方向上，
上述连接部分被配置为使得从上述一对长边的两侧向着中心方向相互交错。
4、一种柔软基板的制造方法，包括：
在绝缘薄膜上形成多个第2窗口部分的工序，这些第2窗口被设置为在与半导体器件保持连接状态下排列在上述半导体器件的至少一部分所处的第1窗口部分和上述第1窗口部分的周围；
在上述绝缘薄膜的一个表面上形成布线图形的工序，该布线图形在端部上具有位于上述第2窗口部分上的连接部分，且在上述绝缘薄膜的一个表面侧形成并连接到上述半导体器件上；
上述第2窗口部分为具有一对长边的长孔形状，上述一对长边位于在形成上述第1窗口部分的边中与最近位置的边垂直的方向上，
上述连接部分被配置为使得从上述一对长边的两侧向着中心方向相互交错。
5、根据权利要求4所述的柔软基板的制造方法，其特征是：含有在每一上述第2窗口部分的内侧，使对应的全部的上述连接部分全都电接通并一旦形成了进行联结的联结部分之后，切除上述联结部分的工序。
6、一种柔软基板，具有：
具有多个第2窗口部分的绝缘薄膜，这些第2窗口部分被设置为在与半导体器件保持连接状态下排列在上述半导体器件的至少一部分所处的第1窗口部分和上述第1窗口部分的周围；
布线图形，该布线图形在端部上具有位于上述第2窗口部分上的连接部分，且在上述绝缘薄膜的一个表面侧形成并连接到上述半导体器件上，
上述第2窗口部分为具有一对长边的长孔形状，上述一对长边位于在形成上述第1窗口部分的边中与最近位置的边垂直的方向上，
上述连接部分被配置为使得从上述一对长边的两侧向着中心方向相互交错。
7、根据权利要求6所述的柔软基板，其特征是：位于上述第2窗口部分内且相向的一对上述连接部分，构成为以与上述第2窗口部分的短边平行的假想线为中心，设于对称的位置上。
8、根据权利要求6所述的柔软基板，其特征是：上述连接部分，从上述绝缘薄膜的表面上边开始，向着上述第2窗口方向，宽度变窄。
9、根据权利要求6～8中任意一项中所述的柔软基板，其特征是：上述布线图形在上述第2窗口部分的周围靠近地形成，且，具有接通到上述连接部分上的测试焊盘。
10、根据权利要求6～8中任意一项中所述的柔软基板，其特征是：上述第2窗口部分的长边的长度，根据位置决定，使得可以避开上述布线图形。
11、根据权利要求10所述的柔软基板，其特征是：沿着第2窗口部分的排列方向，在上述第1窗口部分一侧，上述第2窗口部分长边的长度从中央向外侧逐渐变短。
12、根据权利要求6～8中任意一项中所述的柔软基板，其特征是：上述第2窗口部分的短边的长度，比相邻的上述第2窗口部分间的间隔还短。
13、根据权利要求6～8中任意一项中所述的柔软基板，其特征是：具有在该第2窗口部分的内侧使不论位于哪一个的上述第2窗口部分上的全部的上述连接部分电接通并进行联结的联结部分。
14、一种电路基板，具有：权利要求1或2所述的半导体装置；已形成了所希望的导电图形的基板，
上述半导体装置的上述连接部分已连接到上述导电图形上。
15、一种半导体装置的装配方法，包括在电路基板上形成导电图形的工序；在上述导电图形上设置焊锡的工序；通过已事先设置在上述导电图形上的上述焊锡，把权利要求1或2所述的半导体装置的上述连接部分连接到该导电图形上的工序。
CNB981060609A 1997-03-10 1998-03-09 半导体装置、装配方法、电路基板和柔软基板及制造方法 Expired - Fee Related CN1139984C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9072616A JPH10256318A (ja) 1997-03-10 1997-03-10 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法
JP72616/97 1997-03-10
JP72616/1997 1997-03-10

Publications (2)

Publication Number Publication Date
CN1193188A CN1193188A (zh) 1998-09-16
CN1139984C true CN1139984C (zh) 2004-02-25

Family

ID=13494503

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981060609A Expired - Fee Related CN1139984C (zh) 1997-03-10 1998-03-09 半导体装置、装配方法、电路基板和柔软基板及制造方法

Country Status (6)

Country Link
US (1) US5946195A (zh)
JP (1) JPH10256318A (zh)
KR (1) KR100313655B1 (zh)
CN (1) CN1139984C (zh)
SG (1) SG71092A1 (zh)
TW (1) TW366547B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU4321997A (en) * 1996-10-17 1998-05-15 Seiko Epson Corporation Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape
KR100899160B1 (ko) * 2002-12-20 2009-05-27 엘지디스플레이 주식회사 액정표시장치
JP4641141B2 (ja) * 2003-05-28 2011-03-02 ルネサスエレクトロニクス株式会社 半導体装置、ｔｃｐ型半導体装置、ｔｃｐ用テープキャリア、プリント配線基板
JP4936659B2 (ja) * 2004-12-27 2012-05-23 株式会社東芝 半導体装置の製造方法
KR100994978B1 (ko) * 2008-07-23 2010-11-18 (주) 이피웍스 입체형 반도체 디바이스, 그 제조방법 및 입체형 반도체디바이스의 퓨즈 패턴을 이용한 전기적 차단 방법
US9019710B2 (en) * 2012-10-11 2015-04-28 Apple Inc. Devices having flexible printed circuits with bent stiffeners
US9754803B2 (en) * 2013-03-27 2017-09-05 Seiko Epson Corporation Electronic device, electronic apparatus, moving object, and method for manufacturing electronic device
CN115719634B (zh) * 2022-11-22 2023-09-29 深圳市汇健智慧医疗有限公司 一种复合手术室的能源能效规划管理方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5036380A (en) * 1988-03-28 1991-07-30 Digital Equipment Corp. Burn-in pads for tab interconnects
JP2660934B2 (ja) * 1989-10-30 1997-10-08 三井金属鉱業株式会社 接続機能を有するテープキャリヤ
KR930024126A (ko) * 1992-05-12 1993-12-22 아키라 기타하라 표면실장소자와 그의 반제품
US5345363A (en) * 1993-04-07 1994-09-06 Intel Corporation Method and apparatus of coupling a die to a lead frame with a tape automated bonded tape that has openings which expose portions of the tape leads
US5866941A (en) * 1995-02-23 1999-02-02 Silicon Systems, Inc. Ultra thin, leadless and molded surface mount integrated circuit package

Also Published As

Publication number Publication date
CN1193188A (zh) 1998-09-16
KR100313655B1 (ko) 2002-04-06
TW366547B (en) 1999-08-11
SG71092A1 (en) 2000-03-21
KR19980080050A (ko) 1998-11-25
US5946195A (en) 1999-08-31
JPH10256318A (ja) 1998-09-25

Similar Documents

Publication Publication Date Title
KR100299949B1 (ko) 박형반도체장치,그것을이용한모듈구조체및그반도체장치의기판실장방법
JP3526788B2 (ja) 半導体装置の製造方法
CN1124652C (zh) 半导体器件装配构造和半导体器件装配方法
US6650020B2 (en) Resin-sealed semiconductor device
US6465276B2 (en) Power semiconductor package and method for making the same
EP0594395A2 (en) Semiconductor power module
US20230253298A1 (en) Semiconductor device
CN1197290A (zh) 半导体器件
CN1581482A (zh) 电路模块
KR20030060882A (ko) 반도체 장치 및 반도체 모듈
CN1139984C (zh) 半导体装置、装配方法、电路基板和柔软基板及制造方法
CN1779811A (zh) 半导体激光器组件及具备半导体激光器组件的光拾取装置
CN1607663A (zh) 带式电路衬底及使用该衬底的半导体芯片封装
JP4013446B2 (ja) ペルチェモジュールおよびそれを備えた光通信用モジュール
US20230395483A1 (en) Semiconductor device
CN1441490A (zh) 半导体装置及其制造方法
US20030136582A1 (en) Substrate board structure
JP2004281540A (ja) 電子装置及びその製造方法、チップキャリア、回路基板並びに電子機器
US6292368B1 (en) Electrical power component mounted by brazing on a support and corresponding mounting process
CN108028232B (zh) 布线基板、电子装置以及电子模块
CN113748510B (zh) 电子模块
US11842951B2 (en) Semiconductor device for improving heat dissipation and mounting structure thereof
TW201306107A (zh) 平面式半導體元件及其製作方法
JPH03109760A (ja) 半導体装置
JP2023179843A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040225

Termination date: 20130309