KR20030060882A - 반도체 장치 및 반도체 모듈 - Google Patents

반도체 장치 및 반도체 모듈 Download PDF

Info

Publication number
KR20030060882A
KR20030060882A KR10-2003-7002912A KR20037002912A KR20030060882A KR 20030060882 A KR20030060882 A KR 20030060882A KR 20037002912 A KR20037002912 A KR 20037002912A KR 20030060882 A KR20030060882 A KR 20030060882A
Authority
KR
South Korea
Prior art keywords
semiconductor
external connection
semiconductor device
printed wiring
wiring board
Prior art date
Application number
KR10-2003-7002912A
Other languages
English (en)
Inventor
후카사와히로유키
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20030060882A publication Critical patent/KR20030060882A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]

Abstract

콤팩트 구조의 싼 가격에 구성할 수 있는 반도체 장치 및 반도체 모듈이다. 본 발명의 제 1실시형태의 반도체 모듈(M1)은, 프린트 배선기판(10) 외주부의 표리양면에 외부접속용전극(15, 16)이 형성되어 있으며, 그 중앙부에 반도체 집적회로 칩(1A)이 탑재된 복수개의 반도체 장치(A1, A2, A3, … )로 구성되었고, 반도체 장치(A1, A3)의 외부접속용전극(15)과 반도체 장치(A2)의 외부접속용전극(16)과 직접, 또는 칩 부품(30)이랑 중계기판(40)(도 8b)을 경유하여 땜납(Sb) 등의 전기적으로 접속된 구조인 것이다.

Description

반도체 장치 및 반도체 모듈{Semiconductor device and semiconductor module}
우선, 도 10 내지 도 13을 참조하면서, 종래 기술의 반도체 장치 및 반도체 모듈의 구성, 구조를 설명한다.
도 10은 종래 기술의 일 형태의 반도체 장치 단면도, 도 11은 도 10에 보여진 반도체 장치를 머더 보드에 탑재한 구조의 단면도, 도 12는 도 10에 보여진 반도체 장치를 복수개, 머더 보드에 탑재한 반도체 모듈의 단면도, 그리고 도 13은 도 10에 보여진 반도체 장치를 복수개, 머더 보드에 탑재한 다른 형태의 반도체 모듈의 단면도이다.
우선, 도 10을 이용하여 종래 기술의 일 형태의 반도체 장치의 구성, 구조를 설명한다.
그 반도체 장치(C)는 반도체 집적회로 칩(이하, 단지 「IC 칩」으로 기록된다)(1)와 프린트 배선기판(110)으로 구성되어 있다. IC 칩(1)의 표면에는, 소정의 배열에서 형성되어 있는 전극의 표면에 금, 땜납의 복수 뱀프(2)가 형성되어있으며, 프린트 배선기판(110)의 전기절연기판(111) 표면에는, IC 칩(1)을 탑재하여 표면측의 재치부(112) 주변부에 상기 뱀프(2)에 대응한 복수의 랜드(113)가, 이면측에 주변배열 또는 격자배열에서 복수의 외부접속용전극(114)이, 그리고 표면측의 랜드(113)와 이면측의 외부접속용전극(114)을 전기적으로 접속한 복수의 바이어홀(117)이 형성되어 있다.
IC 칩(1)은 프린트 배선기판(110) 중앙부에 접착제(Sa) 등을 이용하여 탑재되어 있으며, 그리고 각각의 뱀프(2)에 대응한 랜드(113)에 금등의 금속세선(W)을 이용하여 전기적으로 접속되어 있다.
그리고 이 반도체 장치(C)는 금속세선(W)과 랜드(113)와의 접속부분을 포함한 IC 칩(1) 전체가 에폭시 수지와 같은 절연봉지재(P)에 봉지된 구조로 구성되어 있다.
도 11 내지 도 13에 보여진 반도체 모듈(D, D1 및 D2)은 그와 같은 구조의 복수의 반도체 장치(C)를 머더 보드(20)에 탑재한 것이다. 머더 보드(20)의 표면에는 상기 외부접속용 전극(114)에 대응한 위치에 복수의 랜드(214)가, 이면에도 랜드(224)(도 12)가, 그리고 필요에 따라서, 그 이면에 연결된 바이어홀(217) 등이 형성되어 있으며, 도 11에는 확대하였고, 이와 같은 구조의 머더 보드(20) 표면의 랜드(214)에 한 개의 IC 칩(1)을, 예를 들면, 땜납 등의 방법을 이용하여 전기적으로 접속된 상태를 보여준 것이다. 부호 Sb는 땜납을 가리킨다.
도 12 및 도 13에 보여진 반도체 모듈(D1 및 D2)은, 머더 보드(20) 표면의 랜드(214)에 도 10에 보여진 IC 칩(1)이 2개, 머더 보드(20)의 이면 랜드(224)에IC 칩(1)이 1개, 각각 땜납의 방법으로 탑재되며, 그 다른 저항, 콘덴서 등의 칩 부품(30)이 복수개, 탑재되어 구성되어 있는 것이고, 도 12에 보여진 반도체 모듈(D1)은 머더 보드(20)의 한쪽 끝에 랜드(214, 224)에 연결하고, 다른 전기회로기판의 소켓(불도시)에 삽입, 접속하기 위한 외부접속용단자(24)에 설치되어 있으며, 도 13도 보여진 반도체 모듈(D2)은 머더 보드(20)의 한쪽 끝에 랜드(224)에 연결되고, 다른 전기회로기판에 플렉시블케이블 배선기판(25)을 이용하여 접속하기 위한 커넥터(26)와 설치되어 있다.
상기와 같은 구조, 구성의 반도체 장치(C) 및 반도체 모듈(D, D1 및 D2)은, 미국특허 제 5,216,278호 및 ASIC & EDA 1993년 3월호의 9 - 15 페이지에 개시되어 있으며, 또한 모토로라사의 "OMPAC"등의 형상에 봉입되어 널리 알려져 있다.
그러나, 이들의 반도체 장치(C) 및 반도체 모듈(D, D1 및 D2)의 구조에 있어서도, 수많은 프린트 배선기판(110) 및 머더 보드(20)를 사용하는 것이 필요하고, 비용이 많이 들며, 그리고 컨버터에 구성 할 수 없는 과제가 있다.
본 발명은, 이와 같은 과제를 해결하기 위하여서도, 간단하고 싼값에 구성할 수 있도록 반도체 장치 및 반도체 모듈을 얻을 수 있는 것을 목적으로 한다.
본 발명은, 반도체 장치와 그 복수개의 반도체 장치를 조립한 반도체 모듈의 구조, 구성에 관한 것이다.
도 1a 내지 도 1c는, 본 발명의 반도체 장치에 사용하는데 알맞은 하나의 실시형태 프린트 배선기판을 보여주고 있고, 도 1a는 그 표면측의 평면도, 도 1b는 그 이면측의 평면도, 도 1c는 도 1a의 x - x선상에 있어서의 단면도이다.
도 2a 내지 도 2b는, 본 발명의 제 1 실시형태의 반도체 장치를 보여주고 있고, 도 2a는 그 평면도, 도 2b는 도 2a의 x - x선상에 있어서의 단면도이다.
도 3은, 제 1반도체 장치의 단면도이다.
도 4는, 도 2a 내지 도 2b에 보여진 반도체 장치를 복수개 사용하여 구성되어 있는 본 발명의 제 1실시형태의 반도체 모듈의 단면도이다.
도 5는, 제 2실시형태의 반도체 모듈의 단면도이다.
도 6은, 본 발명의 제 3실시형태의 반도체 모듈의 단면도이다.
도 7은, 도 3에 보여진 반도체 장치를 복수개 사용하여 구성되어 있는 본 발명의 제 4실시형태의 반도체 모듈의 단면도(f)이다.
도 8a 내지 도 8b는, 본 발명의 제 5실시형태의 반도체 모듈을 보여주고 있고, 도 8a는 그 평면도, 도 8b는 도 8a의 l - l선상에 있어서의 단면도이다.
도 9는, 본 발명의 제 6실시형태의 반도체 모듈의 평면도이다.
도 10은, 종래기술의 일 형태의 반도체 장치의 단면도이다.
도 11은, 도 10에 보여진 반도체 장치를 머더 보드에 탑재한 구조의 단면도이다.
도 12는, 도 10에 보여진 반도체 장치를 복수개, 머더 보드에 탑재한 반도체 모듈의 단면도이다.
도 13은, 도 10에 보여진 반도체 장치를 복수개, 머더 보드에 탑재한 다른 형태의 반도체 모듈의 단면도이다.
이것으로, 본 발명의 반도체 장치는, IC 칩이 탑재된 프린트 배선기판의 외주부에 외부접속용전극이 형성되어 있는 것을 특징으로 한다.
상기 외부접속용전극은 상기 프린트 배선기판 외주부의 표리면의 적어도 한 방향의 면에 형성되어 있으며, 또한 필요에 따라서 어떤 반도체장치는, 상기 외부접속용전극이 형성되어 있는 프린트 배선기판의 중앙부에 탑재된 IC 칩을 그 프린트 배선기판의 두께에서 얇은 두께의 봉지재에 봉지되어 있다.
또한, 본 발명의 반도체 모듈은, 머더 보드를 사용하고, 상기 구조의 반도체 장치를 적어도 2개 짜 넣고, 그것을 반도체 장치의 프린트 배선기판에 형성되어 있는 상기 외부접속용전극끼리 전기적으로 상호 접속된 구조에 구성되어 있는 것을 특징으로 한다.
그 반도체 모듈의 어떤 것에는, 인접해 있는 상기 반도체장치의 한 방향의 반도체 장치의 프린트 배선기판 표면에 형성되어 있는 상기 외부접속용전극과, 다른 방향의 반도체장치의 프린트 배선기판의 이면에 형성되어 있는 상기 외부접속용전극과 상호 접속되어 구성하여도 좋고, 또한, 다른 것도 인접한 상기 반도체장치의 프린트 배선기판의 표면 또는 이면에 형성되어 있는 상기 외부접속용전극끼리 상호 접속되어 구성하여도 좋다.
더욱이, 그들의 반도체 모듈은 인접한 상기 반도체장치의 상기 양외부접속용전극이 칩 부품과 중계기판을 경유하여 상호 접속된 구조로 구성되어도 좋다.
더욱이 또, 그들의 반도체 모듈은, 복수의 상기 반도체장치와 상기 외부접속용전극을 경유하여 평면적으로 광범위하게 상호 접속된 구조로 구성되어도 좋다.
따라서, 본 발명의 반도체장치는 중앙부에 IC 칩을 탑재한 프린트 배선기판의 주변부에 외부접속용전극을 형성한 단순한 구조로 2차원적에도 3차원적에도 넓힘을 가진 구조로 반도체 모듈을 구성할 수 있다.
또한, 본 발명의 반도체 모듈은, 상기 반도체장치의 프린트 배선기판끼리 직접, 혹은 칩 부품과 중계기판을 경유하여 접속된 구조를 채택하고 있기 때문에, 큰 면적을 점유한 머더 보드를 사용할 필요가 없으며, 컨버터에, 게다가 싼 가격에 구성하는 것도 가능하다.
이하, 도 1a 내지 도 9를 사용하여, 본 발명의 실시형태의 반도체장치 및 반도체 모듈의 구성, 구조를 설명한다.
도 1a 내지 도 1c는 본 발명의 반도체 장치에 사용되는데 알맞은 하나의 실시형태의 프린트 배선기판을 보여주고 있고, 도 1a는 그 표면측의 평면도, 도 1b 그 이면측의 평면도, 도 1c는 도 1a의 x - x선상에 있어서의 단면도, 도 2a 내지 도 2b는 본 발명의 제 1실시형태의 반도체 장치를 보여주고 있고, 도 2a는 그 평면도, 도 2b는 도 2a의 x - x선상에 있어서의 단면도, 도 3은 제 1반도체 장치의 단면도, 도 4는 도 2a 내지 도 2b에 보여진 반도체 장치를 복수개 사용하여 구성되어 있는 본 발명의 제 1실시형태의 반도체 모듈의 단면도, 도 5는 같이 제 2실시형태의 반도체 장치 단면도, 도 6은 같이 본 발명의 제 3실시형태의 반도체 장치 단면도, 도 7은 도 3에 보여진 반도체 장치를 복수개 사용하여 구성되어 있는 본 발명의 제 4실시형태의 반도체 모듈의 단면도, 도 8a 내지 도 8b는 같이 본 발명의 제 5실시형태의 반도체 장치를 보여주고 있고, 도 8a는 그 평면도, 도 8b는 도 8a의 l- l선상에 있어서의 단면도, 그리고 도 9는 본 발명의 제 6실시형태의 반도체 모듈의 평면도이다.
더욱이, 종래 기술의 반도체 장치 구성부분과 동일의 구성부분에는 동일의 부호를 덧붙여서 설명한다.
우선, 도 1a 내지 도 1c를 사용하여, 본 발명의 반도체 장치에 사용하는데 알맞은 프린트 배선기판 구조를 설명한다.
부호 10은 전체로서 프린트 배선기판을 가리킨다. 이 프린트 배선기판 10은 단층 또는 다층의 배선기판이며, 글라스에폭시수지 등의 전기절연기판(11) 표면의 거의 중앙부에 IC 칩을 재치한 재치부(12)와 그 재치부(12)의 장변의 양주변부에 탑재하고자 하는 IC 칩의 복수 전극에 대응하여 배열되어 있는 랜드(13)와, 절연기판(11)의 양측연에 상기 랜드(13)에 대응하여 배열되어 있는 표면의 외부접속용전극(15)이 각각 구리 등의 도전성부재로 형성되어 있다. 또한, 프린트 배선기판(10)의 이면측에는 후기한 칩 부품을 접속하기 위해 랜드(14)와 절연기판(11)의 양측연에 복수 이면의 외부접속용전극(16)이 각각 구리 등의 도전성부재로 형성되어 있다. 또한, 필요에 따라서 적어도 1이상의 바이어홀(17)이 형성되어 있으며, 프린트 배선기판(10)의 표리의 배선, 혹의 표리의 배선과 중간층의 배선을 접속한다. 일점쇄선 L은 봉지부 Pa를 봉지하고 범위를 보여주고 있다.
재치부(12)는 탑재하고자 하는 IC 칩을 접지하는 것이 필요한 경우에 도전성부재로 형성할 필요가 있지만, 그 필요성이 없는 경우에는 굳이 도전성부재로 구성할 필요는 없다. IC 칩을 재치하는 부분에 판단하는 것도 좋다. 또한, 이면 랜드(14)도, 칩 부품을 접속 할 필요가 없는 경우에는 생략한다.
또한, 외부접속용전극(15, 16)의 각각의 상하 위치는 반드시 일치하여 형성될 필요도 없고, 접속하고자하는 상수측의 프린트 배선기판의 기능 등에 대응하는 수, 배열 등을 고려하여 형성되어진 것도 있다.
다시 말해서, 도면에서 보여진 프린트 배선기판(10)은, 탑재하고자 하는 IC 칩에 형성되어 있는 복수의 전극이 듀얼 인라인에 형성되어 있는 것에 사용한 기판으로서 그려서 있는 것이고, 복수의 전극이 IC 칩의 4 변에 따라서 형성되어 있는 경우에는, 랜드(13)는 재치부(12)의 4변의 주변에 따라서 형성되어도 좋고, 외부접속용전극(15, 16)도 프린트 배선기판(10)의 4변의 주변에 따라서 형성하도록 해도, 2변과 혹은 3변의 측연(옆 가선)에 따라서 형성하는 것도 좋다.
다음에, 도 2a 내지 도 2b를 사용하고, 본 발명의 제 1실시예의 반도체 장치의 구조를 설명한다.
도 2a 내지 도 2b에 있어서, 부호 A는 본 발명의 제 1실시예의 반도체 장치를 가리킨다. 그 반도체 장치 A는, 종래 기술의 반도체 장치(C)와 같은 모양의 IC 칩(1A)(IC 칩 1과 동일하다)과 프린트 배선기판(10)으로 구성되어 있다. IC 칩(1A)의 표면에는, 소정의 배열로 형성되어 있는 전극의 표면에 금, 땜납 등의 복수 뱀프(2)가 형성되어 있다.
이 IC 칩(1A)은, 도 1a에 보여진 프린트 배선기판(10)의 재치부(12)에, 예를 들면, 도전성접착제(Sa)를 끼워 접착, 고정한다. 그리고 각각의 뱀프(2)가 그들에 대응하는 랜드(13)에 금 등의 금속세선(W)을 이용하여 전기적으로 접속되어 있다. 그리고 이 반도체 장치(A)도 금속세선(W)과 랜드(13)와의 접속부분을 포함한 IC 칩(1A) 전체에 에폭시 수지와 같은 절연봉지재(Pa)로 봉지된 구조로 구성되어 있다.
도 3에 보여진 본 발명의 제 2실시형태의 반도체 장치(B)는, 상기 구조의 프린트 배선기판(10)을 이용하고, 그 프린트 배선기판(10)의 중앙부에 IC 칩(1A)의 두께 보다 얇은 두께의 IC 칩(1B)이 탑재되어 있으며, 그리고 뱀프(2)와 랜드(13)와의 접속부분을 포함하는 그 IC 칩(1B)을 상기 프린트 배선기판(10)의 두께보다 얇은 두께의 봉지재(Pb)로 봉지된 구조로 되어 있다.
이와 같은 외부접속용전극(15, 16)을 갖춘 반도체 장치(A) 및 반도체 장치(B)에 있어서, 종래기술의 반도체 장치(C)와 같이 이면에 외부접속용전극(114)이 형성되어 있는 것은 아니고, 프린트 배선기판(10)의 외주부분에 외부접속용전극(15, 16)이 형성되어 있는 것이며, 이들 외부접속용전극(15, 16)의 접속을 짜 맞추고 반도체 장치(A) 및 또는 반도체 장치(B) 끼리를 2차원적으로, 혹은 3차원적의 전기적으로 접속하고, 소망의 구성, 구조의 반도체 모듈을 얻는 것도 가능하다.
반도체 장치(A)의 길이는, 일예이지만, 프린트 배선기판(10)은, 그 외부접속용전극(15, 16)의 두께도 포함하는 두께가 0.4mm 정도, 봉지재(Pa)의 두께가 0.6mm정도이며, 반도체 장치(B)는 프린트 배선기판(10)이 반도체 장치(A)의 경우와 동일하며, 봉지재(Pb)의 두께가 0.3mm정도 된다.
다음에, 도 4 내지 도 9를 사용하여, 본 발명의 각 실시형태의 반도체 모듈에 대해서 설명한다.
우선, 도 4를 사용하여, 본 발명의 제 1실시형태의 반도체 모듈의 구성, 구조를 설명한다. 이 반도체 모듈(M1)은, 3개의 반도체 장치(A1, A2, A3)(모두가 반도체 장치 A이며, 설명의 편의상 A1, A2, A3 부호를 줄여서 구별함)로 부터 구성되어 있고, 땜납(Sb)을 경유한 반도체 장치(A1, A3)의 외부접속용전극(15)과 반도체 장치(A2)의 외부접속용전극(16)과 전기적으로 접속된 구조로 되어 있다.
이 반도체 모듈(M1)의 제작방법은, 우선, 이들 반도체 장치(A1, A3)의 외부접속용전극(15)에 땜납 페이스트(불도시)를 인쇄 등의 종래기술로 도포해 두고, 이들의 반도체 장치(A1, A3)를 지그(불도시) 상에 재치하는 등의 방법에서, 미리 규정되어 있는 위치에 재치 시, 그들 반도체 장치(A1, A3)의 외부접속용전극(15)의 상에, 얼마 남지 않은 반도체 장치(A2)의 이면의 외부접속용전극(16)을 위치 결정하고 재치한다. 그 후, 리플로 등의 방법을 이용한 상기 땜납 페이스트를 융해시, 냉각해서 접속함으로써 상기 반도체 모듈(M1)이 얻어 진다. 반도체 장치(A1, A2, A3)의 이면의 랜드(14)에는 필요에 따라서 칩 부품(30)을 접속한다.
다음에, 도 5를 이용하여, 본 발명의 제 2실시형태의 반도체 모듈(M2)의 구성, 구조를 설명한다. 이 반도체 모듈(M2)은 3개의 칩 부품(30)을 포함한 8개의 반도체 장치(A1 - A8)로부터 구성되어 있다. 반도체 장치(A1 - A4) 및 반도체 장치(A5 - A8)는, 반도체 모듈(M1)의 접속구조와 같은 형태에, 표면의 외부접속용전극(15)과 인접한 반도체 장치 이면의 외부접속용전극(16)과 접속되어 있으며,반도체 장치(A2와 A5)와 반도체 장치(A1과 A3)와의 외부접속용전극(15, 16)을 경유한 이면의 외부접속용전극(16)끼리 접속되어 있으며, 같은 모양의 반도체 장치(A3와 A6)와 반도체 장치(A5와 A7)와의 외부접속용전극(15, 16)을 경유하여 이면의 외부접속용전극(16)끼리, 반도체 장치(A4와 A7)와 반도체 장치(A3와 A8)와의 외부접속용전극(15, 16)을 경유하여 이면의 외부접속용전극(16)끼리 접속된 구조로 구성된 반도체 모듈이다. 반도체 장치(A1 - A3 및 A7 - A8)의 이면에는 칩 부품(30)이 탑재되어 있다.
도 6에 보여진 제 3실시형태의 반도체 모듈(M3)은, 제 2실시형태의 반도체 장치(B)를 9개 사용하여 구성되어져 있고, 모든 반도체 장치(B1 - B9)가 인접한 반도체 장치 표면의 외부접속용전극(15)과 이면의 외부접속용전극(16)으로 접속되어 있다.
이 반도체 모듈(M3)은, 반도체 장치(B3, B8, B7)가 삼중의 겹쳐진 부분이며, 이와 같이 반도체 장치를 다단에 적층한 구조의 반도체 모듈을 필요로 한 경우에는, 두께가 얇은 반도체 장치(B)를 이용하는 것이 바람직하다.
도 7은 본 발명 제 4실시형태의 반도체 모듈(M4)을 보여주고 있고, 이 반도체 모듈(M4)은, 3개의 반도체 장치(B)로부터 구성되어 있는 예이다. 이 반도체 모듈(M4)은 반도체 모듈의 전체 두께가 얇은 것이 바람직한 경우에 알맞은 구조인 것이다. 즉, 지그라도 재치대(불도시)에 반도체 장치(B1 및 B3)를 소정의 간격을 두고 재치시, 뒤에서부터 탑재한 반도체 장치(B2)를 표리 반전시키면서, 상기와 같은 모양의 땜납 방법에 의해서 접속한 구조인 것이다. 이와 같은 구조로 구성한 것과 전체로서 거의 균일한 두께의 반도체 모듈이 얻어진다.
도 8a 내지 도 8b는 본 발명의 제 5실시형태의 반도체 모듈(M5)을 보여주고 있고, 이 반도체 모듈(M5)은, 3개의 반도체 장치(B1 - B3)의 내에 소정의 간격을 두고 배열되어 있는 반도체 장치(B1과 B3)와 표면의 외부접속용전극(15)에 반도체 장치(B2) 표면의 외부접속용전극(15)을 한 방향은 칩 부품(30)을 경유하며, 다른 방향은 중계기판(40)을 경유하여 접속된 구조의 반도체 모듈이다.
이 실시형태의 반도체 모듈(M5)은, 도 8a에서 밝혀진 바와 같이, 3개의 반도체 장치(B1 - B3)를 동일 방향의 측면만을 접속하여 구성된 구조인 것이고, 도 9에 보여진 본 발명의 제 6실시형태의 반도체 모듈(M6)에 있어서, 복수개의 반도체 장치(B1, B2, B3 … )를 평면적인 넓게 퍼져있는 접속구조, 즉, 2차원적인 접속구조로 구성할 수도 있다. 그리고 2차원적인 접속구조에, 도 5 및 도 6에 보여진 두께 방향에도 접속한 구조를 도입하면, 반도체 모듈을 3차원의 넓게 퍼져있는 접속구조로 구성할 수도 있다.
이상 설명한 바에 따르면, 본 발명의 반도체 장치에 있어서는, 인접한 반도체 장치의 프린트 배선기판의 외주부분의 표리양면에 외부접속용전극이 형성되어 있고, 인접한 반도체 장치의 그들 외부접속용전극을 상호 접속하는 것에 의해 각종구조의 본 발명의 반도체 모듈을 간단히 구성할 수도 있다.
또한, 본 발명의 반도체 모듈은, 반도체 장치의 프린트 배선기판끼리 직접, 혹은 칩 부품에 중절기판을 경유하여 접속한 구조를 사용하는 것이며, 큰 면적을차지한 머더 보드를 사용할 필요가 없으며, 종래기술의 반도체 모듈에서도 훨씬 싼 가격의 비용으로 제작 할 수도 있지만 2차원에도 3차원에도 넓게 퍼져 있고, 그리고 필요에 따라서 두께의 얇은 구조로 반도체 모듈을 구성하는 등, 뛰어난 효과를 얻을 수 있다.

Claims (9)

  1. 반도체 집적회로 칩이 탑재된 프린트 배선기판의 외주부에 외부접속용전극이 형성되어 있는 것을 특징으로 하는 반도체 장치.
  2. 제 1항에 있어서,
    상기 외부접속용전극이 상기 프린트 배선기판의 외주부 표리면의 적어도 한 방향의 면에 형성되어 있는 것을 특징으로 하는 반도체 장치.
  3. 외주부에 외부접속용전극이 형성되어 있는 프린트 배선기판의 중앙부에 반도체 집적회로 칩이 탑재되어 있으며, 상기 반도체집적회로 칩을 상기 프린트 배선기판의 두께보다 얇은 두께의 봉지재로 봉지되어 있는 것을 특징으로 하는 반도체 장치.
  4. 제 1항, 제 2항, 혹은 제 3항에 기재된 반도체 장치를 적어도 2개 조립하여, 그들 반도체 장치의 프린트 배선기판에 형성되어 있는 상기 외부접속용 전극끼리 전기적으로 상호 접속되어 있는 것을 특징으로 하는 반도체 모듈.
  5. 제 4항에 있어서,
    인접한 상기 반도체 장치 한 방향의 반도체 장치의 프린트 배선기판의 표면에 형성되어 있는 상기 외부접속용전극과, 다른 방향의 반도체 장치의 프린트 배선기판의 이면에 형성되어 있는 상기 외부접속용전극과 상호 접속되어 있는 것을 특징으로 하는 반도체 모듈.
  6. 제 4항에 있어서,
    인접한 상기 반도체 장치의 프린트 배선기판 표면 또는 이면에 형성되어 있는 상기 외부접속용전극끼리 상호 접속되어 있는 것을 특징으로 하는 반도체 모듈.
  7. 제 4항에 있어서,
    인접한 전기 반도체 장치의 상기 양 외부접속용전극이 칩 부품을 경유하여 상호 접속되어 있는 것을 특징으로 하는 반도체 모듈.
  8. 제 4항에 있어서,
    인접한 상기 반도체 장치의 상기 양 외부접속용전극이 중계기판을 경유하여 상호 접속되어 있는 것을 특징으로 하는 반도체 모듈.
  9. 제 4항에 있어서,
    복수의 상기 반도체 장치가 상기 외부접속용전극을 경유하여 평면적으로 널어짐으로써 상호 접속되어 있는 것을 특징으로 하는 반도체 모듈.
KR10-2003-7002912A 2001-07-04 2002-06-12 반도체 장치 및 반도체 모듈 KR20030060882A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001203077A JP3925615B2 (ja) 2001-07-04 2001-07-04 半導体モジュール
JPJP-P-2001-00203077 2001-07-04
PCT/JP2002/005853 WO2003005445A1 (fr) 2001-07-04 2002-06-12 Dispositif a semiconducteur et module a semiconducteur

Publications (1)

Publication Number Publication Date
KR20030060882A true KR20030060882A (ko) 2003-07-16

Family

ID=19039774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7002912A KR20030060882A (ko) 2001-07-04 2002-06-12 반도체 장치 및 반도체 모듈

Country Status (5)

Country Link
US (1) US6992395B2 (ko)
EP (1) EP1406302A4 (ko)
JP (1) JP3925615B2 (ko)
KR (1) KR20030060882A (ko)
WO (1) WO2003005445A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7049691B2 (en) * 2002-10-08 2006-05-23 Chippac, Inc. Semiconductor multi-package module having inverted second package and including additional die or stacked package on second package
US7034387B2 (en) 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
JP2004311784A (ja) * 2003-04-08 2004-11-04 Fuji Xerox Co Ltd 光検出装置、及びその実装方法
JP3951966B2 (ja) 2003-05-30 2007-08-01 セイコーエプソン株式会社 半導体装置
JP2007505478A (ja) * 2003-08-29 2007-03-08 サーマルワークス，インコーポレイティド 膨張制約されたダイスタック
DE102004010396A1 (de) * 2004-03-03 2005-09-29 Infineon Technologies Ag Sende-/Empfangsfilter und ein Verfahren zum Herstellen desselben
US7279785B2 (en) * 2005-02-14 2007-10-09 Stats Chippac Ltd. Stacked die package system
JP2007324354A (ja) * 2006-05-31 2007-12-13 Sony Corp 半導体装置
US7638868B2 (en) 2006-08-16 2009-12-29 Tessera, Inc. Microelectronic package
US8299626B2 (en) 2007-08-16 2012-10-30 Tessera, Inc. Microelectronic package
KR20100105147A (ko) * 2009-03-20 2010-09-29 삼성전자주식회사 멀티 칩 패키지 및 관련된 장치
US8872318B2 (en) 2011-08-24 2014-10-28 Tessera, Inc. Through interposer wire bond using low CTE interposer with coarse slot apertures
US8704384B2 (en) 2012-02-17 2014-04-22 Xilinx, Inc. Stacked die assembly
US8704364B2 (en) * 2012-02-08 2014-04-22 Xilinx, Inc. Reducing stress in multi-die integrated circuit structures
US8957512B2 (en) 2012-06-19 2015-02-17 Xilinx, Inc. Oversized interposer
US8869088B1 (en) 2012-06-27 2014-10-21 Xilinx, Inc. Oversized interposer formed from a multi-pattern region mask
US9026872B2 (en) 2012-08-16 2015-05-05 Xilinx, Inc. Flexible sized die for use in multi-die integrated circuit
JP5713032B2 (ja) * 2013-01-21 2015-05-07 トヨタ自動車株式会社 半導体装置の製造方法
US9547034B2 (en) 2013-07-03 2017-01-17 Xilinx, Inc. Monolithic integrated circuit die having modular die regions stitched together
US9915869B1 (en) 2014-07-01 2018-03-13 Xilinx, Inc. Single mask set used for interposer fabrication of multiple products
WO2018083723A1 (ja) * 2016-11-01 2018-05-11 富士通株式会社 電子装置、電子装置の製造方法及び電子機器

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6418752A (en) 1987-07-15 1989-01-23 Shigeyoshi Karasawa Full sweep system window wiper
JPS6418752U (ko) * 1987-07-24 1989-01-30
JPH04133346A (ja) * 1990-09-25 1992-05-07 Sanyo Electric Co Ltd 混成集積回路およびその製造方法
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
JPH06268101A (ja) * 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
KR970000214B1 (ko) * 1993-11-18 1997-01-06 삼성전자 주식회사 반도체 장치 및 그 제조방법
WO1996024162A1 (de) * 1995-02-02 1996-08-08 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Chip-gehäusung sowie verfahren zur herstellung einer chip-gehäusung
JP2944449B2 (ja) * 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
US5861666A (en) * 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
KR100260997B1 (ko) * 1998-04-08 2000-07-01 마이클 디. 오브라이언 반도체패키지
US6414391B1 (en) * 1998-06-30 2002-07-02 Micron Technology, Inc. Module assembly for stacked BGA packages with a common bus bar in the assembly
US6051887A (en) * 1998-08-28 2000-04-18 Medtronic, Inc. Semiconductor stacked device for implantable medical apparatus
US6373447B1 (en) * 1998-12-28 2002-04-16 Kawasaki Steel Corporation On-chip antenna, and systems utilizing same
US6093969A (en) * 1999-05-15 2000-07-25 Lin; Paul T. Face-to-face (FTF) stacked assembly of substrate-on-bare-chip (SOBC) modules
JP3360655B2 (ja) * 1999-07-08 2002-12-24 日本電気株式会社 半導体装置
TW417839U (en) * 1999-07-30 2001-01-01 Shen Ming Tung Stacked memory module structure and multi-layered stacked memory module structure using the same
US6559531B1 (en) * 1999-10-14 2003-05-06 Sun Microsystems, Inc. Face to face chips
JP3798597B2 (ja) * 1999-11-30 2006-07-19 富士通株式会社 半導体装置
JP2001177051A (ja) * 1999-12-20 2001-06-29 Toshiba Corp 半導体装置及びシステム装置
KR100673379B1 (ko) * 1999-12-22 2007-01-23 삼성전자주식회사 적층 패키지와 그 제조 방법
JP3916854B2 (ja) * 2000-06-28 2007-05-23 シャープ株式会社 配線基板、半導体装置およびパッケージスタック半導体装置
JP3951091B2 (ja) * 2000-08-04 2007-08-01 セイコーエプソン株式会社 半導体装置の製造方法
JP2002134658A (ja) * 2000-10-24 2002-05-10 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002184937A (ja) * 2000-12-18 2002-06-28 Shinko Electric Ind Co Ltd 半導体装置の実装構造
JP2002343899A (ja) * 2001-05-17 2002-11-29 Sharp Corp 半導体パッケージ用基板、半導体パッケージ
US6704964B2 (en) * 2001-08-31 2004-03-16 Patrick B. Knowles Copper pipe cleaning system
JP2004095799A (ja) * 2002-08-30 2004-03-25 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP3925615B2 (ja) 2007-06-06
JP2003017649A (ja) 2003-01-17
US6992395B2 (en) 2006-01-31
WO2003005445A1 (fr) 2003-01-16
EP1406302A1 (en) 2004-04-07
US20030183930A1 (en) 2003-10-02
EP1406302A4 (en) 2007-08-08

Similar Documents

Publication Publication Date Title
KR20030060882A (ko) 반도체 장치 및 반도체 모듈
US4941033A (en) Semiconductor integrated circuit device
JPWO2018164158A1 (ja) 高周波モジュール
US6995043B2 (en) Methods for fabricating routing elements for multichip modules
KR100386995B1 (ko) 반도체 장치 및 그 배선 방법
JPS62264647A (ja) チツプキヤリヤを用いた集積回路ボ−ド，及び該集積回路ボ−ドを製作する方法
KR20050085561A (ko) 집적 회로 조립체
EP0304263A2 (en) Semiconductor chip assembly
US6492620B1 (en) Equipotential fault tolerant integrated circuit heater
US5774342A (en) Electronic circuit with integrated terminal pins
KR100628872B1 (ko) 전자소자 및 그 전자소자를 사용한 전자장치
JP2002506289A (ja) 多数の半導体チップを有する半導体素子
JP2544976B2 (ja) 半導体集積回路モジュ―ル
US20030043650A1 (en) Multilayered memory device
JP2001326428A (ja) プリント基板
EP1104225B1 (en) Surface mounting component and mounted structure of surface mounting component
JP3630713B2 (ja) 表面実装用パッケージ及びパッケージ実装装置
JP3813489B2 (ja) 積層型半導体装置
JP3033662B2 (ja) 半導体素子実装用フィルムと半導体素子実装構造
US8039959B2 (en) Microelectronic connection component
JPH05102621A (ja) 導電パターン
JPH10150065A (ja) チップサイズパッケージ
JPH10223803A (ja) ボールグリッドアレイ
JP2879503B2 (ja) 面実装型電子回路装置
JP2865400B2 (ja) 混成集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application