JPWO2018164158A1 - 高周波モジュール - Google Patents

高周波モジュール Download PDF

Info

Publication number
JPWO2018164158A1
JPWO2018164158A1 JP2019504621A JP2019504621A JPWO2018164158A1 JP WO2018164158 A1 JPWO2018164158 A1 JP WO2018164158A1 JP 2019504621 A JP2019504621 A JP 2019504621A JP 2019504621 A JP2019504621 A JP 2019504621A JP WO2018164158 A1 JPWO2018164158 A1 JP WO2018164158A1
Authority
JP
Japan
Prior art keywords
frequency module
wiring board
component
metal pins
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019504621A
Other languages
English (en)
Other versions
JP6753514B2 (ja
Inventor
喜人 大坪
喜人 大坪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2018164158A1 publication Critical patent/JPWO2018164158A1/ja
Application granted granted Critical
Publication of JP6753514B2 publication Critical patent/JP6753514B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

シールドの設計自由度が高く、シールド特性が変動しにくい高周波モジュールを提供する。高周波モジュール１ａは、多層配線基板２と、該多層配線基板２の上面２０ａに実装された部品３ａ〜３ｄと、両方の端部がともに多層配線基板２の上面２０ａに接続できるように屈曲した形状を有する複数の金属ピン５ａとを備え、複数の金属ピン５ａは、それぞれ両端部が多層配線基板２の上面２０ａに接続された状態で当該多層配線基板２の上面２０ａに立設されるとともに、部品３ａの近辺に配設されてシールド部材を構成する。

Description

本発明は、シールドを備える高周波モジュールに関する。
通信端末装置などの電子機器のマザー基板には、種々の高周波モジュールが実装される。この種の高周波モジュールの中には、配線基板に実装された部品が封止樹脂層で封止されるものがある。また、部品に対するノイズを遮蔽するために、封止樹脂層の表面をシールド膜で被覆する場合もある。配線基板に複数の部品が実装される場合では、特定の部品に対してのみ、ノイズを遮蔽したい場合があるが、封止樹脂層の表面を被覆するシールド膜では、特定の部品に対してのみシールドを行うのが困難であり、設計自由度が低い。そこで、設計自由度が高いシールド部材の配置が可能な高周波モジュールが提案されている。例えば、図１６に示すように、特許文献１に記載の高周波モジュール１００では、配線基板１０１に部品１０２が実装される。部品１０２の周りにはボンディングワイヤ１０３が配されており、当該ボンディングワイヤ１０３により、部品１０２がシールドされる。このようにすると、シールドされる必要がある箇所のみに、ボンディングワイヤ１０３を実装すれはよいため、シールド部材の設計自由度が向上する。
特許第５２７６１６９号公報（段落００２１〜００２４、図３等参照）
しかしながら、従来の高周波モジュール１００は、ボンディングワイヤ１０３のループを所定間隔で配列してシールドを行うが、ボンディングワイヤ１０３は、変形しやすいため、封止樹脂層１０４の形成時にボンディングワイヤ１０３が変形して部品１０２に接触し、部品１０２またはボンディングワイヤ１０３が損傷するおそれがある。また、部品１０２とボンディングワイヤ１０３との接触を防止するために、両者の距離を離すと、高密度実装の妨げとなる。また、ボンディングワイヤ１０３が変形すると、隣接するボンディングワイヤ１０３との間隔が変動したり、或いは天面のシールド膜との接続間隔が変動し、シールド特性が変動するおそれもある。
本発明は、上記した課題に鑑みてなされたものであり、シールド部材の設計自由度が高く、シールド特性が変動しにくい高周波モジュールを提供することを目的とする。
上記した目的を達成するために、本発明の高周波モジュールは、配線基板と、前記配線基板の一方主面に実装された部品と、一端面が、前記配線基板の前記一方主面に形成された電極に取り付けられ、前記一方主面から遠ざかるように、前記一端面から延在する第１延在部、前記第１延在部の前記一端面と反対側から折れ曲がって延在する第２延在部、および前記第２延在部の前記第１延在部と反対側から折れ曲がって前記一方主面に近づくように延在する第３延在部を有する複数の金属ピンとを備え、前記複数の金属ピンは、前記部品の近辺に配設されてシールド部材を構成することを特徴としている。
この構成によれば、複数の金属ピンが部品の近辺に配設されることによりシールド部材を構成するため、封止樹脂層の表面を被覆するシールド膜を設ける構成と比較して、シールド部材の設計自由度を向上させることができる。また、ボンディングワイヤよりも硬い、或いは変形しにくい金属ピンによりシールド部材を構成するため、例えば、封止樹脂層を形成するときに金属ピンが変形して、部品に接触するような不具合を防止することができる。また、金属ピンは変形しにくいため、ボンディングワイヤでシールド部材を形成する場合のように、部品との接触を防止するために、部品と金属ピンとの距離を離す必要がなく、高密度実装が容易になる。また、金属ピンが変形しにくいことで、隣接する金属ピンの間隔も維持し易くなるため、シールド特性が安定する。さらに金属ピンはボンディングワイヤに比べて太線化する事が可能であり、シールド抵抗を低減可能でありシールド特性が向上する。
また、前記複数の金属ピンは、グランド電極と接続されていてもよい。
この構成によると、シールド部材によるシールド特性が向上する。
また、前記複数の金属ピンは、前記配線基板の前記一方主面に対して垂直な方向から見たときに、前記部品を囲むように、当該部品の周囲に配列されていてもよい。
この構成によれば、複数の金属ピンを部品を囲むように配列することにより、当該複数の金属ピンを、部品に対するノイズを防止するシールド部材として機能させることができる。
また、前記複数の金属ピンそれぞれは、前記第１延在部と前記第３延在部の間隔が前記部品の幅よりも大きく形成されており、前記部品を跨いだ状態で配列されていてもよい。
この構成によれば、複数の金属ピンを、部品を跨いだ状態で配列することにより、当該複数の金属ピンを、部品に対するノイズを防止するシールド部材として機能させることができる。また、各金属ピンが部品を跨ぐためシールド特性が向上する。
また、前記部品を封止する封止樹脂層をさらに備え、前記封止樹脂層は、前記配線基板の前記一方主面に当接する当接面と、該当接面に対向する対向面と、前記当接面と前記対向面の端縁同士を繋ぐ側面とを有し、前記複数の金属ピンは、一部が前記封止樹脂層の前記対向面に露出していてもよい。
この構成によれば、例えば、封止樹脂層の表面をシールド膜で被覆した場合は、シールド膜と各金属ピンとを容易に接続することができる。また、各金属ピンを配線基板のグランド電極と接続させることで、シールド膜の接地を容易に行うことができる。
また、前記配線基板の前記一方主面に当接する当接面と、該当接面に対向する対向面と、前記当接面と前記対向面の端縁同士を繋ぐ側面とを有し、前記部品および前記複数の金属ピンを封止する封止樹脂層をさらに備え、前記複数の金属ピンは、前記封止樹脂層の前記対向面から露出していなくてもよい。
この構成によれば、例えば、各金属ピンを部品を跨ぐように配列した場合において、部品と各金属ピンとの距離（封止樹脂層の厚み方向の距離）を近づけることができ、金属ピンによる部品のシールド特性が向上する。
また、前記複数の金属ピンそれぞれが、絶縁材料で被覆されていてもよい。
この構成によれば、部品と金属ピンとの接触を確実に防止することができる。よって、部品と各金属ピンの狭ギャップ配置が可能になり、部品の実装密度が向上する。
また、少なくとも前記封止樹脂層の前記対向面と前記側面とを被覆するシールド膜をさらに備え、前記複数の金属ピンの中のうち、少なくともひとつの金属ピンは、その一部が前記封止樹脂層の前記側面に露出して前記シールド膜に接触していてもよい。
この構成によれば、各金属ピンを配線基板のグランド電極に接続していれば、シールド膜の接地を金属ピンで行うことができる。
また、一端が前記配線基板の前記一方主面に接続し、他端が前記封止樹脂層の前記対向面に露出した外部端子と、前記配線基板の他方主面に実装された部品とをさらに備えていてもよい。
この構成によれば、高周波モジュールが実装されるマザー基板のグランド電極と、各金属ピンとを容易に接続することができるため、各金属ピンによるシールド特性を向上させることができる。
また、前記部品は、前記配線基板の前記一方主面に対して垂直な方向から見たときに矩形状をなし、前記複数の金属ピンそれぞれは、前記配線基板の前記一方主面に対して垂直な方向から見たときに、前記第２延在部の長さ方向が、前記部品の一の辺に対して斜めとなった状態で配列されていてもよい。
この構成によれば、配線基板の一方主面に対して垂直な方向から見たときに、部品の前記一の辺に垂直な方向だけでなく、平行な方向に対するシールド機能を各金属ピンにより確保できる。
本発明によれば、複数の金属ピンが部品の近辺に配設されてシールド部材を構成するため、封止樹脂層の表面を被覆するシールド膜を設ける構成と比較して、シールド部材の設計自由度を向上させることができる。また、ボンディングワイヤよりも硬い、或いは変形しにくい金属ピンによりシールド部材を構成するため、例えば、封止樹脂層を形成するときに金属ピンが変形して部品に接触するような不具合を防止することができる。また、金属ピンは変形しにくいため、ボンディングワイヤでシールド部材を形成する場合のように、部品との接触を防止するために、部品と金属ピンとの距離を離す必要がなく、高密度実装が容易になる。また、金属ピンが変形しにくいことで、隣接する金属ピンの間隔も維持し易くなるため、シールド特性が安定する。
本発明の第１実施形態にかかる高周波モジュールの断面図である。 図１のモジュールのシールド膜を除いた状態の平面図である。 図１の金属ピンを説明するための図である。 図１の高周波モジュールの変形例を示す図である。 本発明の第２実施形態にかかる高周波モジュールの断面図である。 図５のモジュールのシールド膜を除いた状態の平面図である。 図５の金属ピンを説明するための図である。 図５の高周波モジュールの変形例を示す図である。 図５の高周波モジュールの金属ピンの変形例を示す図である。 本発明の第３実施形態にかかる高周波モジュールのシールド膜を除いた状態の平面図である。 本発明の第４実施形態にかかる高周波モジュールのシールド膜を除いた状態の平面図である。 本発明の第５実施形態にかかる高周波モジュールのシールド膜の上面を除いた状態の平面図である。 本発明の第６実施形態にかかる高周波モジュールの断面図である。 図１３の高周波モジュールの底面図である。 本発明の第７実施形態にかかる高周波モジュールのシールド膜を除いた状態の平面図である。 従来の高周波モジュールの断面図である。
＜第１実施形態＞
本発明の第１実施形態にかかる高周波モジュール１ａについて、図１〜図３を参照して説明する。なお、図１は図２のＡ−Ａ矢視断面図、図２は高周波モジュール１ａのシールド膜６を除いた状態の平面図、図３は金属ピン５ａを説明するための図である。
この実施形態にかかる高周波モジュール１ａは、図１および図２に示すように、多層配線基板２（本発明の「配線基板」に相当）と、該多層配線基板２の上面２０ａに実装された複数の部品３ａ〜３ｄと、多層配線基板２の上面２０ａに積層された封止樹脂層４と、封止樹脂層４の表面を被覆するシールド膜６と、多層配線基板２の上面２０ａに実装された複数の金属ピン５ａとを備え、例えば、高周波信号が用いられる電子機器のマザー基板等に搭載される。
多層配線基板２は、例えば、低温同時焼成セラミック、高温同時焼成セラミックやガラスエポキシ樹脂などで形成された複数の絶縁層２ａ〜２ｄが積層されて成る。多層配線基板２の上面２０ａ（本発明の「配線基板の一方主面」に相当）には、部品３ａ〜３ｄや金属ピン５ａの実装用の実装電極７が形成される。多層配線基板２の下面２０ｂには、外部接続用の複数の外部電極８が形成される。また、隣接する絶縁層２ａ〜２ｄ間それぞれに、各種の内部配線電極９が形成されるとともに、多層配線基板２の内部には、異なる絶縁層２ａ〜２ｄに形成された内部配線電極９同士を接続するための複数のビア導体１０が形成される。なお、実装電極７、外部電極８および内部配線電極９は、いずれもＣｕやＡｇ、Ａｌ等の配線電極として一般的に採用される金属で形成されている。また、各ビア導体１０は、ＡｇやＣｕ等の金属で形成されている。なお、各実装電極７、各外部電極８には、Ｎｉ／Ａｕめっきがそれぞれ施されていてもよい。
部品３ａ〜３ｄは、IＣやＰＡ（パワーアンプ）などの半導体素子や、チップインダクタ、チップコンデンサ、チップ抵抗等のチップ部品で構成され、半田接合などの一般的な表面実装技術により多層配線基板２に実装される。
封止樹脂層４は、エポキシ樹脂等の封止樹脂として一般的に採用される樹脂で形成され、各部品３ａ〜３ｄおよび各金属ピン５ａを封止する。また、封止樹脂層４は、多層配線基板２に当接する下面４ｂ（本発明の「封止樹脂層の当接面」に相当）と、該下面４ｂに対向する上面４ａ（本発明の「封止樹脂層の対向面」に相当）と、側面４ｃとを有する。
各金属ピン５ａは、いずれもコの字状に屈曲した形状を有し、両端部が多層配線基板２の上面２０ａに接続された状態で、当該上面２０ａに立設される。具体的には、図３に示すように、各金属ピン５ａは、いずれも略平行に配置される２つの柱状脚部５ａ１（本発明の「第１延在部」および「第３延在部」に相当）と、これらの柱状脚部５ａ１の端部同士を繋ぐ柱状接続部５ａ２（本発明の「第２延在部」に相当）とを有し、該柱状接続部５ａ２が、両柱状脚部５ａ１それぞれと垂直な方向に配置されることによりコの字状に形成される。また、各金属ピン５ａそれぞれは、当該金属ピン５ａの端部をなす、両柱状脚部５ａ１それぞれの端部（柱状接続部５ａ２に接続される端部と反対側の端部）の端面が、多層配線基板２の上面２０ａの実装電極７に接続された状態で、当該多層配線基板２の上面２０ａに立設される。したがって、各金属ピン５ａが、多層配線基板２の上面２０ａに実装された状態では、両柱状脚部５ａ１は、多層配線基板２の上面２０ａに対して略垂直な方向に配置され、柱状接続部５ａ２が当該上面２０ａに対して略平行な方向配置されることになる。なお、各金属ピン５ａは、例えば、半田により多層配線基板２に実装される。なお、各金属ピン５ａは、例えば、多層配線基板をプリント配線基板で形成した場合は、該プリント配線基板に形成されたスルーホール導体の穴に差し込む形態であっても良い。
また、各金属ピン５ａは、多層配線基板２の上面２０ａに対して垂直な方向（以下、平面視という場合もある）から見たときに、部品３ａを囲むように、当該部品３ａの周囲に配列される。このとき、図２に示すように、平面視で矩形状を有する部品３ａの各辺に沿って配置される。このとき、各金属ピン５ａは、平面視したときに、それぞれの柱状接続部５ａ２が部品３ａの隣接辺と平行に配置された状態で部品３ａの周囲に１列で配列される（図２参照）。また、各金属ピン５ａは、柱状接続部５ａ２が封止樹脂層４の上面４ａから露出した状態で、封止樹脂層４に封止される。
また、各金属ピン５ａに接続される実装電極７は、多層配線基板２に形成されたグランド電極（内部配線電極９）に接続されており、これにより、各金属ピン５ａが接地される。
各金属ピン５ａは、Ｃｕ、Ａｕ、Ａｇ、ＡｌやＣｕ系の合金など、配線電極として一般的に採用される金属材料からなる線材をせん断加工して所定の長さに形成した後、コの字状に折り曲げ加工するなどして形成することができる。なお、使用信号の周波数をλとした場合に、各金属ピン５ａの両柱状脚部５ａ１の距離（間隔）、および、隣接する金属ピン５ａの対向する２つの柱状脚部５ａ１の間隔は、いずれも１／４λ以下であることが好ましい。このようにすると、各金属ピン５ａにより部品３ａのシールド特性が向上する。
シールド膜６は、封止樹脂層４の表面（上面４ａ、側面４ｃ）と多層配線基板２の側面２０ｃとを被覆する。また、封止樹脂層４の上面４ａにおいて、各金属ピン５ａの柱状接続部５ａ２とシールド膜６とが接触して両者が接続される。シールド膜６は、多層配線基板２の側面２０ｃに露出したグランド電極（図示省略）に接続される。
シールド膜６は、封止樹脂層４の上面４ａに積層された密着膜と、密着膜に積層された導電膜と、導電膜に積層された保護膜とを有する多層構造で形成することができる。ここで、密着膜は、導電膜と封止樹脂層４との密着強度を高めるために設けられたものであり、例えば、ＳＵＳなどの金属で形成することができる。導電膜は、シールド膜６の実質的なシールド機能を担う層であり、例えば、Ｃｕ、Ａｇ、Ａｌのうちのいずれかの金属で形成することができる。保護膜は、導電膜が腐食したり、傷が付いたりするのを防止するために設けられたものであり、例えば、ＳＵＳで形成することができる。なお、シールド膜６は、接地された各金属ピン５ａに接触していることから、必ずしも、多層配線基板２の側面２０ｃにグランド電極を露出させて、該グランド電極に接続させなくてもよい。
したがって、上記した実施形態によれば、複数の金属ピン５ａが部品３ａの周囲に配設されてシールド部材が構成されるため、封止樹脂層４の表面（上面４ａ、側面４ｃ）を被覆するシールド膜６のみを設ける構成と比較して、シールド部材の設計自由度を向上させることができる。また、ボンディングワイヤよりも丈夫な金属ピン５ａによりシールド部材が形成されるため、例えば、封止樹脂層４を形成するときに金属ピン５ａが変形して、部品３ａに接触するような不具合を防止することができる。また、金属ピン５ａはボンディングワイヤよりも変形しにくいため、ボンディングワイヤでシールド部材を形成する場合のように、部品との接触を防止するために、部品と金属ピンとの距離を離す必要がなく、高密度実装が容易になる。また、金属ピン５ａが変形しにくいことで、隣接する金属ピン５ａの間隔も維持し易くなるため、シールド特性が安定する。
また、各金属ピン５ａの柱状接続部５ａ２は、封止樹脂層４の上面４ａから露出しているため、シールド膜６と金属ピン５ａとを容易に接続させることができる。また、各金属ピン５ａは、多層配線基板２のグランド電極に接続されるため、シールド膜６の接地を容易に行うことができる。また、各金属ピン５ａの柱状接続部５ａ２を封止樹脂層４の上面４ａから露出させることで、シールド膜６を多層配線基板２の側面２０ｃにグランド電極を露出させてシールド膜６と接続する構成と比較して、シールド膜６との接続面積を広くすることができるため、シールド膜６のシールド特性を向上させることができる。
また、実装部品間のシールドを行う方策として、例えば、封止樹脂層に溝を形成し、該溝に導電性ペーストなどを充填してシールド壁を形成する場合があるが、この場合は、溝の形成にレーザ光を用いると、配線基板にダメージを与えるおそれがある。しかしながら、この実施形態では、各金属ピン５ａを多層配線基板２に実装することでシールド部材とするため、このような多層配線基板２へのダメージが生じない。
（高周波モジュール１ａの変形例）
この実施形態では、各金属ピン５ａの柱状接続部５ａ２が、封止樹脂層４の上面４ａから露出するようにしたが、例えば、図４に示すように、各金属ピン５ａの全体が、封止樹脂層４の上面４ａおよび側面４ｃのいずれからも露出しない、すなわち、各金属ピン５ａを封止樹脂層４に埋設させるようにしてもよい。
＜第２実施形態＞
本発明の第２実施形態にかかる高周波モジュール１ｂについて、図５〜図７を参照して説明する。なお、図５は高周波モジュール１ｂの断面図であって、図６のＢ−Ｂ矢視断面図、図６は高周波モジュール１ｂのシールド膜６を除いた状態の平面図、図７は金属ピン５ｂを説明するための図である。
この実施形態にかかる高周波モジュール１ｂが、図１〜図３を参照して説明した第１実施形態の高周波モジュール１ａと異なるところは、図５〜図７に示すように、シールド部材の構成が異なることである。その他の構成は、第１実施形態の高周波モジュール１ａと同じであるため、同一符号を付すことにより説明を省略する。
この場合、各金属ピン５ｂは、第１実施形態の金属ピン５ａと同様、２つの柱状脚部５ｂ１（本発明の「第１延在部」および「第３延在部」に相当）と、柱状接続部５ｂ２（本発明の「第２延在部」に相当）とを有するコの字状に形成されるが、柱状脚部５ｂ１の間隔が第１実施形態の金属ピン５ａと異なる。具体的には、図７に示すように、各金属ピン５ｂは、両柱状脚部５ｂ１の間隔Ｗ１（本発明の「第１延在部と第３延在部の間隔」に相当）が、部品３ａの幅Ｗ２よりも広くなるように柱状接続部５ｂ２の長さが調整され、部品３ａを跨ぐように配設される。また、各金属ピン５ｂは、多層配線基板２の上面２０ａに対して垂直な方向から見たときに、各柱状接続部５ｂ２が平行であって、略等間隔で部品３ａの長辺方向に配列される。なお、この場合の各柱状接続部５ｂ２の間隔は、使用信号の周波数をλとした場合に、１／４λ以下であるのが好ましい。
この構成によれば、第１実施形態の高周波モジュール１ａの効果に加えて、部品３ａが各金属ピン５ｂの柱状脚部５ｂ１と、柱状接続部５ｂ２とにより囲まれるため、部品３ａに対するシールド特性が向上する。
（高周波モジュール１ｂの変形例）
この実施形態では、各金属ピン５ｂの柱状接続部５ｂ２が、封止樹脂層４の上面４ａから露出するようにしたが、例えば、図８に示すように、各金属ピン５ｂの全体が、封止樹脂層４の上面４ａおよび側面４ｃのいずれからも露出しない、すなわち、各金属ピン５ｂを封止樹脂層４に埋設させるようにしてもよい。この構成によると、部品３ａと各金属ピン５ｂの柱状接続部５ｂ２との距離が縮まるため、部品３ａに対するシールド特性を向上させることができる。また、各金属ピン５ｂの全体の長さ（両柱状脚部５ｂ１＋柱状接続部５ｂ２）が短くなるため、シールド抵抗を下げることができる。
（金属ピン５ｂの変形例）
この実施形態では、各金属ピン５ｂが、部品３ａのみを跨いでシールドを形成する場合について説明したが、例えば、図９（ａ）に示すように、各金属ピン５ｂそれぞれが、複数の部品３ａ，３ｄを跨ぐように各柱状接続部５ｂ２の長さを調整してもよい。この構成は、複数の部品３ａ，３ｄが実装された所定の実装エリアをシールドしたい場合に好適である。また、図９（ｂ）に示すように、各金属ピン５ｂの一方の柱状脚部５ｂ１が、封止樹脂層４の側面４ｃに露出して、シールド膜６に接触するようにしてもよい。このようにすると、各金属ピン５ｂとシールド膜６の接触により、シールド膜６の接地が確実になるため、シールド膜６のシールド特性を向上させることができる。
＜第３実施形態＞
本発明の第３実施形態にかかる高周波モジュール１ｃについて、図１０を参照して説明する。なお、図１０は高周波モジュール１ｃのシールド膜６を除いた状態の平面図である。
この実施形態にかかる高周波モジュール１ｃが、図１〜図３を参照して説明した第１実施形態の高周波モジュール１ａと異なるところは、図１０に示すように、シールド部材の構成が異なることである。その他の構成は、第１実施形態の高周波モジュール１ａと同じであるため、同一符号を付すことにより説明を省略する。
この場合、各金属ピン５ａが熱可塑性樹脂や、或いは熱硬化性樹脂で形成された樹脂モールド体１１ａにより固定される。したがって、各金属ピン５ａが樹脂で被覆された状態で一体化される。樹脂モールド体１１ａの平面視形状は、中空矩形状であり、該中空部分に部品３ａを配置できるように、樹脂モールド体１１ａの内側の輪郭が、部品３ａよりも若干大きい矩形状に形成される。
この構成によれば、金属ピン５ａと部品３ａとの接触を確実に防止することができる。また、金属ピン５ａと部品３ａとが接触するのを防止するためのマージンが不要になるため、部品３ａ〜３ｄの実装密度の向上を図ることができる。
＜第４実施形態＞
本発明の第４実施形態にかかる高周波モジュール１ｄについて、図１１を参照して説明する。なお、図１１は高周波モジュール１ｄのシールド膜６を除いた状態の平面図である。
この実施形態にかかる高周波モジュール１ｄが、図５〜図７を参照して説明した第２実施形態の高周波モジュール１ｂと異なるところは、図１１に示すように、シールド部材の構成が異なることである。その他の構成は、第２実施形態の高周波モジュール１ｂと同じであるため、同一符号を付すことにより説明を省略する。
この場合、第３実施形態と同様に、複数の金属ピン５ｂが熱可塑性樹脂や、或いは熱硬化性樹脂で形成された樹脂モールド体１１ｂに固定されることより一体化される。この実施形態では、隣接する３本の金属ピン５ｂを一組として、一組の金属ピン５ｂが一つの樹脂モールド体１１ｂで一体化される。各樹脂モールド体１１ｂは、基本的には直方体で部品３ａの配置スペースが切り欠かれている。
この構成によると、金属ピン５ｂと部品３ａとの接触を確実に防止することができる。また、金属ピン５ｂと部品３ａとが接触するのを防止するためのマージンが不要になるため、部品３ａ〜３ｄの実装密度の向上を図ることができる。
＜第５実施形態＞
本発明の第５実施形態にかかる高周波モジュール１ｅについて、図１２を参照して説明する。なお、図１２は高周波モジュール１ｅのシールド膜６の上面を除いた状態の平面図である。
この実施形態にかかる高周波モジュール１ｅが、図１〜図３を参照して説明した第１実施形態の高周波モジュール１ａと異なるところは、図１２に示すように、シールド部材の構成が異なることである。その他の構成は、第１実施形態の高周波モジュール１ａと同じであるため、同一符号を付すことにより説明を省略する。
この場合、第１実施形態の高周波モジュール１ａの金属ピン５ａと、第２実施形態の高周波モジュール１ｂの金属ピン５ｂの両方のタイプの金属ピンが１つの高周波モジュール１ｅに配設される。例えば、図１２に示すように、部品３ａの周囲に一列に配列されていた金属ピン５ａのうち、平面視矩形状の部品３ａの１つの長辺に沿って配列されていた金属ピン５ａをなくし、金属ピン５ａをなくすことにより消失するシールド部と、当該長辺に近接する他の部品３ｄのシールド部との両方の機能を持つ、複数の金属ピン５ｃが配設される。これらの金属ピン５ｃは、第２実施形態の高周波モジュール１ｂで使用されていた金属ピン５ｂと同様に、部品３ｄを跨ぐものである。また、各金属ピン５ｃの２つの柱状脚部のうちの１つが、封止樹脂層４の側面４ｃから露出して、シールド膜６に接触する。
この構成によれば、シールドが必要な部品と、不必要な部品とが混在している場合に、必要な部品のみにシールド行うことが容易となり、シールドの設計自由度が向上する。また、一部の金属ピン５ｃをシールド膜６に接続させることで、シールド膜６の接地が金属ピンの配線基板中央側端部を通して接地する事が確実になるため、シールド膜６のシールド特性を向上させることができる。
＜第６実施形態＞
本発明の第６実施形態にかかる高周波モジュール１ｆについて、図１３および図１４を参照して説明する。なお、図１３は高周波モジュール１ｆの断面図、図１４は高周波モジュール１ｆの底面図である。なお、図１３では、多層配線基板２の内部に形成された内部配線電極およびビア導体を図示省略している。
この実施形態にかかる高周波モジュール１ｆが、図１〜図３を参照して説明した第１実施形態の高周波モジュール１ａと異なるところは、図１３および図１４に示すように、多層配線基板２の下面２０ｂにも部品３ｅ，３ｆが実装されることと、シールド部材の構成が異なることである。その他の構成は、第１実施形態の高周波モジュール１ａと同じであるため、同一符号を付すことにより説明を省略する。
この場合、多層配線基板２の下面２０ｂに、実装電極７０が形成され、当該下面側でも部品３ｅ，３ｆが実装される。また、当該下面２０ｂには外部接続端子１２がさらに実装され、高周波モジュール１ｆが多層配線基板２の下面２０ｂ側で外部のマザー基板等に接続される。多層配線基板２の下面２０ｂに実装された部品３ｅ，３ｆは、それぞれ複数の金属ピン５ｄ，５ｅにより個別にシールドされる。各金属ピン５ｄ，５ｅは、いずれも第２実施形態の金属ピン５ｂと同様に部品を跨ぐタイプであり、各金属ピン５ｄは、いずれも部品３ｅを跨いた状態で、それぞれの柱状接続部５ｄ２が平行、かつ、略等間隔に配列される。各金属ピン５ｅは、いずれも部品３ｆを跨いた状態で、それぞれの柱状接続部５ｅ２が平行、かつ、略等間隔に配列される。
また、多層配線基板２の下面２０ｂ側にも封止樹脂層４０が設けられ、各外部接続端子１２の下端面、各金属ピンの柱状接続部５ｄ２，５ｅ２が当該封止樹脂層４０の下面４０ａから露出した状態で各部品３ｅ，３ｆ、各外部接続端子１２、各金属ピン５ｄ，５ｅが封止される。また、シールド膜６は、多層配線基板２の上面２０ａ側の封止樹脂層４の上面４ａと側面４ｃ、多層配線基板２の側面２０ｃに加えて、多層配線基板２の下面２０ｂ側の封止樹脂層４０の側面４０ｃを被覆する。
この構成によれば、多層配線基板２の下面２０ｂに実装された部品３ｅ，３ｆに対するシールド部材の設計自由度を向上させることができる。また、各金属ピン５ｄ，５ｅの柱状接続部５ｄ２，５ｅ２を封止樹脂層４０の下面４０ａから露出させると、マザー基板のグランド電極に直接接続させることができるため、多層配線基板２の下面２０ｂに実装された部品３ｅ，３ｆのシールド特性が向上する。
＜第７実施形態＞
本発明の第７実施形態にかかる高周波モジュール１ｇについて、図１５を参照して説明する。なお、図１５は高周波モジュール１ｇのシールド膜６を除いた状態の平面図である。
この実施形態にかかる高周波モジュール１ｇが、図５〜図７を参照して説明した第２実施形態の高周波モジュール１ｂと異なるところは、図１５に示すように、各金属ピン５ｂの配列構成が異なることである。その他の構成は、第２実施形態の高周波モジュール１ｂと同じであるため、同一符号を付すことにより説明を省略する。
この場合、多層配線基板２の上面２０ａに対して垂直な方向から見たときに、部品３ａは、矩形状を有する。また、各金属ピン５ｂは、いずれも部品３ａを跨ぐ。さらに、各金属ピン５ｂは、図１５に示すように柱状接続部５ｂ２の長さ方向が部品３ａの長辺（または短辺）に対して斜めとなった状態で配列される。
例えば、第２実施形態の構成によると、多層配線基板２の上面２０ａに対して垂直な方向から見たときに、部品３ａの長辺と平行な方向からのノイズに対するシールド特性よりも、部品３ａの長辺と垂直な方向からのノイズに対するシールド特性が高くなる。一方、この実施形態の構成によれば、これらの両方向のいずれからのノイズに対してもシールド機能を確保できるため、高周波モジュールの実装の自由度が向上する。
なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。例えば、上記した各実施形態や変形例の構成を組合わせてもよい。
また、上記した各実施形態では、各金属ピン５ａ〜５ｅをコの字状に形成したが、例えば、Ｃ字状やＵ字状であってもよい。
また、上記した各実施形態において、シールド膜６がなくてもよい。
樹脂モールド体１１ａ，１１ｂは、樹脂に限らず絶縁材料で形成されていればよい。
また、本発明は、シールドを備える種々の高周波モジュールに適用することができる。
１ａ〜１ｇ 高周波モジュール
２ 多層配線基板（配線基板）
３ａ〜３ｆ 部品
４，４０ 封止樹脂層
５ａ〜５ｅ 金属ピン
６ シールド膜
１２ 外部接続端子

Claims (10)

  1. 配線基板と、
    前記配線基板の一方主面に実装された部品と、
    一端面が、前記配線基板の前記一方主面に形成された電極に取り付けられ、前記一方主面から遠ざかるように、前記一端面から延在する第１延在部、前記第１延在部の前記一端面と反対側から折れ曲がって延在する第２延在部、および前記第２延在部の前記第１延在部と反対側から折れ曲がって前記一方主面に近づくように延在する第３延在部を有する複数の金属ピンとを備え、
    前記複数の金属ピンは、前記部品の近辺に配設されてシールド部材を構成することを特徴とする高周波モジュール。
  2. 前記複数の金属ピンは、グランド電極と接続されていることを特徴とする請求項１に記載の高周波モジュール。
  3. 前記複数の金属ピンは、前記配線基板の前記一方主面に対して垂直な方向から見たときに、前記部品を囲むように、当該部品の周囲に配列されていることを特徴とする請求項１または２に記載の高周波モジュール。
  4. 前記複数の金属ピンそれぞれは、前記第１延在部と前記第３延在部の間隔が前記部品の幅よりも大きく形成されており、前記部品を跨いだ状態で配列されていることを特徴とする請求項１または２に記載の高周波モジュール。
  5. 前記部品を封止する封止樹脂層をさらに備え、
    前記封止樹脂層は、前記配線基板の前記一方主面に当接する当接面と、該当接面に対向する対向面と、前記当接面と前記対向面の端縁同士を繋ぐ側面とを有し、
    前記複数の金属ピンは、一部が前記封止樹脂層の前記対向面に露出することを特徴とする請求項１ないし４のいずれか１項に記載の高周波モジュール。
  6. 前記配線基板の前記一方主面に当接する当接面と、該当接面に対向する対向面と、前記当接面と前記対向面の端縁同士を繋ぐ側面とを有し、前記部品および前記複数の金属ピンを封止する封止樹脂層をさらに備え、
    前記複数の金属ピンは、前記封止樹脂層の前記対向面から露出していないことを特徴とする請求項１ないし４のいずれか１項に記載の高周波モジュール。
  7. 前記複数の金属ピンそれぞれが、絶縁材料で被覆されていることを特徴とする請求項１ないし６のいずれか１項に記載の高周波モジュール。
  8. 少なくとも前記封止樹脂層の前記対向面と前記側面とを被覆するシールド膜をさらに備え、
    前記複数の金属ピンの中のうち、少なくともひとつの金属ピンは、その一部が前記封止樹脂層の前記側面に露出して前記シールド膜に接触していることを特徴とする請求項５または６に記載の高周波モジュール。
  9. 一端が前記配線基板の前記一方主面に接続し、他端が前記封止樹脂層の前記対向面に露出した外部端子と、
    前記配線基板の他方主面に実装された部品と、をさらに備えることを特徴とする請求項５、６、８のいずれか１項に記載の高周波モジュール。
  10. 前記部品は、前記配線基板の前記一方主面に対して垂直な方向から見たときに矩形状をなし、
    前記複数の金属ピンそれぞれは、前記配線基板の前記一方主面に対して垂直な方向から見たときに、前記第２延在部の長さ方向が、前記部品の一の辺に対して斜めとなった状態で配列されていることを特徴とする請求項４に記載の高周波モジュール。
JP2019504621A 2017-03-08 2018-03-07 高周波モジュール Active JP6753514B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017044067 2017-03-08
JP2017044067 2017-03-08
PCT/JP2018/008679 WO2018164158A1 (ja) 2017-03-08 2018-03-07 高周波モジュール

Publications (2)

Publication Number Publication Date
JPWO2018164158A1 true JPWO2018164158A1 (ja) 2019-12-19
JP6753514B2 JP6753514B2 (ja) 2020-09-09

Family

ID=63448963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019504621A Active JP6753514B2 (ja) 2017-03-08 2018-03-07 高周波モジュール

Country Status (4)

Country Link
US (1) US11183465B2 (ja)
JP (1) JP6753514B2 (ja)
CN (1) CN110392923A (ja)
WO (1) WO2018164158A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244067A (zh) * 2018-11-28 2020-06-05 蔡宗哲 半导体封装、具有封装内隔室屏蔽的半导体封装及其制作方法
CN111696964A (zh) * 2019-01-01 2020-09-22 蔡宪聪 具有封装内隔室屏蔽的半导体封装
US10896880B2 (en) 2018-11-28 2021-01-19 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
US10923435B2 (en) 2018-11-28 2021-02-16 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
US11211340B2 (en) 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018164159A1 (ja) * 2017-03-08 2018-09-13 株式会社村田製作所 モジュール
WO2019098316A1 (ja) * 2017-11-20 2019-05-23 株式会社村田製作所 高周波モジュール
CN112740845B (zh) * 2018-10-05 2023-11-07 株式会社村田制作所 模块
JP7239870B2 (ja) * 2018-11-22 2023-03-15 トヨタ自動車株式会社 電磁波遮蔽装置
US11239179B2 (en) 2018-11-28 2022-02-01 Shiann-Tsong Tsai Semiconductor package and fabrication method thereof
TWI728604B (zh) * 2019-01-01 2021-05-21 蔡憲聰 具有封裝內隔室屏蔽及主動電磁相容屏蔽的半導體封裝及其製作方法
US11195800B2 (en) * 2019-03-06 2021-12-07 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing the same
WO2020189560A1 (ja) * 2019-03-15 2020-09-24 株式会社村田製作所 モジュール
JP7381219B2 (ja) * 2019-04-23 2023-11-15 日立Astemo株式会社 電子制御装置
US11089673B2 (en) * 2019-07-19 2021-08-10 Raytheon Company Wall for isolation enhancement
WO2021020332A1 (ja) * 2019-08-01 2021-02-04 株式会社村田製作所 モジュール
CN114175239A (zh) * 2019-08-01 2022-03-11 株式会社村田制作所 模块
WO2021039325A1 (ja) * 2019-08-23 2021-03-04 株式会社村田製作所 モジュール
WO2021049521A1 (ja) * 2019-09-13 2021-03-18 株式会社村田製作所 モジュール
WO2021131774A1 (ja) * 2019-12-27 2021-07-01 株式会社村田製作所 モジュール
US11658102B2 (en) * 2020-01-22 2023-05-23 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
WO2021256300A1 (ja) * 2020-06-16 2021-12-23 株式会社村田製作所 モジュール
US12055633B2 (en) * 2020-08-25 2024-08-06 Lumentum Operations Llc Package for a time of flight device
CN220189619U (zh) * 2020-10-22 2023-12-15 株式会社村田制作所 电路模块
US12021041B2 (en) * 2020-10-30 2024-06-25 Invensas Llc Region shielding within a package of a microelectronic device
US11935844B2 (en) * 2020-12-31 2024-03-19 Texas Instruments Incorporated Semiconductor device and method of the same
US11985804B2 (en) * 2021-07-22 2024-05-14 Qualcomm Incorporated Package comprising a block device with a shield and method of fabricating the same
US12009312B2 (en) * 2021-09-23 2024-06-11 Advanced Semiconductor Engineering, Inc. Semiconductor device package
TWI777872B (zh) * 2021-12-14 2022-09-11 頎邦科技股份有限公司 半導體封裝構造及其製造方法
CN115083928B (zh) * 2022-07-20 2022-11-08 威海艾迪科电子科技股份有限公司 一种半导体封装构件及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008093414A1 (ja) * 2007-01-31 2008-08-07 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
JP2012019091A (ja) * 2010-07-08 2012-01-26 Sony Corp モジュールおよび携帯端末
JP5276169B2 (ja) * 2008-07-31 2013-08-28 スカイワークス ソリューションズ，インコーポレイテッド 一体化された干渉シールドを備えた半導体パッケージおよびその製造方法
US20150131231A1 (en) * 2013-11-08 2015-05-14 Samsung Electro-Mechanics Co., Ltd. Electronic component module and manufacturing method thereof
WO2016181954A1 (ja) * 2015-05-11 2016-11-17 株式会社村田製作所 高周波モジュール
WO2017026430A1 (ja) * 2015-08-11 2017-02-16 株式会社村田製作所 高周波モジュールおよびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112009000666T5 (de) * 2008-03-24 2011-07-28 Murata Mfg. Co., Ltd., Kyoto Verfahren zum Herstellen eines Elektronikkomponentenmoduls
US8373264B2 (en) * 2008-07-31 2013-02-12 Skyworks Solutions, Inc. Semiconductor package with integrated interference shielding and method of manufacture thereof
US9736925B2 (en) * 2014-01-31 2017-08-15 Stmicroelectronics S.R.L. Packaged semiconductor device having a shielding against electromagnetic interference and manufacturing process thereof
WO2017047539A1 (ja) * 2015-09-14 2017-03-23 株式会社村田製作所 高周波モジュール
US9881882B2 (en) * 2016-01-06 2018-01-30 Mediatek Inc. Semiconductor package with three-dimensional antenna
JP6597803B2 (ja) * 2016-02-02 2019-10-30 株式会社村田製作所 表面実装型コイル部品及びその製造方法、並びに、これを用いたｄｃ−ｄｃコンバータ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008093414A1 (ja) * 2007-01-31 2008-08-07 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
JP5276169B2 (ja) * 2008-07-31 2013-08-28 スカイワークス ソリューションズ，インコーポレイテッド 一体化された干渉シールドを備えた半導体パッケージおよびその製造方法
JP2012019091A (ja) * 2010-07-08 2012-01-26 Sony Corp モジュールおよび携帯端末
US20150131231A1 (en) * 2013-11-08 2015-05-14 Samsung Electro-Mechanics Co., Ltd. Electronic component module and manufacturing method thereof
WO2016181954A1 (ja) * 2015-05-11 2016-11-17 株式会社村田製作所 高周波モジュール
WO2017026430A1 (ja) * 2015-08-11 2017-02-16 株式会社村田製作所 高周波モジュールおよびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244067A (zh) * 2018-11-28 2020-06-05 蔡宗哲 半导体封装、具有封装内隔室屏蔽的半导体封装及其制作方法
US10847480B2 (en) 2018-11-28 2020-11-24 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
US10896880B2 (en) 2018-11-28 2021-01-19 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
US10923435B2 (en) 2018-11-28 2021-02-16 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
US11211340B2 (en) 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
CN111244067B (zh) * 2018-11-28 2022-05-24 蔡宗哲 半导体封装、具有封装内隔室屏蔽的半导体封装及其制作方法
CN111696964A (zh) * 2019-01-01 2020-09-22 蔡宪聪 具有封装内隔室屏蔽的半导体封装

Also Published As

Publication number Publication date
JP6753514B2 (ja) 2020-09-09
CN110392923A (zh) 2019-10-29
US20190393166A1 (en) 2019-12-26
US11183465B2 (en) 2021-11-23
WO2018164158A1 (ja) 2018-09-13

Similar Documents

Publication Publication Date Title
JP6753514B2 (ja) 高周波モジュール
JP6837432B2 (ja) 高周波モジュール
JP6950757B2 (ja) 高周波モジュール
CN106171049B (zh) 电子设备
US7762819B2 (en) Substrate connecting member and connecting structure
JP4905453B2 (ja) 三次元接続構造体
WO2019098316A1 (ja) 高周波モジュール
WO2018101381A1 (ja) 高周波モジュール
JP2010067989A (ja) モジュール部品
JPWO2013015216A1 (ja) 半導体素子収納用パッケージ、これを備えた半導体装置および電子装置
KR20030060882A (ko) 반도체 장치 및 반도체 모듈
WO2018164159A1 (ja) モジュール
US11961830B2 (en) Module
US11348894B2 (en) High-frequency module
CN110797324A (zh) 模块
JP5702081B2 (ja) 疑似同軸フラットケーブル及びプラグ構造体
JP4083142B2 (ja) 半導体装置
KR20040063784A (ko) 반도체장치
KR101480554B1 (ko) 인쇄회로기판 조립체
US20220320007A1 (en) Module
CN112740845B (zh) 模块
US20240096772A1 (en) Terminal structure and electronic component
US20220199568A1 (en) Module
CN111512432B (zh) 布线基板、电子装置以及电子模块
JP4282638B2 (ja) 基板接合部材およびこれを使用した三次元接続構造体

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190830

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200721

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200803

R150 Certificate of patent or registration of utility model

Ref document number: 6753514

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150