CN220189619U - 电路模块 - Google Patents

电路模块 Download PDF

Info

Publication number
CN220189619U
CN220189619U CN202190000814.9U CN202190000814U CN220189619U CN 220189619 U CN220189619 U CN 220189619U CN 202190000814 U CN202190000814 U CN 202190000814U CN 220189619 U CN220189619 U CN 220189619U
Authority
CN
China
Prior art keywords
substrate
inductor
circuit module
wires
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202190000814.9U
Other languages
English (en)
Inventor
北爪贵大
大坪喜人
野村忠志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN220189619U publication Critical patent/CN220189619U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H01L2924/14215—Low-noise amplifier [LNA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本实用新型提供一种能够降低经屏蔽膜传递的噪声对安装于基板的电感器产生的影响的电路模块。本实用新型所涉及的电路模块(1)具备：基板(20)；电感器(31)，安装于基板(20)的表面(20A)；密封树脂，设置于基板(20)的表面(20A)，且覆盖电感器(31)；导电性的屏蔽膜(60)，覆盖密封树脂；以及线材(40)，配置在基板(20)的表面(20A)的电感器(31)和屏蔽膜(60)的侧膜(62、63)之间。线材(40)的一端部(40A)与侧膜(62、63)电连接。线材(40)的另一端部(40B)与基板(20)的表面(20A)电连接。在俯视图中，经过线材(40)的一端部(40A)及另一端部(40B)的假想直线相对于侧膜(62、63)倾斜。

Description

电路模块
技术领域
本实用新型涉及具备基板和安装于该基板的电感器的电路模块。
背景技术
已知有具备基板和安装于该基板的电子部件的电路模块。作为电子部件，例如可列举电阻器、电容器、电感器、晶体管以及集成电路等。
已知在电子部件的周围设置阻挡电磁波的屏蔽膜。屏蔽膜使电磁波从外部进入到电子部件的情况减少。另外，屏蔽膜使在电子部件中产生的电磁波向外部泄漏的情况减少。
在专利文献1中公开了一种半导体装置，具备基板和搭载于基板的上表面的半导体元件(电子部件)，半导体元件被导电性屏蔽层(屏蔽膜)覆盖。
专利文献1：日本特开2012-160576号公报
在将电感器安装于基板的情况下，存在产生以下的问题的担忧。电流流过电感器，由此在电感器产生磁场。另一方面，当在电路模块的内部或外部产生的噪声经屏蔽膜传递时，由于该噪声引起的涡流等而产生磁场。当基于在屏蔽膜中产生的磁场的磁力线与基于在电感器中产生的磁场的磁力线耦合时，电感器中的磁力线意外地变动。于是，与电感器电连接的其他电子部件(例如，LNA(Low Noise Amp：低噪声放大器))的特性劣化。
实用新型内容
因此，本实用新型的目的在于解决上述课题，提供一种能够降低经屏蔽膜传递的噪声对安装于基板的电感器产生的影响的电路模块。
为了实现上述目的，本实用新型如以下那样构成。
本实用新型的一个方式所涉及的电路模块具备：
基板；
电感器，安装于上述基板的表面；
布线部，形成于上述基板的表面；
密封树脂，设置于上述基板的表面，且覆盖上述电感器；
导电性的屏蔽膜，将上述密封树脂的至少一部分覆盖，且具有向与上述基板的表面交叉的方向延伸的侧膜；以及
导电构件，配置在上述基板的表面的上述电感器和上述侧膜之间，电连接于上述侧膜及上述布线部，
上述导电构件的第一部分与上述侧膜的同上述电感器对置的对置面连接，
上述导电构件的第二部分与上述基板的表面连接，
在沿着与上述基板的表面正交的方向观察上述基板的表面的俯视图中，经过上述导电构件的上述第一部分及上述第二部分的假想直线相对于上述侧膜的上述对置面倾斜。
根据本实用新型，能够降低经屏蔽膜传递的噪声对安装于基板的电感器产生的影响。
附图说明
图1是本实用新型的第一实施方式所涉及的电路模块的俯视图。
图2是图1中的A-A剖视图。
图3是电感器的立体图。
图4是图1的双点划线部分的放大图。
图5是本实用新型的第二实施方式所涉及的电路模块的俯视图。
图6是本实用新型的第三实施方式所涉及的电路模块的俯视图。
图7是本实用新型的第四实施方式所涉及的电路模块的俯视图。
图8是本实用新型的第五实施方式所涉及的电路模块的俯视图。
图9是图8中的B-B剖视图。
具体实施方式
本实用新型的一个方式所涉及的电路模块具备：
基板；
电感器，安装于上述基板的表面；
布线部，形成于上述基板的表面；
密封树脂，设置于上述基板的表面，且覆盖上述电感器；
导电性的屏蔽膜，覆盖上述密封树脂的至少一部分，且具有向与上述基板的表面交叉的方向延伸的侧膜；以及
导电构件，配置在上述基板的表面的上述电感器和上述侧膜之间，被电连接于上述侧膜及上述布线部，
上述导电构件的第一部分与上述侧膜的同上述电感器对置的对置面连接，
上述导电构件的第二部分与上述基板的表面连接，
在沿着与上述基板的表面正交的方向观察上述基板的表面的俯视图中，经过上述导电构件的上述第一部分及上述第二部分的假想直线相对于上述侧膜的上述对置面倾斜。
根据该结构，由导电构件、侧膜以及布线部形成伪电感器。另外，根据该结构，在俯视图中，经过导电构件的第一部分及第二部分的假想直线相对于侧膜的对置面倾斜。即，上述伪电感器相对于侧膜的对置面倾斜。因此，基于由于经屏蔽膜传递的噪声而产生的磁场的磁力线从侧膜的对置面垂直地延伸，朝向安装于基板的电感器，但在伪电感器中被方向转换。由此，方向转换后的磁力线以避开安装于基板的电感器的方式前进。其结果，减少了从屏蔽膜延伸的磁力线与安装于基板的电感器中产生的磁力线的耦合。
上述假想直线也可以不与上述电感器的卷绕轴正交。根据该结构，通过由导电构件、侧膜以及布线部形成的伪电感器的磁力线前进的方向是相对于基于安装于基板的电感器中产生的磁场的磁力线倾斜的方向。因此，通过了伪电感器的磁力线之中的与在电感器中产生的磁力线耦合的仅是通过了伪电感器的磁力线之中的被向量分量分解的一部分分量。因此，减少了从屏蔽膜延伸的磁力线与在电感器中产生的磁力线的耦合。
本实用新型的一个方式所涉及的电路模块也可以还具备安装于上述基板且与上述电感器电连接的电子部件，在上述俯视图中，上述电子部件相对于上述电感器位于上述导电构件的相反侧。根据该结构，电子部件与电感器电连接。因此，若电感器受到经屏蔽膜传递的噪声的影响，则存在电子部件的特性劣化的担忧。但是，根据该结构，减少了从侧膜延伸的磁力线与在电感器中产生的磁力线的耦合。因此，能够抑制电子部件的特性的劣化。
上述导电构件也可以是线材。根据该结构，导电构件是线材。因此，能够由导电构件、侧膜以及布线部容易地形成伪电感器。
本实用新型的一个方式所涉及的电路模块也可以具备多个上述导电构件，在上述俯视图中，多个上述导电构件沿着上述侧膜的上述对置面延伸的方向排列配置。根据该结构，电路模块具备多个导电构件。因此，能够在大范围内对从侧膜延伸的磁力线进行方向转换。
在上述俯视图中，多个上述导电构件也可以相互平行或者大致平行地配置。根据该结构，各导电构件的磁力线被方向转换为相同方向或者大致相同方向。因此，例如，在方向转换后的磁力线的行进方向的前方不配置电感器的应对是容易的。另外，根据该结构，与多个导电构件不相互平行或者大致平行地配置的情况相比，能够高密度地配置多个导电构件。
在沿着上述侧膜的上述对置面且与上述基板的表面平行的方向上，相邻的两个上述导电构件中的一方的上述第二部分也可以位于相邻的两个上述导电构件中的另一方的上述第一部分与上述第二部分之间。根据该结构，从侧膜的对置面观察时，相邻的两个导电构件的边界部相互重叠。因此，能够提高从侧膜的对置面向该边界部前进的磁力线被两个导电构件中的任一个方向转换的可能性。
多个上述导电构件也可以除了配置在上述基板的表面的上述电感器与上述侧膜之间的对置区域之外，还配置在上述基板的表面的不是上述电感器与上述侧膜之间的非对置区域，位于上述对置区域的相邻的两个上述导电构件之间的间隔比位于上述非对置区域的相邻的两个上述导电构件之间的间隔短。
根据该结构，从侧膜的对置面经过非对置区域而朝向电感器的磁力线比从侧膜的对置面经过对置区域而朝向电感器的磁力线少。根据该结构，能够在朝向电感器的磁力线多的对置区域配置多个导电构件。另一方面，通过减少配置于朝向电感器的磁力线少的非对置区域的导电构件，能够减少在基板的表面被导电构件占有的空间。由此，能够增加在基板的表面上配置其他构件的空间。
＜第一实施方式＞
图1是本实用新型的第一实施方式所涉及的电路模块的俯视图。图2是图1中的A-A剖视图。
图1及图2所示的电路模块1在基板的表面及背面安装有各种电子部件，并在基板的表面及背面形成有绝缘树脂层，以便将电子部件包在里面。电路模块1例如用于移动电话、车载电话等无线设备或其他各种通信设备。
如图1及图2所示，电路模块1具备基板20、电子部件31～36、密封树脂51、52、屏蔽膜60以及线材40。此外，在图1以及后述的图5～图8中，省略了屏蔽膜60的上膜61及密封树脂51、52的图示。
电路模块1整体上为长方体形状。在以下的说明中，将长方体形状的电路模块1的各边的方向分别定义为长度方向2、宽度方向3以及高度方向4。将屏蔽膜60的上膜61(参照图2)所在的一侧定义为高度方向4的上方。此外，电路模块1的形状不限于长方体形状。
基板20由玻璃环氧树脂、特氟隆(注册商标)、纸质酚醛等树脂、氧化铝等陶瓷等构成。如图1所示，基板20在长度方向2及宽度方向3上扩展。
在第一实施方式中，如图2所示，基板20是自下而上依次层叠三片基板21、22、23而成的三层基板。基板20沿高度方向4层叠。此外，基板20也可以是三层以外的层数的多层基板，也可以是单层基板。
多个导通孔导体(未图示)形成于基板20。导通孔导体是在沿上下贯通基板21、22、23的贯通孔(导通孔)，在树脂基板的情况下，镀覆形成由铜等构成的导电性金属而成的导体，或者在陶瓷基板的情况下，填充导电性的糊剂并与陶瓷共烧而成的导体。
多个布线电极24形成于基板20。布线电极24形成于基板20的表面20A(基板23的上表面)、基板20的背面20B(基板21的下表面)、以及被基板21、22、23中的相邻的两片基板夹持的内表面20C。表面20A及背面20B是与高度方向4正交的面。此外，在第一实施方式中，在两个内表面20C中的基板21、22之间的内表面20C没有形成布线电极24，但也可以形成布线电极24。
在陶瓷基板的情况下，布线电极24是在形成于基板20的各面(表面20A、背面20B、内表面20C)的焊盘印刷导电性的糊剂，并与陶瓷基板共烧而成的电极。导电性的糊剂例如由铜构成。在树脂基板的情况下，布线电极24通过蚀刻金属箔等公知的方法，形成于基板20的各面的焊盘。各布线电极24经由导通孔导体与其他布线电极24电连接。形成于基板20的背面20B的布线电极24的至少一部分成为端子电极。在将电路模块1安装于基板等(未图示)的情况下，该端子电极与形成于该基板等的布线电极连接。
如图1及图2所示，12个电子部件安装于基板20。在第一实施方式中，12个电子部件是七个电感器31、一个LNA(Low Noise Amplifier：低噪声放大器)32、一个天线开关33、两个电容器34、35以及一个集成电路36。电感器31、LNA32以及天线开关33安装于基板20的表面20A。电容器34、35以及集成电路36安装于基板20的背面20B。
此外，安装于基板20的电子部件的配置位置不限于图1所示的配置位置。安装于基板20的电子部件的数量不限于12个。安装于基板20的电感器31、LNA32、天线开关33、电容器34、35以及集成电路36的各个数不限于上述的数量。电子部件的种类不限于上述的种类(电感器31、LNA32、天线开关33、电容器34、35以及集成电路36)，电阻器等各种电子部件也可以安装于基板20。
在第一实施方式中，各电子部件是表面安装型，通过焊料安装于基板20。此外，各电子部件可以通过公知的各种安装方式，例如倒装片方式或线材接合方式安装于基板20。另外，各电子部件也可以不是表面安装型，而是插入型。
在第一实施方式中，七个电感器31(电感器311～317)中的电感器311～314是构成LNA32的匹配电路的元件。电感器311～314直接或者经由其他电子部件间接地与LNA32电连接。
在第一实施方式中，七个电感器31(电感器311～317)中的电感器315～317是构成天线开关33的匹配电路的元件。电感器315～317直接或者经由其他电子部件间接地与天线开关33电连接。
图3是电感器31的立体图。如图3所示，电感器31具备框体31A和线圈部31B。
框体31A覆盖线圈部31B。如图1及图2所示，两个外部端子31C、31D形成于框体31A。外部端子31C、31D分别与布线电极24电连接。
如图3所示，线圈部31B通过绕沿着长度方向2的卷绕轴72卷绕导线而构成。线圈部31B的一端部与外部端子31C电连接。线圈部31B的另一端部与外部端子31D电连接。电感器31的外部端子31C和外部端子31D的配置位置和形状不限于图1所示的配置位置和形状。卷绕轴72也可以沿着长度方向2以外，例如也可以沿着宽度方向3。
如图2所示，密封树脂51设置于基板20的表面20A。密封树脂52设置于基板20的背面20B。密封树脂51、52由环氧树脂等电绝缘的树脂构成。
密封树脂51覆盖电感器31、LNA32以及天线开关33。密封树脂52覆盖电容器34、35及集成电路36。在第一实施方式中，各电子部件31～36完全埋设在密封树脂51、52内。
此外，密封树脂51、52也可以仅覆盖各电子部件31～36的一部分。例如，也可以在高度方向4上较小的电子部件被密封树脂51、52中的任一个完全埋设，而在高度方向4上较大的电子部件的除了其上表面之外的部分被密封树脂51、52中的任一个埋设。
如图2所示，屏蔽膜60设置为从上方覆盖基板20及密封树脂51、52。屏蔽膜60由铜等导电性的构件构成。屏蔽膜60也可以是层叠多层多个导电性的构件的结构。
如图1及图2所示，屏蔽膜60具备上膜61和侧膜62～65。
侧膜62～65从上膜61的周缘部向下方延伸。侧膜62从上膜61的长度方向2的一方的端部向下方延伸。侧膜63从上膜61的长度方向2的另一方的端部向下方延伸。侧膜64从上膜61的宽度方向3的一方的端部向下方延伸。侧膜65从上膜61的宽度方向3的另一方的端部向下方延伸。侧膜62、63的宽度方向3的端部与侧膜64、65的长度方向2的端部彼此相连。如上所述，屏蔽膜60是向下方敞开的箱形状。
此外，侧膜62～65也可以不从上膜61向正下方延伸。例如，侧膜62～65也可以从上膜61沿着相对于高度方向4倾斜的方向延伸。这里，基板20的表面20A是与高度方向4正交的面。即，侧膜62～65只要向与基板20的表面20A交叉的方向延伸即可。
如图2所示，上膜61与密封树脂51的上表面接触。即，上膜61覆盖密封树脂51的上方。
侧膜62～65与密封树脂51、52的侧面及基板20的侧面接触。即，侧膜62～65覆盖密封树脂51、52的侧方及基板20的侧方。
如图2所示，上膜61将安装于基板20的多个电子部件(电感器31、LNA32以及天线开关33)的上方覆盖。
如图1所示，在沿着高度方向4观察基板20的表面20A的俯视图中，侧膜62～65各自的上部包围安装于基板20的多个电子部件(电感器31、LNA32以及天线开关33)。
虽然未图示，但在沿着高度方向4观察基板20的背面20B的仰视图中，侧膜62～65各自的下部包围安装于基板20的多个电子部件(电容器34、35及集成电路36)。
屏蔽膜60通过与安装有电路模块1的设备的框体等直接或间接地连接而接地。即，屏蔽膜60的电位为接地电位。
此外，屏蔽膜60只要覆盖密封树脂50的至少一部分即可。例如，屏蔽膜60也可以不具备上膜61。在该情况下，屏蔽膜60覆盖密封树脂50的侧方，而不覆盖密封树脂50的上方。
如图1及图2所示，多个线材40配置于基板20的表面20A。在第一实施方式中，电路模块1具备13根线材40(线材401～413)。此外，线材40的数量不限于13根。线材40的数量可以为一根，也可以为多根。
线材40具有导电性，例如由金、铜等构成。线材40是导电构件的一个例子。
如图1所示，在俯视图中，线材401～407配置在电感器311～314与屏蔽膜60的侧膜62之间。在俯视图中，线材401～407配置于将电感器311～314夹在与LNA32之间的位置。换言之，在俯视图中，LNA32相对于电感器311～314配置于线材401～407的相反侧。
在俯视图中，线材401～407沿着宽度方向3排列配置。在俯视图中，线材401～407等间隔地配置。在俯视图中，线材401～407相互平行地配置。此外，线材401～407也可以不等间隔地配置。另外，线材401～407不需要相互完全平行，也可以大致平行。另外，线材401～407也可以不相互平行。
在俯视图中，线材408～413配置在电感器315～317与屏蔽膜60的侧膜63之间。在俯视图中，线材408～413配置于将电感器315～317夹在与天线开关33之间的位置。换言之，在俯视图中，天线开关33相对于电感器315～317位于线材408～413的相反侧。
在俯视图中，线材408～413沿着宽度方向3排列配置。在俯视图中，线材408～413等间隔地配置。在俯视图中，线材408～413相互平行地配置。此外，线材408～413也可以不等间隔地配置。另外，线材408～413不需要相互完全平行，也可以大致平行。另外，线材408～413也可以不相互平行。
线材401～413与屏蔽膜60及布线电极24A电连接。布线电极24A是多个布线电极24的一部分。布线电极24A形成于基板20的表面20A。布线电极24A是布线部的一个例子。屏蔽膜60与布线电极24A经由线材401～413电连接。即，在第一实施方式中，布线电极24A经由线材401～413及屏蔽膜60接地。
此外，也可以代替屏蔽膜60接地，而使布线电极24A接地。在该情况下，屏蔽膜60经由线材401～413及布线电极24A接地。另外，布线电极24A及屏蔽膜60双方也可以分别接地。
线材401～407各自的一端部40A与屏蔽膜60的侧膜62的对置面62A连接。侧膜62的对置面62A是侧膜62的面中的朝向电路模块1的内侧的面。对置面62A与电感器311～314在长度方向2上对置。
线材408～413各自的一端部40A与屏蔽膜60的侧膜63的对置面63A连接。侧膜63的对置面63A是侧膜63的面中的朝向电路模块1的内侧的面。对置面63A与电感器315～317在长度方向2上对置。
对置面62A、63A在宽度方向3及高度方向4上扩展。换言之，对置面62A、63A沿宽度方向3及高度方向4延伸。
线材401～413各自的一端部40A通过在线材接合及树脂涂敷之后切断树脂以使线材的截面露出，并在树脂的切断面形成屏蔽膜这样的公知的方法，与屏蔽膜60连接。线材401～413各自的一端部40A是第一部分的一个例子。
线材401～413各自的另一端部40B与基板20的表面20A连接。详细而言，线材401～413各自的另一端部40B与形成于基板20的表面20A的布线电极24A连接。线材401～413各自的另一端部40B通过线材接合这样的公知的方法，与布线电极24A连接。线材401～413各自的另一端部40B是第二部分的一个例子。
此外，线材401～413的一端部40A以外的部分也可以与屏蔽膜60连接，线材401～413的另一端部40B以外的部分也可以与布线电极24A连接。
在第一实施方式中，布线电极24A与线材401～413的每一个对应地形成。这些布线电极24A可以在基板20的表面20A、背面20B以及内表面20C中的至少一个面相互电连接，也可以不相互电连接。
图4是图1的双点划线部分的放大图。如图4所示，在俯视图中，经过线材403的一端部40A及另一端部40B的假想直线71相对于屏蔽膜60的侧膜62的对置面62A倾斜。换言之，假想直线71延伸为随着沿着长度方向2远离对置面62A，而宽度方向3的位置发生变化。此外，经过线材401、402、404～407各自的一端部40A及另一端部40B的假想直线也相对于屏蔽膜60的侧膜62的对置面62A倾斜。
同样地，经过线材408～413各自的一端部40A及另一端部40B的假想直线相对于屏蔽膜60的侧膜63的对置面63A倾斜。换言之，该假想直线延伸为随着沿着长度方向2远离对置面63A，而宽度方向3的位置发生变化。
在第一实施方式中，在俯视图中，与线材401～413的每一个对应的各假想直线与对应的线材401～413延伸的方向一致。但是，在俯视图中，各假想直线也可以不与对应的线材401～413延伸的方向一致。例如，如图1中虚线所示，线材404、405也可以在俯视图中弯曲。即使在该情况下，经过线材404、405各自的一端部40A及另一端部40B的各假想直线也相对于屏蔽膜60的侧膜62的对置面62A倾斜。
经过线材403的一端部40A及另一端部40B的假想直线71相对于电感器312的卷绕轴72倾斜。此外，假想直线71相对于卷绕轴72倾斜的关系在各个线材401～407与各个电感器311～314之间也成立，在各个线材408～413与各个电感器315～317之间也成立。
在第一实施方式中，在俯视图中，假想直线71与电感器31的卷绕轴72交叉，但不正交。另外，在俯视图中，假想直线71与电感器31的卷绕轴72不平行。
在沿着屏蔽膜60的对置面62A、63A且与基板20的表面20A平行的宽度方向3上，作为相邻的两个线材403、404中的一方的线材403的另一端部40B位于作为相邻的两个线材403、404中的另一方的线材404的一端部40A与另一端部40B之间。此外，上述位置关系(相邻的两个线材40中的一方的另一端部40B位于该两个线材40中的另一方的一端部40A与另一端部40B之间的关系)在线材403、404以外的相邻的两个线材40之间也成立。
根据第一实施方式，由线材40、屏蔽膜60的侧膜62、63以及布线电极24A形成伪电感器。另外，根据第一实施方式，在俯视图中，经过线材40的一端部40A及另一端部40B的假想直线71相对于侧膜62、63的对置面62A、63A倾斜。即，上述伪电感器相对于对置面62A、63A倾斜。因此，基于由于经屏蔽膜60传递的噪声而产生的磁场的磁力线从对置面62A、63A垂直地延伸，朝向安装于基板20的电感器31，但在伪电感器中被方向转换。由此，方向转换后的磁力线前进为避开安装于基板20的电感器31。其结果，减少了从屏蔽膜60延伸的磁力线与在安装于基板20的电感器31中产生的磁力线的耦合。
根据第一实施方式，通过由线材40、屏蔽膜60的侧膜62、63以及布线电极24A形成的伪电感器的磁力线前进的方向是相对于基于在安装于基板20的电感器31中产生的磁场的磁力线倾斜的方向。因此，通过了伪电感器的磁力线之中的与在电感器31中产生的磁力线耦合的仅是通过了伪电感器的磁力线之中的被向量分量分解的一部分分量。具体而言，通过了伪电感器的磁力线之中的长度方向2的分量与在电感器31中产生的磁力线耦合。另一方面，通过了伪电感器的磁力线之中的宽度方向3的分量不与在电感器31中产生的磁力线耦合。因此，减少了从屏蔽膜60延伸的磁力线与在电感器31中产生的磁力线的耦合。
根据第一实施方式，LNA32及天线开关33与电感器31电连接。因此，当电感器31受到经屏蔽膜60传递的噪声的影响时，存在LNA32及天线开关33的特性劣化的担忧。但是，根据第一实施方式，减少了从屏蔽膜60延伸的磁力线与在电感器31中产生的磁力线的耦合。因此，能够抑制LNA32及天线开关33的特性的劣化。
根据第一实施方式，导电构件是线材40。线材40容易弯曲或屈曲，并且与屏蔽膜60或布线电极24A的电连接也容易。因此，能够由导电构件、屏蔽膜60的侧膜62、63以及布线电极24A容易地形成伪电感器。
根据第一实施方式，电路模块1具备多个线材40。因此，能够在大范围内对从屏蔽膜60的侧膜62、63延伸的磁力线进行方向转换。
根据第一实施方式，在俯视图中，多个线材40相互平行或大致平行地配置。由此，各线材40的磁力线被方向转换为相同方向或大致相同方向。因此，例如，在方向转换后的磁力线的行进方向的前方不配置电感器31的应对是容易的。
根据第一实施方式，在俯视图中，多个线材40相互平行或大致平行地配置。由此，与多个线材40不相互平行或大致平行地配置的情况相比，能够高密度地配置多个线材40。
根据第一实施方式，相邻的两个线材40中的一方的另一端部40B位于该两个线材40中的另一方的一端部40A与另一端部40B之间。因此，从侧膜62、63的对置面62A、63A沿长度方向2观察时，相邻的两个线材40的边界部相互重叠。因此，能够提高从侧膜62、63的对置面62A、63A向该边界部前进的磁力线被两个线材40中的任一个方向转换的可能性。
在第一实施方式中，LNA32及天线开关33安装于基板20的表面20A，但也可以安装于基板20的背面20B。
在第一实施方式中，LNA32相对于电感器311～314位于线材401～407的相反侧，但也可以不位于该相反侧。例如，LNA32也可以沿着宽度方向3与电感器311～314并排地配置。另外，在第一实施方式中，天线开关33相对于电感器315～317位于线材408～413的相反侧，但也可以不位于该相反侧。
在第一实施方式中，在俯视图中，线材401～407沿着宽度方向3排列配置，但也可以沿着长度方向2排列配置。另外，在俯视图中，线材401～407也可以不排列配置。同样地，在俯视图中，线材408～413也可以沿着长度方向2排列配置，也可以不排列配置。
在第一实施方式中，相邻的两个线材40中的一方的另一端部40B位于相邻的两个线材40中的另一方的一端部40A与另一端部40B之间，但也可以不位于它们之间。例如，相邻的两个线材40中的一方的另一端部40B也可以位于比相邻的两个线材40中的另一方的一端部40A靠相邻的两个线材40中的一方的一端部40A的一侧。换言之，相邻的两个线材40中的一方的另一端部40B也可以位于相邻的两个线材40中的一方的一端部40A与相邻的两个线材40中的另一方的一端部40A之间。
＜第二实施方式＞
图5是本实用新型的第二实施方式所涉及的电路模块的俯视图。第二实施方式所涉及的电路模块1A与第一实施方式所涉及的电路模块1不同的点在于，在第二实施方式所涉及的电路模块1A中，假想直线71与电感器的卷绕轴72正交这一点。
如图5所示，电感器311～314相对于屏蔽膜60的侧膜62的对置面62A倾斜地配置。电感器315～317相对于屏蔽膜60的侧膜63的对置面63A倾斜地配置。由此，在第二实施方式中，电感器311～314的卷绕轴72沿相对于对置面62A倾斜的方向延伸，电感器315～317的卷绕轴72沿相对于对置面63A倾斜的方向延伸。
经过线材403的一端部40A及另一端部40B的假想直线71与电感器312的卷绕轴72正交。此外，假想直线71相对于卷绕轴72正交的关系在各个线材401～407与各个电感器311～314之间成立，在各个线材408～413与各个电感器315～317之间成立。
＜第三实施方式＞
图6是本实用新型的第三实施方式所涉及的电路模块的俯视图。第三实施方式所涉及的电路模块1B与第一实施方式所涉及的电路模块1不同的点在于，在第三实施方式所涉及的电路模块1B中，线材40不相互平行这一点。
如图6所示，电路模块1B具备8根线材40(线材414～421)。详细而言，电路模块1B具备线材414～417来代替线材401～407，具备线材418～421来代替线材408～413。
线材414～417沿着宽度方向3排列配置，但不相互平行。线材414～417相对于屏蔽膜60的侧膜62的对置面62A倾斜，但该倾斜的角度互不相同。即，经过线材414～417各自的一端部40A及另一端部40B的假想直线相对于对置面62A倾斜，但该倾斜的角度互不相同。
线材418～421沿着宽度方向3排列配置，但不相互平行。线材418～421相对于屏蔽膜60的侧膜63的对置面63A倾斜。但是，线材418、420的倾斜方向与线材419、421的倾斜方向不同。
此外，线材414～417除了上述不同点之外，与第一实施方式所涉及的电路模块1的线材401～407同样地构成。另外，线材418～421除了上述不同点之外，与第一实施方式所涉及的电路模块1的线材408～413同样地构成。
＜第四实施方式＞
图7是本实用新型的第四实施方式所涉及的电路模块的俯视图。第四实施方式所涉及的电路模块1C与第一实施方式所涉及的电路模块1不同的点在于，在第三实施方式所涉及的电路模块1C中，在俯视图中，线材40除了配置在基板20的表面20A上的电感器31及侧膜62、63之间的区域之外，还配置在不是它们之间的区域这一点。
如图7所示，电路模块1C具备12根线材40(线材422～433)。详细而言，电路模块1C具备线材422～427来代替线材401～407，具备线材428～433来代替线材408～413。
另外，电路模块1C具备四个电感器31。详细而言，电路模块1C仅具备第一实施方式所涉及的电路模块1所具备的电感器311～317中的电感器313～316。
线材425～427配置于对置区域81。线材422～424配置于非对置区域82。对置区域81在基板20的表面20A上的电感器313、314与屏蔽膜60的侧膜62之间。对置区域81在图7中被点划线包围。非对置区域82在宽度方向3上从基板20的表面20A上的电感器313、314与屏蔽膜60的侧膜62之间(对置区域81)偏离。非对置区域82在图7中被双点划线包围。即，非对置区域82不在基板20的表面20A上的电感器313、314与屏蔽膜60的侧膜62之间。
线材428～431配置于对置区域83。线材432、433配置于非对置区域84。对置区域83在基板20的表面20A上的电感器315、316与屏蔽膜60的侧膜63之间。对置区域83在图7中被点划线包围。非对置区域84在宽度方向3上从基板20的表面20A上的电感器315、316与屏蔽膜60的侧膜63之间(对置区域83)偏离。非对置区域84在图7中被双点划线包围。即，非对置区域84不在基板20的表面20A上的电感器315、316与屏蔽膜60的侧膜62之间。
位于对置区域81的相邻的两个线材40之间的间隔W1A、W1B、W1C的每一个比位于非对置区域82的相邻的两个线材40之间的间隔W2A、W2B的每一个短。间隔W1A是线材426、427之间的长度。间隔W1B是线材425、426之间的长度。间隔W1C是线材424、425之间的长度。间隔W2A是线材423、424之间的长度。间隔W2B是线材422、423之间的长度。此外，在第四实施方式中，间隔W1A、W1B、W1C彼此相等，但也可以不同。另外，在第四实施方式中，间隔W2A、W2B彼此相等，但也可以不同。
位于对置区域83的相邻的两个线材40之间的间隔W1D、W1E、W1F的每一个比位于非对置区域84的相邻的两个线材40之间的间隔W2C、W2D的每一个短。间隔W1D是线材428、429之间的长度。间隔W1E是线材429、430之间的长度。间隔W1F是线材430、431之间的长度。间隔W2C是线材431、432之间的长度。间隔W2D是线材432、433之间的长度。此外，在第四实施方式中，间隔W1D、W1E、W1F彼此相等，但也可以不同。另外，在第四实施方式中，间隔W2C、W2D彼此相等，但也可以不同。
从侧膜62、63的对置面62A、63A经过非对置区域82、84朝向电感器313～316的磁力线，比从侧膜62、63的对置面62A、63A经过对置区域81、83朝向电感器313～316的磁力线少。根据第四实施方式，能够在朝向电感器313～316的磁力线多的对置区域81、83配置多个线材40。另一方面，通过减少配置于朝向电感器313～316的磁力线少的非对置区域82、84的线材40，能够减少在基板20的表面20A上被线材40占有的空间。由此，能够增加在基板20的表面20A上配置其他构件的空间。
＜第五实施方式＞
图8是本实用新型的第五实施方式所涉及的电路模块的俯视图。图9是图8中的B-B剖视图。第五实施方式所涉及的电路模块1D与第一实施方式所涉及的电路模块1不同的点在于导电构件不是线材40这一点。即，导电构件不限于线材。
如图8及图9所示，第五实施方式所涉及的电路模块1D具备接合构件91来代替线材401～407(参照图1)，具备接合构件92来代替线材408～413。接合构件91配置于在第一实施方式中配置有线材401～407的区域。接合构件92配置于在第一实施方式中配置有线材408～413的区域。在第五实施方式中，接合构件91、92为长方体形状。接合构件91、92是导电构件的一个例子。
接合构件91与屏蔽膜60的侧膜62的对置面62A接触。在接合构件91的上表面912及侧面913形成有多个布线图案911。侧面913与电感器311～314对置。各布线图案911由铜等导电体构成。此外，接合构件91中的除了布线图案911之外的部分由环氧树脂等电绝缘的树脂等构成。
在俯视图中，多个布线图案911沿着宽度方向3排列形成。在俯视图中，多个布线图案911等间隔且平行地形成。此外，多个布线图案911也可以不等间隔地形成。另外，多个布线图案911也可以不相互平行。
接合构件92与屏蔽膜60的侧膜62的对置面63A接触。在接合构件92的上表面922及侧面923形成有多个布线图案921。侧面923与电感器315～317对置。各布线图案921由铜等导电体构成。此外，接合构件92中的除了布线图案921之外的部分由环氧树脂等电绝缘的树脂等构成。
在俯视图中，多个布线图案921沿着宽度方向3排列形成。在俯视图中，多个布线图案921等间隔且平行地形成。此外，多个布线图案921也可以不等间隔地形成。另外，多个布线图案921也可以不相互平行。
布线图案911、921通过公知的方法与屏蔽膜60及布线电极24A电连接。公知的方法例如是在长方体的树脂通过光刻等形成图案，使用焊料将所形成的图案与布线电极连接，对于所形成的图案和屏蔽膜而言，切断树脂以使该图案的截面露出，并在树脂的切断面形成屏蔽膜的方法。
各布线图案911的一端部911A与屏蔽膜60的侧膜62的对置面62A连接。各布线图案921的一端部921A通过上述那样的公知的方法与屏蔽膜60的侧膜63的对置面63A连接。一端部911A、921A是第一部分的一个例子。
如图9所示，各布线图案911的另一端部911B及各布线图案921的另一端部921B通过上述那样的公知的方法与形成于基板20的表面20A的布线电极24A连接。另一端部911B、921B是第二部分的一个例子。
此外，各布线图案911的一端部911A以外的部分以及各布线图案921的一端部921A以外的部分也可以与屏蔽膜60连接。另外，各布线图案911的另一端部911B以外的部分以及各布线图案921的另一端部921B以外的部分也可以与布线电极24A连接。
如图8所示，在俯视图中，各布线图案911相对于屏蔽膜60的侧膜62的对置面62A倾斜，各布线图案921相对于屏蔽膜60的侧膜63的对置面63A倾斜。即，在第五实施方式中，与第一实施方式同样地，经过各布线图案911的一端部911A及另一端部911B的假想直线相对于对置面62A倾斜，经过各布线图案921的一端部921A及另一端部921B的假想直线相对于对置面63A倾斜。
在第五实施方式中，接合构件91、92不限于长方体形状。例如，如图9中虚线所示，接合构件91、92的上表面及侧面也可以由弯曲面构成。在该情况下，布线图案911、921也沿着该弯曲面延伸。
此外，通过适当地组合上述各种实施方式中的任意的实施方式，能够起到每一个实施方式所具有的效果。
适当地参照附图并且与优选的实施方式相关联地充分记载本实用新型，但对于本领域技术人员来说，各种变形、修改是显而易见的。这样的变形、修改只要不脱离基于所附的权利要求书的本实用新型的范围，就应理解为包含在其中。
附图标记说明
1...电路模块；20...基板；20A...表面；24A...布线电极(布线部)；31...电感器；32...LNA(电子部件)；33...天线开关(电子部件)；40...线材(导电构件)；40A...一端部(第一部分)；40B...另一端部(第二部分)；51...密封树脂；60...屏蔽膜；62...侧膜；62A...对置面；63...侧膜；63A...对置面；71...假想直线；72...卷绕轴；81...对置区域；82...非对置区域；83...对置区域；84...非对置区域。

Claims (9)

1.一种电路模块，其特征在于，具备：
基板；
电感器，安装于所述基板的表面；
布线部，形成于所述基板的表面；
密封树脂，设置于所述基板的表面，且覆盖所述电感器；
导电性的屏蔽膜，将所述密封树脂的至少一部分覆盖，且具有向与所述基板的表面交叉的方向延伸的侧膜；以及
导电构件，配置在所述基板的表面的所述电感器和所述侧膜之间，被电连接于所述侧膜及所述布线部，
所述导电构件的第一部分与所述侧膜的同所述电感器对置的对置面连接，
所述导电构件的第二部分与所述基板的表面连接，
在沿着与所述基板的表面正交的方向观察所述基板的表面的俯视图中，经过所述导电构件的所述第一部分及所述第二部分的假想直线相对于所述侧膜的所述对置面倾斜。
2.根据权利要求1所述的电路模块，其特征在于，
在所述俯视图中，所述导电构件位于与所述电感器分离的位置。
3.根据权利要求1或2所述的电路模块，其特征在于，
所述假想直线不与所述电感器的卷绕轴正交。
4.根据权利要求1或2所述的电路模块，其特征在于，
所述电路模块还具备安装于所述基板且与所述电感器电连接的电子部件，
在所述俯视图中，所述电子部件相对于所述电感器位于所述导电构件的相反侧。
5.根据权利要求1或2所述的电路模块，其特征在于，
所述导电构件是线材。
6.根据权利要求1或2所述的电路模块，其特征在于，
所述电路模块具备多个所述导电构件，
在所述俯视图中，多个所述导电构件沿着所述侧膜的所述对置面延伸的方向排列配置。
7.根据权利要求6所述的电路模块，其特征在于，
在所述俯视图中，多个所述导电构件相互平行或大致平行地配置。
8.根据权利要求6所述的电路模块，其特征在于，
在沿着所述侧膜的所述对置面且与所述基板的表面平行的方向上，相邻的两个所述导电构件中的一方的所述第二部分位于相邻的两个所述导电构件中的另一方的所述第一部分与所述第二部分之间。
9.根据权利要求6所述的电路模块，其特征在于，
多个所述导电构件除了配置在所述基板的表面的所述电感器与所述侧膜之间的对置区域之外，还配置在所述基板的表面的不是所述电感器与所述侧膜之间的非对置区域，
位于所述对置区域的相邻的两个所述导电构件之间的间隔比位于所述非对置区域的相邻的两个所述导电构件之间的间隔短。
CN202190000814.9U 2020-10-22 2021-10-19 电路模块 Active CN220189619U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020177529 2020-10-22
JP2020-177529 2020-10-22
PCT/JP2021/038631 WO2022085686A1 (ja) 2020-10-22 2021-10-19 回路モジュール

Publications (1)

Publication Number Publication Date
CN220189619U true CN220189619U (zh) 2023-12-15

Family

ID=81290630

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202190000814.9U Active CN220189619U (zh) 2020-10-22 2021-10-19 电路模块

Country Status (3)

Country Link
US (1) US20230253341A1 (zh)
CN (1) CN220189619U (zh)
WO (1) WO2022085686A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020196752A1 (ja) * 2019-03-28 2020-10-01 株式会社村田製作所 モジュール

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012160576A (ja) * 2011-01-31 2012-08-23 Toshiba Corp 半導体装置およびその製造方法
WO2018164158A1 (ja) * 2017-03-08 2018-09-13 株式会社村田製作所 高周波モジュール
JP6950757B2 (ja) * 2018-02-08 2021-10-13 株式会社村田製作所 高周波モジュール
JP7010372B2 (ja) * 2018-06-01 2022-01-26 株式会社村田製作所 高周波モジュール

Also Published As

Publication number Publication date
US20230253341A1 (en) 2023-08-10
WO2022085686A1 (ja) 2022-04-28

Similar Documents

Publication Publication Date Title
CN110036469B (zh) 高频模块
CN111357395B (zh) 高频模块
JP4732128B2 (ja) 高周波無線モジュール
EP1120895A2 (en) Capacitor module for use in invertor, invertor, and capacitor module
JP2014112645A (ja) 高周波回路モジュール
WO2018101381A1 (ja) 高周波モジュール
US11640860B2 (en) Circuit module and interposer
US11646273B2 (en) Module
EP2408281A1 (en) Connection structure, circuit device, and electronic equipment
US20230260929A1 (en) Electronic component module
CN110050386B (zh) 天线基板
CN220189619U (zh) 电路模块
US20230230951A1 (en) Circuit module
KR20060025516A (ko) Ｅｍｉ－영향받는 전자 컴포넌트 및/또는 전자 장치의회로를 위한 차폐물
KR20150089212A (ko) 인덕터 어셈블리
KR20150089213A (ko) 칩 인덕터
JP7414147B2 (ja) 回路基板及び電子機器
WO2020196131A1 (ja) 電子部品モジュール
KR102363957B1 (ko) 케이블 모듈 및 이를 제조하기 위한 방법
EP1471605A2 (en) Electronic circuit unit having mounting structure with high soldering reliability
CN219626637U (zh) 电路模块
US12016112B2 (en) Electronic module
US20230225092A1 (en) Electronic component module and method of manufacturing electronic component module
CN220189616U (zh) 电子部件模块、子模块
WO2021049399A1 (ja) 電子部品モジュール

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant