CN114175239A - 模块 - Google Patents

模块 Download PDF

Info

Publication number
CN114175239A
CN114175239A CN202080055240.5A CN202080055240A CN114175239A CN 114175239 A CN114175239 A CN 114175239A CN 202080055240 A CN202080055240 A CN 202080055240A CN 114175239 A CN114175239 A CN 114175239A
Authority
CN
China
Prior art keywords
module
conductor
ground conductor
lead group
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080055240.5A
Other languages
English (en)
Inventor
大坪喜人
北爪贵大
上嶋孝纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN114175239A publication Critical patent/CN114175239A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0723—Shielding provided by an inner layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明提供一种模块(101)，具备：基板(1)，具有第一主面(1a)；第一部件(41)，安装于第一主面(1a)；第一引线组，具有多个引线(5)，该多个引线(5)配置为横跨第一部件(41)；第一接地导体(21)，配置在基板(1)的内部；以及第一导体通孔组(81)，具有多个通孔导体，该多个通孔导体连接属于上述第一引线组的各引线(5)与第一接地导体(21)之间，第一部件(41)被上述第一引线组、第一导体通孔组(81)以及第一接地导体(21)包围。

Description

模块
技术领域
本发明涉及模块。
背景技术
在日本特开2014－203881号公报(专利文献1)记载了在电路模块中，在通过利用激光加工在密封树脂形成槽部，并在该槽部填充导电性树脂或者导电性涂料来形成导电性屏蔽件时，在设置于布线基板的布线部具有加厚部。
专利文献1：日本特开2014－203881号公报
首先，在专利文献1的结构中，由于利用激光加工在密封树脂形成槽部，所以存在在实施激光加工时对内置部件带来损伤的担心。另外，也存在给布线基板带来损伤的担心。在激光加工的情况下，在相当于槽部的拐角的位置，激光的扫描暂时停止，所以处于在该位置针对布线基板的损伤增大的趋势。
并且，虽然在专利文献1中为了保护布线基板而在布线基板上形成布线的加厚部，但由于该加厚部由金属部件等形成，所以会牺牲布线基板上的部件可安装区域。因此，阻碍模块的小型化。
发明内容
因此，本发明的目的在于提供能够不给布线基板带来损伤地、在安装部件附近配置屏蔽件，且能够小型化的模块。
为了实现上述目的，基于本发明的模块具备：基板，具有第一主面；第一部件，安装于上述第一主面；第一引线组，具有多个引线，上述多个引线配置为横跨上述第一部件；第一接地导体，配置在上述基板的内部；以及第一导体通孔组，具有多个通孔导体，上述多个通孔导体连接属于上述第一引线组的各引线与上述第一接地导体之间，且电连接地相连成：上述第一部件被上述第一引线组、上述第一导体通孔组以及上述第一接地导体包围。
根据本发明，能够不给布线基板带来损伤地、在安装部件附近配置屏蔽件，且能够成为可小型化的模块。
附图说明
图1是基于本发明的实施方式1中的模块的第一立体图。
图2是基于本发明的实施方式1中的模块的第二立体图。
图3是基于本发明的实施方式1中的模块的透视俯视图。
图4是关于图3中的IV－IV线的箭头方向剖视图。
图5是基于本发明的实施方式2中的模块的透视俯视图。
图6是关于图5中的VI－VI线的箭头方向剖视图。
图7是基于本发明的实施方式3中的模块的透视俯视图。
图8是关于图7中的VIII－VIII线的箭头方向剖视图。
图9是基于本发明的实施方式4中的模块的透视俯视图。
图10是关于图9中的X－X线的箭头方向剖视图。
图11是关于图10中的XI－XI线的箭头方向剖视图。
图12是基于本发明的实施方式5中的模块的透视俯视图。
图13是关于图12中的XIII－XIII线的箭头方向剖视图。
图14是基于本发明的实施方式6中的模块的剖视图。
图15是基于本发明的实施方式7中的模块的透视俯视图。
图16是基于本发明的实施方式8中的模块的透视俯视图。
图17是基于本发明的实施方式9中的模块的透视俯视图。
图18是基于本发明的实施方式9中的模块的变形例的透视俯视图。
图19是基于本发明的实施方式10中的模块的透视俯视图。
图20是基于本发明的实施方式10中的模块的变形例的透视俯视图。
具体实施方式
附图中所示的尺寸比未必忠实地表示现实的尺寸，为了便于说明，存在夸张地示出尺寸比的情况。在以下的说明中，在提及上或下的概念时，并不一定指绝对的上或下，存在是指图示的姿势中的相对的上或下的情况。
(实施方式1)
参照图1～图4，对基于本发明的实施方式1中的模块进行说明。这里所说的模块也可以是部件内置模块或者部件安装模块。
图1示出本实施方式中的模块101的外观。模块101的上表面以及侧面被屏蔽膜8覆盖。图2示出从图1中的斜下方观察模块101时的情况。模块101的下表面未被屏蔽膜8覆盖，而基板1露出。在基板1的下表面设置有一个以上的外部电极11。图2所示的外部电极11的数量、大小、排列仅为一个例子。图3示出模块101的透视俯视图。图3相当于从上方观察模块101的去除屏蔽膜8的上表面并去除第一密封树脂6a后的状态的情况。第一部件41安装于基板1的第一主面1a。第一部件41例如可以是IC(Integrated Circuit：集成电路)。更具体而言，第一部件41例如可以是LNA(Low Noise Amplifier：低噪声放大器)。在第一主面1a配置有多个焊盘电极7。图4示出关于图3中的IV－IV线的箭头方向剖视图。基板1可以在表面或内部具备布线。基板1既可以是树脂基板，也可以是陶瓷基板。基板1也可以是多层基板。
本实施方式中的模块101具备：具有第一主面1a的基板1、安装于第一主面1a的第一部件41、具有配置成横跨第一部件41的多个引线5的第一引线组、配置在基板1的内部的第一接地导体21、以及具有连接属于第一引线组的各引线5与第一接地导体21之间的多个通孔导体的第一导体通孔组81。第一部件41被上述第一引线组、第一导体通孔组81以及第一接地导体21包围。即，通过电连接地相连的上述第一引线组、第一导体通孔组81以及第一接地导体21，屏蔽第一部件41。多个引线5由导体形成。这里所说的“导体”例如是金属。第一接地导体21经由未图示的布线接地。
在这里所示的例子中，图3所示的五根引线5的集合为第一引线组，但这仅为一个例子。属于第一引线组的引线5的根数并不限定于五根，也可以是其他根数。属于第一引线组的引线5并非所有的长度都必须为相同长度，也可以包含不同长度的引线。
如图4所示，基板1可以是层叠多个绝缘层2而形成的基板。基板1具有第一主面1a和第二主面1b，该第二主面1b是第一主面1a的相反侧的面。在基板1的第一主面1a，除第一部件41外，还安装有部件42、芯片部件49。这里图示出的部件42、芯片部件49等的形状、个数、配置等仅为一个例子。第一部件41、部件42、芯片部件29、引线5等被第一密封树脂6a密封。即，第一部件41以及上述第一引线组被第一密封树脂6a密封。第一密封树脂6a的上表面和侧面、以及基板1的侧面被屏蔽膜8覆盖。
在本实施方式中，能够不给布线基板带来损伤地、在安装部件附近配置屏蔽件，且能够成为可小型化的模块。特别是，如图4所示，由于上述第一引线组、第一导体通孔组81以及第一接地导体21电连接地相连成包围第一部件41，所以能够将针对作为安装部件的第一部件41的屏蔽件强化为分隔屏蔽件。
(实施方式2)
参照图5～图6，对基于本发明的实施方式2中的模块进行说明。图5示出本实施方式中的模块102的透视俯视图。图5相当于从上方观察模块102的去除屏蔽膜8的上表面并去除第一密封树脂6a后的状态的情况。图6示出关于图5中的VI－VI线的箭头方向剖视图。基板1在与第一主面1a相反侧具有第二主面1b。在模块102中，在第二主面1b安装有第二部件45。将第二密封树脂6b配置为覆盖第二主面1b。第二部件45的下表面从第二密封树脂6b露出。在第二主面1b配置有导体柱12。导体柱12被用作模块102的外部电极。导体柱12的下端从第二密封树脂6b露出。此外，作为导体柱12，能够使用金属销、金属块、突起电极、镀层、引线的一部分等。
在本实施方式中，由于基板1的第二主面1b也被用作部件的安装面，所以能够在有限的面积安装更多的部件。
(实施方式3)
参照图7～图8，对基于本发明的实施方式3中的模块进行说明。图7示出本实施方式中的模块103的透视俯视图。图8示出关于图7中的VIII－VIII线的箭头方向剖视图。
在模块103中，在基板1的内部，除第一接地导体21外，还配置有接地导体24。第一接地导体21与配置于基板1的内部的其他接地导体24独立。在基板1的内部，除接地导体24外，还配置有第二接地导体22以及导体25。
在第二主面1b安装有第二部件46以及部件47。将作为第二引线组的多个引线5配置为横跨第二部件46。模块103具备第二导体通孔组82，该第二导体通孔组82连接属于第二引线组的各引线5的端部与第二接地导体22之间。第二导体通孔组82包含多个导体通孔13。接地导体24经由与第一接地导体21不同的外部电极接地。
在本实施方式中，由于第一接地导体21与配置于基板1的内部的其他接地导体24电独立，所以能够防止传递到基板1的不需要的电磁波传递到其他导体。
在模块103中，具备：具有配置为横跨第二部件46的多个引线5的第二引线组、配置在基板1的内部的第二接地导体22、以及具有连接属于上述第二引线组的各引线5与第二接地导体22之间的多个通孔导体的第二导体通孔组82。第二部件46被上述第二引线组、第二导体通孔组82、以及第二接地导体22包围。将第二密封树脂6b配置为覆盖第二主面1b。属于横跨第二部件46的第二引线组的多个引线5均被第二密封树脂6b覆盖。即，由于上述第二引线组、第二导体通孔组82、以及第二接地导体22电连接地相连成包围第二部件46，所以能够将针对作为安装部件的第二部件46的屏蔽件强化为分隔屏蔽件。
(实施方式4)
参照图9～图11，对基于本发明的实施方式4中的模块进行说明。图9示出本实施方式中的模块104的透视俯视图。图10示出关于图9中的X－X射线的箭头方向剖视图。图11示出关于图10中的XI－XI线的箭头方向剖视图。
在模块104中，在基板1的内部中的相同层，除第一接地导体21外还配置有接地导体26。第一接地导体21与接地导体26经由间隙20接近。如图11所示，接地导体26包围在第一接地导体21的周围。在第一接地导体21连接有属于第一导体通孔组81的多个导体通孔13。如图11所示，在第一接地导体21设置有一些开口部16，且导体通孔15配置为分别穿过这些开口部16的内部。导体通孔15例如是与第一部件41连接的信号线。如这里所示，在成为屏蔽对象的第一部件41通常连接有信号线。优选该信号线穿过第一接地导体21的开口部的内部。在接地导体26也设置有一些开口部16，导体通孔14配置为分别穿过这些开口部16的内部。优选成为屏蔽对象的第一部件41以外的部件的信号线穿过这里。
在本实施方式中，分开配置第一接地导体21和接地导体26。因此，能够防止噪声经由接地导体迂回侵入到成为屏蔽对象的第一部件这样的现象。即，能够抑制屏蔽特性的劣化。
(实施方式5)
参照图12～图13，对基于本发明的实施方式5中的模块进行说明。图12示出本实施方式中的模块105的透视俯视图。图13示出关于图12中的XIII－XIII线的箭头方向剖视图。
在模块105中，作为第一引线组的多个引线5不仅横跨第一部件41还横跨部件43、49等。第一接地导体21配置为不仅覆盖第一部件41还一并覆盖包含部件43等在内的较宽区域。
在本实施方式中，也能够提高屏蔽性能。如本实施方式所示，也可以为一并地利用一组引线5横跨需要进行分隔屏蔽的多个部件的形式。这样一来，能够一并地对多个部件进行分隔屏蔽。
(实施方式6)
参照图14，对基于本发明的实施方式6中的模块进行说明。在模块106中，第一接地导体21为多个导体的组合。第一接地导体21包含导体21a和导体21b。在基板1内，导体21a和导体21b配置于不同的高度。两者之间通过导体通孔17电连接。其他结构与在实施方式1说明的模块101相同。
在本实施方式中，也能够得到与实施方式1相同的效果。在这里，示出通过相互配置于不同高度的两个导体的组合构成第一接地导体21的例子，但这仅为一个例子。第一接地导体21也可以是三个以上的导体的组合。
(实施方式7)
参照图15，对基于本发明的实施方式7中的模块进行说明。模块107具备由多个引线5构成的第一引线组，其中，上述多个引线5配置为横跨第一部件41。在俯视模块107时，上述第一引线组配置为相对于第一部件41倾斜。所谓的“相对于第一部件41倾斜”是指相对于第一部件41的边倾斜。在这里示出的例子中，上述第一引线组配置为相对于第一部件41的长边方向91倾斜。其他结构与在实施方式1说明的模块101相同。
在本实施方式中，由于属于第一引线组的引线5配置为相对于第一部件41倾斜，所以容易将引线5的端部配置为沿着第一部件41的各边。如图15所示，也能够配置为包围第一部件41的所有边。这样一来，能够进行更可靠的屏蔽。
(实施方式8)
参照图16，对基于本发明的实施方式8中的模块进行说明。模块108由多个引线5构成的第一引线组，其中，上述多个引线5配置为横跨第一部件41。在俯视模块108时，上述第一引线组包含配置在两个以上的方向上的引线。在图16所示的例子中，第一引线组包含沿纵向延伸的引线组和沿横向延伸的引线组。纵向的引线组和横向的引线组交叉。在图16所示的例子中，纵向的引线组与横向的引线组形成90°，但这仅为一个例子，也可以以其他角度交叉。其他结构与在实施方式1中说明的模块101相同。
在本实施方式中，能够进行更可靠的屏蔽。
(实施方式9)
参照图17，对基于本发明的实施方式9中的模块进行说明。模块109具备由多个引线5构成的第一引线组，其中，上述多个引线5配置为横跨第一部件41。
在俯视模块109时，上述第一引线组包含排列稀疏的部分和排列密集的部分。在图17所示的例子中，随着接近第一部件41的图中右上方的角以及图中左下方的角，引线5彼此的间隔变窄。在第一部件41的中央附近，引线5的间隔变宽。其他结构与在实施方式1中说明的模块101相同。
在本实施方式中，由于属于第一引线组的引线5的排列并不均衡而存在稀疏的部分和密集的部分，所以能够重点地屏蔽第一部件41的所希望的部位。
在图17所例示的模块109中，属于第一引线组的多个引线5均平行地配置，但这些引线平行不是必需的。例如，在图18所示的模块110中，属于第一引线组的多个引线5以不平行的状态来配置。配置为在图中右上方的角的附近，引线5彼此变得密集。通过成为这样的结构，能够重点地屏蔽第一部件41的所希望的部位。能够更灵活地设定重点地屏蔽的区域。
(实施方式10)
参照图19，对基于本发明的实施方式10中的模块进行说明。在模块111中，在第一主面1a安装有作为第一部件的部件41a、41b、41c。部件41a是功率放大器(PA)。部件41b是低噪声放大器(LNA)。部件41c是天线开关(ANT SW)。在第一主面1a，除此之外还安装有一些电子部件。例如，在第一主面1a安装有部件42、43、44。在作为功率放大器的部件41a的附近安装有用于功率放大器的匹配电路40a。在作为低噪声放大器的部件41b的附近安装有用于低噪声放大器的匹配电路40b。在作为天线开关的部件41c的附近安装有用于天线开关的匹配电路40c。在这里，作为一个例子，匹配电路分别显示为两个长方形的较小的部件，但作为匹配电路的部件的尺寸、形状、个数并不限定于此。
功率放大器等是被安装为发送器件的结构。低噪声放大器等是被安装为接收器件的结构。安装天线开关等是被安装为共用器件的结构。
模块111具备由多个引线5构成的第一引线组，该多个引线5分别配置为横跨作为第一部件的部件41a、41b、41c。在俯视模块111时，由引线5构成的第一引线组配置为相对于部件41a、41b、41c倾斜。由多个引线5构成的第一引线组配置为在横跨作为第一部件的部件41a时，不仅横跨部件41a，还一并横跨安装在部件41a附近的匹配电路40a。由多个引线5构成的第一引线组配置为在横跨作为第一部件的部件41b时，不仅横跨部件41b，还一并横跨安装在部件41b附近的匹配电路40b。由多个引线5构成的第一引线组配置为在横跨作为第一部件的部件41c时，不仅横跨部件41c，还一并横跨安装在部件41c的附近的匹配电路40c。
作为器件彼此的隔离性劣化的原因，尤其可举出作为匹配电路的电感器带来的磁通耦合。因此，为了防止隔离性劣化，利用屏蔽件包围匹配电路有效。在本实施方式中，由于集中各器件和伴随该器件的匹配电路并利用由多个引线5构成的屏蔽件包围，所以能够防止隔离性的劣化。
在这里示出的例子中，分为发送器件、接收器件、共用器件这三个组，并将这三个组分别按每个组利用由多个引线5构成的屏蔽件包围，但也可以是利用由多个引线5构成的屏蔽件仅包围发送器件、接收器件、共用器件这三个组中的一部分组。
将本实施方式中的模块的变形例示于图20。在图20所示的模块112中，作为第一引线组的多个引线5不横跨部件41a、41b、41c，仅横跨匹配电路40a、40b、40c。即，构成为利用屏蔽件仅包围匹配电路40a、40b、40c。从抑制由匹配电路引起的磁通耦合的观点来看，像这样仅屏蔽匹配电路40a、40b、40c也有意义。在该变形例的情况下，若代替部件41a、41b、41c将匹配电路40a、40b、40c视为第一部件，则可以说与以上说明的内容相同。
此外，也可以适当地组合上述实施方式中的多个实施方式并采用。
此外，本次公开的上述实施方式在所有点是例示，并不是限制性的实施方式。本发明的范围由权利要求书示出，包含与权利要求书等同的意思以及范围内的所有变更。
附图标记说明
1…基板，1a…第一主面，1b…第二主面，2…绝缘层，5…引线，6a…第一密封树脂，6b…第二密封树脂，7…焊盘电极，8…屏蔽膜，11…外部电极，12…导体柱，13、14、15、17…导体通孔，16…开口部，20…间隙，21…第一接地导体，22…第二接地导体，24、26…接地导体，25…导体，40a、40b、40c…匹配电路，41…第一部件，41a、41b、41c、42、43、44、47…部件，45、46…第二部件，49…芯片部件，51…第一端，52…第二端，81…第一导体通孔组，82…第二导体通孔组，91…长边方向，101、102、103、104、105、106、107、108、109、110、111、112…模块。

Claims (9)

1.一种模块，具备：
基板，具有第一主面；
第一部件，安装于上述第一主面；
第一引线组，具有多个引线，上述多个引线配置为横跨上述第一部件；
第一接地导体，配置在上述基板的内部；以及
第一导体通孔组，具有多个通孔导体，上述多个通孔导体连接属于上述第一引线组的各引线与上述第一接地导体之间，
上述第一部件被上述第一引线组、上述第一导体通孔组以及上述第一接地导体包围。
2.根据权利要求1所述的模块，其中，
上述第一接地导体与配置在上述基板的内部的其他接地导体独立。
3.根据权利要求1或2所述的模块，其中，
上述基板在与上述第一主面相反侧具有第二主面，在上述第二主面安装有第二部件。
4.根据权利要求3所述的模块，其中，具备：
第二引线组，具有多个引线，上述多个引线配置为横跨上述第二部件；
第二接地导体，配置在上述基板的内部；以及
第二导体通孔组，具有多个通孔导体，上述多个通孔导体连接属于上述第二引线组的各引线与上述第二接地导体之间，
上述第二部件被上述第二引线组、上述第二导体通孔组以及上述第二接地导体包围。
5.根据权利要求1～4中任一项所述的模块，其中，
在俯视时，上述第一引线组配置为相对于上述第一部件倾斜。
6.根据权利要求1～5中任一项所述的模块，其中，
在俯视时，上述第一引线组包含排列稀疏的部分和排列密集的部分。
7.根据权利要求1～6中任一项所述的模块，其中，
上述第一部件以及上述第一引线组被第一密封树脂密封。
8.根据权利要求7所述的模块，其中，
上述第一密封树脂的上表面和侧面、以及上述基板的侧面被屏蔽膜覆盖。
9.根据权利要求1～8中任一项所述的模块，其中，
上述第一接地导体具有开口部，在上述第一部件连接有信号线，上述信号线穿过上述开口部的内部。
CN202080055240.5A 2019-08-01 2020-07-27 模块 Pending CN114175239A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2019-142316 2019-08-01
JP2019142316 2019-08-01
JP2020122277 2020-07-16
JP2020-122277 2020-07-16
PCT/JP2020/028653 WO2021020331A1 (ja) 2019-08-01 2020-07-27 モジュール

Publications (1)

Publication Number Publication Date
CN114175239A true CN114175239A (zh) 2022-03-11

Family

ID=74229097

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080055240.5A Pending CN114175239A (zh) 2019-08-01 2020-07-27 模块

Country Status (3)

Country Link
US (1) US20220159834A1 (zh)
CN (1) CN114175239A (zh)
WO (1) WO2021020331A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044305A (ja) * 1999-07-29 2001-02-16 Mitsui High Tec Inc 半導体装置
US7298036B2 (en) * 2005-11-18 2007-11-20 Lsi Corporation Scaling of functional assignments in packages
JP5136632B2 (ja) * 2010-01-08 2013-02-06 大日本印刷株式会社 電子部品
KR101815754B1 (ko) * 2016-03-10 2018-01-08 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
WO2018164158A1 (ja) * 2017-03-08 2018-09-13 株式会社村田製作所 高周波モジュール

Also Published As

Publication number Publication date
WO2021020331A1 (ja) 2021-02-04
US20220159834A1 (en) 2022-05-19

Similar Documents

Publication Publication Date Title
US11183465B2 (en) Radio-frequency module
CN110036469B (zh) 高频模块
US6882542B2 (en) Electronic apparatus
WO2018101381A1 (ja) 高周波モジュール
JP5750528B1 (ja) 部品内蔵回路基板
US11640860B2 (en) Circuit module and interposer
US20110286194A1 (en) Connection structure, circuit device, and electronic equipment
US7791896B1 (en) Providing an embedded capacitor in a circuit board
US20210136917A1 (en) Module
KR101756500B1 (ko) 적층형 반도체 디바이스 및 인쇄 회로 기판
US11032904B2 (en) Interposer substrate and circuit module
US8791369B2 (en) Electronic component
KR102279978B1 (ko) 모듈
US20110317386A1 (en) Connecting structure, circuit device and electronic apparatus
US20230253341A1 (en) Circuit module
KR20060025516A (ko) Ｅｍｉ－영향받는 전자 컴포넌트 및/또는 전자 장치의회로를 위한 차폐물
US11961830B2 (en) Module
CN114175239A (zh) 模块
US8631706B2 (en) Noise suppressor for semiconductor packages
WO2021020332A1 (ja) モジュール
US10057977B2 (en) Wiring board and electronic device
CN110797324A (zh) 模块
US20140346653A1 (en) Electronic device
CN112970336A (zh) 电子设备和连接部件
KR101305581B1 (ko) 차폐 부재 및 이를 포함하는 인쇄회로기판

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination