CN110797324A - 模块 - Google Patents

模块 Download PDF

Info

Publication number
CN110797324A
CN110797324A CN201910694405.2A CN201910694405A CN110797324A CN 110797324 A CN110797324 A CN 110797324A CN 201910694405 A CN201910694405 A CN 201910694405A CN 110797324 A CN110797324 A CN 110797324A
Authority
CN
China
Prior art keywords
module
wire group
wires
main surface
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910694405.2A
Other languages
English (en)
Inventor
大坪喜人
楠元彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2019090887A external-priority patent/JP7103301B2/ja
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN110797324A publication Critical patent/CN110797324A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/114—Indexing scheme relating to amplifiers the amplifier comprising means for electro-magnetic interference [EMI] protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明提供模块。在模块中，提高屏蔽性能。模块具备：基板，其具有主面；第1部件(41)，其安装于主面；由相互平行的3个以上线材(5)组成的第1线材组，其在第1方向(91)上延伸并且跨第1部件(41)地与主面接合。在沿着与第1方向(91)垂直的第2方向(92)对区间进行分类时，上述第1线材组包含：相互邻接的线材(5)彼此之间的距离为第1长度的第1区间(81)、以及相互邻接的线材(5)彼此之间的距离为比上述第1长度长的第2长度的第2区间(82)。

Description

模块
技术领域
本发明涉及模块。
背景技术
在日本特许第5276169号(专利文献1)中记载如下的构造：在模制化合物(密封树脂)之中封入了晶粒(电子部件)而成的电子模块中，使用引线接合弹簧作为遮挡电磁波的屏蔽。
专利文献1：日本特许第5276169号
在专利文献1所记载的结构中，引线接合弹簧仅形成于树脂密封后的模块的外周部，存在屏蔽性能不充分的问题。
发明内容
因此，本发明的目的在于，提供使屏蔽性能提高的模块。
为了实现上述目的，基于本发明的模块具备：基板，其具有主面；第1部件，其安装于上述主面；以及由相互平行的3个以上线材组成的第1线材组，其在第1方向上延伸并且跨上述第1部件地与上述主面接合。在沿着与上述第1方向垂直的第2方向对区间进行分类时，上述第1线材组包含：相互邻接的线材彼此之间的距离为第1长度的第1区间、以及相互邻接的线材彼此之间的距离为比上述第1长度长的第2长度的第2区间。
根据本发明，具备由相互平行的3个以上线材组成的第1线材组，在第1线材组中特别是在第1区间中线材彼此之间的距离较短，因此能够在该区间中重点地进行屏蔽。因此，能够实现提高屏蔽性能的模块。
附图说明
图1是基于本发明的实施方式1的模块的第1立体图。
图2是基于本发明的实施方式1的模块的第2立体图。
图3是基于本发明的实施方式1的模块的透视俯视图。
图4是关于图3的IV-IV线的箭头方向的剖视图。
图5是图4的局部放大图。
图6是基于本发明的实施方式2的模块的透视俯视图。
图7是基于本发明的实施方式3的模块的透视俯视图。
图8是基于本发明的实施方式4的模块的透视俯视图。
图9是基于本发明的实施方式4的模块的变形例的透视俯视图。
图10是基于本发明的实施方式5的模块的透视俯视图。
附图标记的说明
1…布线基板；2…绝缘层；3…密封树脂；5…线材；6…屏蔽膜；7…电极垫片；11…外部连接电极；12…导体通孔；41…第1部件；42…第2部件；49…芯片部件；51…第1端；52…第2端；81…第1区间；82…第2区间；83…第3区间；84…第4区间；90…(第1部件的)长边方向；91…第1方向；92…第2方向；101、102、103、104、105、106…模块。
具体实施方式
在附图中示出的尺寸比不限于必须像现实那样忠实地表达，有时为了方便说明而夸张地示出尺寸比。在以下的说明中，在提到上或者下的概念时，不限于是指绝对的上或者下，有时是指图示的姿势中的相对的上或者下。
(实施方式1)
(结构)
参照图1～图5对基于本发明的实施方式1的模块进行说明。这里的模块可以是部件内置模块或者部件安装模块。
图1中示出本实施方式的模块101的外观。模块101的上表面和侧面被屏蔽膜6覆盖。图2中示出从图1的斜下方观察模块101的情况。模块101的下表面没有被屏蔽膜6覆盖，基板1暴露。在基板1的下表面设置有1个以上外部连接电极11。图2所示的外部连接电极11的数量、大小、排列方式仅仅是一例。基板1可以在表面或者内部具备布线。基板1可以是树脂基板，也可以是陶瓷基板。基板1也可以是多层基板。图3中示出模块101的透视俯视图。图3相当于从上方观察将模块101的屏蔽膜6的上表面除去并将密封树脂3除去后的状态的情况。第1部件41安装于基板1的主面1u。第1部件41可以是例如IC(Integrated Circuit：集成电路)。更具体而言，第1部件41可以是例如LNA(Low Noise Amplifier：低噪声放大器)。在主面1u配置有多个电极垫片7。图4中示出关于图3的IV—IV线的箭头方向的剖视图。图5中示出图4的局部放大图。在图5中示出相互相邻的线材5彼此之间的距离为A的区间、相互相邻的线材5彼此之间的距离为B的区间、相互相邻的线材5彼此之间的距离为C的区间。
本实施方式的模块101具备：具有主面1u的基板1；安装于主面1u的第1部件41；以及在第1方向91上延伸且跨第1部件41地与主面1u接合的由相互平行的3个以上线材5组成的第1线材组。在沿着与第1方向91垂直的第2方向92对区间进行分类时，上述第1线材组包含：相互邻接的线材彼此之间的距离为第1长度A的第1区间81、以及相互邻接的线材5彼此之间的距离为比第1长度A长的第2长度C的第2区间82。
如图4所示，线材5具有第1端51和第2端52。第1端51和第2端52与任意的电极垫片7分别连接。这里，“第1端”是接合的起点，“第2端”是接合的终点。由于第1端是接合的起点，因此在将第1端与电极垫片7连接时，能够使线材5垂直于主面1u地上拉。因此，在该时刻，线材5与第1部件41的接触的担忧几乎没有。由此，关于第1端，能够将线材5与第1部件41接近地配置。另一方面，第2端是接合的终点，很难使线材5垂直地朝向主面1u形成，因此与第1端侧相比，需要将线材5与第1部件41分离。在图4中，相对于第1端51位于接近第1部件41的位置、第2端52远离第1部件41是因这样的情况而形成。在本实施方式中，将屏蔽的必要性更高的部位作为接合的第1端。
如图4所示，导体通孔12与设置于基板1的下表面的外部连接电极11电连接。在基板1的内部配置有内部导体图案13。导体通孔12以贯通绝缘层2的方式将外部连接电极11和内部导体图案13电连接。这里所示的外部连接电极11、导体通孔12和内部导体图案13的位置、大小、排列方式仅仅作为一例而示出，不限于此。
在图3和图4所示的例中，在主面1u上，除了安装有第1部件41之外，还安装有第2部件42、芯片部件49。第2部件42可以是例如IC。这里，假设芯片部件49为电容器，但芯片部件的种类不限于此。芯片部件例如可以是电感器，也可以是电阻。安装于主面1u的各种部件的位置、大小、排列方式仅仅作为一例而示出，不限于此。
(作用效果)
在本实施方式中，具备跨第1部件41地与主面1u接合的由相互平行的3个以上线材5组成的第1线材组，因此能够通过这些线材5而将第1部件41屏蔽。第1线材组包含第1区间81和第2区间82，在第1区间81中线材5彼此之间的距离较短，因此尤其能够重点地屏蔽。因此，能够实现使屏蔽性能提高的模块。
优选像本实施方式中所示的那样，模块101具备安装于主面1u的第2部件，第1区间81中的线材5的一端排列起来的列位于第1部件41与第2部件42之间。另外，优选使线材5的设置在第1部件41与第2部件42之间的一端为接合的起点。
通过采用该结构，在第1部件41与第2部件42之间，线材5的一端密集地排列，能够将第1部件41与第2部件42之间重点地屏蔽，能够减少会在第1部件41与第2部件42之间产生的电磁的影响。在本实施方式中，在第1部件41与第2部件42之间配置作为接合的起点的第1端。即，将屏蔽的必要性更高的部位作为接合的第1端。另外，通过像这样，能够抑制需要屏蔽的部位处的接合的制造偏差，能够得到稳定的屏蔽效果。
优选像本实施方式所示的那样，具备被配置为与主面1u分离而将第1部件41和上述第1线材组遮蔽的屏蔽膜6。在图4中示出屏蔽膜6与主面1u分离地配置的情形。通过采用该结构，还能够得到屏蔽膜6的屏蔽效果。如图4所示，优选在屏蔽膜6的内侧的空间填充密封树脂3。换言之，优选模块101具备被配置为将第1部件41和上述2个以上线材5覆盖的密封树脂3。在像本实施方式所示的那样，模块101还具备第2部件42的情况下，优选模块101具备被配置为将第1部件41、第2部件42和上述2个以上线材5覆盖的密封树脂3。
如图4所示，优选上述第1线材组中的至少任意的线材5与屏蔽膜6接触。通过采用该结构，屏蔽膜6通过线材5而与基板的接地连接，因此能够在屏蔽膜6所围起的空间内高效地进行屏蔽。
另外，在第1部件41为LNA的情况下，能够改善接收灵敏度。在第1部件41为LNA的情况下，除了配置有作为第1部件41的LNA之外，还配置有LNA的输入匹配用的电感器，但关于LNA的输入匹配用的电感器，也优选同样地屏蔽。
(实施方式2)
(结构)
参照图6对基于本发明的实施方式2的模块进行说明。图6中示出俯视时透视地观察本实施方式的模块102的情况。与实施方式1中说明的模块101相比，本实施方式的模块102在基本的结构上相同，但在以下的方面不同。
模块102具备由相互平行的3个以上线材5组成的第2线材组，该第2线材组配置在与上述第1线材组不同的方向，跨第1部件41地与主面1u接合。在图6中，在纵向上张拉的线材5的集合为第1线材组，在横向上张拉的线材5的集合为第2线材组。即，2个以上线材5被配置为在第1部件41的整周上跨第1部件41。属于第2线材组的线材5等间隔地配置。
(作用效果)
在本实施方式中，除了第1线材组之外，还具备第2线材组，因此能够更可靠地屏蔽第1部件41。
(实施方式3)
(结构)
参照图7对基于本发明的实施方式3的模块进行说明。图7中示出俯视时透视地观察本实施方式的模块103的情况。与实施方式2中说明的模块102相比，本实施方式的模块103在基本的结构上相同，但在以下的方面不同。
模块103在沿着第1方向91对区间进行分类时，上述第2线材组包含，相互邻接的线材5彼此之间的距离为第3长度的第3区间83、以及相互邻接的线材5彼此之间的距离为比上述第3长度长的第4长度的第4区间84。
(作用效果)
在本实施方式中，也能够得到实施方式3中说明的效果。此外，在属于第2线材组的线材5在第3区间83中紧密地配置，因此能够将第1部件41的所希望的部位重点地屏蔽。
可以像实施方式2、3所示的那样，采用上述第1线材组与上述第2线材组正交的结构。通过采用该结构，能够高效地配置较多的根数的线材5。
(实施方式4)
(结构)
参照图8对基于本发明的实施方式4的模块进行说明。图8中示出在俯视时透视地观察本实施方式的模块104的情况。
在模块104中，第1方向91与第1部件41的长边方向90倾斜地交叉。线材5沿着第1方向91延伸。
(作用效果)
在本实施方式中，线材5配置为与第1部件41的长边方向倾斜，因此设计的自由度变高，能够在有限的的空间中高效地配置线材5。
作为本实施方式的变形例，还可考虑，图9所示的模块105这样的结构。在模块105中，决定线材5的方向的第1方向91不仅相对于第1部件41的长边方向90倾斜地交叉，而且线材5的长度也不恒定。将不同的长度的线材5组合地配置。这样，如果根据状况而将不同的长度的线材5组合，则设计的自由度进一步变高，能够在有限的空间中高效地配置线材5。另外，2个以上线材5被配置为在第1部件41的整周上跨第1部件41。因此，能够更有效地得到第1部件41的屏蔽效果。
(实施方式5)
(结构)
参照图10对基于本发明的实施方式5的模块进行说明。图10中示出在俯视时透视地观察本实施方式的模块106的情况。与实施方式3中说明的模块103相比，本实施方式的模块106在基本的结构上相同，但在以下的方面不同。
在模块106中，第1方向91相对于第1部件41的长边方向90倾斜地交叉。第1线材组的线材5沿着第1方向91延伸。第2线材组的线材5不限于与第2方向92平行。在图10所示的例中，第2线材组的线材5并不与第2方向92平行。
(作用效果)
在本实施方式中，配置有第1线材组和第2线材组，并且它们延伸的方向与第1部件41的长边方向90不同，因此设计的自由度变高，能够在有限的空间中高效地配置线材5。
优选像实施方式2、3、5所示的那样，具备被配置为与主面1u分离而将第1部件41、上述第1线材组和上述第2线材组遮蔽的屏蔽膜6。优选上述第1线材组和上述第2线材组中的至少任意的线材与屏蔽膜6接触。通过采用该结构，屏蔽膜6通过线材5而与基板的接地连接，因此能够使线材5与屏蔽膜6处于相同电位，能够在屏蔽膜6所围起的空间内高效地进行屏蔽。
另外，在上述各实施方式中，示出了部件为长方形的例子，但部件的形状不限于长方形，也可以是其他的形状。
另外，也可以将上述实施方式中的多个实施方式适当地组合而采用。
另外，这次公开的上述实施方式在所有的方面是例示，并不是限制的内容。本发明的范围通过权利要求的范围而示出，包含与权利要求的范围同等的意思和范围内的全部的变更。

Claims (13)

1.一种模块，其具备：
基板，其具有主面；
第1部件，其安装于所述主面；以及
由相互平行的3个以上线材组成的第1线材组，其在第1方向上延伸并且跨所述第1部件地与所述主面接合，
在沿着与所述第1方向垂直的第2方向对区间进行分类时，所述第1线材组包含：相互邻接的线材彼此之间的距离为第1长度的第1区间、以及相互邻接的线材彼此之间的距离为比所述第1长度长的第2长度的第2区间。
2.根据权利要求1所述的模块，其中，
该模块具备安装于所述主面的第2部件，
所述第1区间的所述线材的一端排列起来的列位于所述第1部件与所述第2部件之间。
3.根据权利要求1或2所述的模块，其中，
该模块具备由相互平行的3个以上线材组成的第2线材组，该第2线材组配置在与所述第1线材组不同的方向，并跨所述第1部件地与所述主面接合。
4.根据权利要求3所述的模块，其中，
在沿着所述第1方向对区间进行分类时，所述第2线材组包含：相互邻接的线材彼此之间的距离为第3长度的第3区间、以及相互邻接的线材彼此之间的距离为比所述第3长度长的第4长度的第4区间。
5.根据权利要求3或4所述的模块，其中，
所述第1线材组与所述第2线材组正交。
6.根据权利要求1至5中任一项所述的模块，其中，
所述第1方向相对于所述第1部件的长边方向倾斜地交叉。
7.根据权利要求1至6中任一项所述的模块，其中，
该模块具备密封树脂，该密封树脂被配置为将所述第1部件和所述3个以上线材覆盖。
8.根据权利要求1或2所述的模块，其中，
该模块具备屏蔽膜，该屏蔽膜被配置为与所述主面分离而将所述第1部件和所述第1线材组遮蔽。
9.根据权利要求8所述的模块，其中，
所述第1线材组中的至少任意的线材与所述屏蔽膜接触。
10.根据权利要求3至5中任一项所述的模块，其中，
该模块具备屏蔽膜，该屏蔽膜被配置为与所述主面分离而将所述第1部件、所述第1线材组和所述第2线材组遮蔽。
11.根据权利要求10所述的模块，其中，
所述第1线材组和所述第2线材组中的至少任意的线材与所述屏蔽膜接触。
12.根据权利要求2所述的模块，其中，
该模块具备密封树脂，该密封树脂被配置为将所述第1部件、所述第2部件和所述3个以上线材覆盖。
13.根据权利要求1至12中任一项所述的模块，其中，
所述第1部件为LNA。
CN201910694405.2A 2018-08-03 2019-07-30 模块 Pending CN110797324A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018-146859 2018-08-03
JP2018146859 2018-08-03
JP2019-090887 2019-05-13
JP2019090887A JP7103301B2 (ja) 2018-08-03 2019-05-13 モジュール

Publications (1)

Publication Number Publication Date
CN110797324A true CN110797324A (zh) 2020-02-14

Family

ID=69229032

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910694405.2A Pending CN110797324A (zh) 2018-08-03 2019-07-30 模块

Country Status (3)

Country Link
US (1) US11227840B2 (zh)
KR (1) KR102279979B1 (zh)
CN (1) CN110797324A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021039325A1 (ja) * 2019-08-23 2021-03-04 株式会社村田製作所 モジュール
WO2022137288A1 (ja) * 2020-12-21 2022-06-30 株式会社新川 ワイヤ構造及びワイヤ構造形成方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294979A (ja) * 1999-04-02 2000-10-20 Sharp Corp 光通信用半導体デバイス
US20050040501A1 (en) * 2003-08-20 2005-02-24 Hagen Deborah A. Wirebonded assemblage method and apparatus
US20070241440A1 (en) * 2004-03-04 2007-10-18 Skyworks Solutions, Inc. Overmolded semiconductor package with a wirebond cage for EMI shielding
US20170118841A1 (en) * 2015-10-26 2017-04-27 Murata Manufacturing Co., Ltd. High-frequency modules
CN107180810A (zh) * 2016-03-10 2017-09-19 艾马克科技公司 具有增大的附接角度的导电线的半导体装置和方法
CN107535081A (zh) * 2015-05-11 2018-01-02 株式会社村田制作所 高频模块
US20180166363A1 (en) * 2016-04-01 2018-06-14 Intel Corporation Semiconductor package with electromagnetic interference shielding structures

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102105981B (zh) 2008-07-31 2013-11-13 斯盖沃克斯解决方案公司 集成的干扰屏蔽体的半导体封装体及其制造方法
US8373264B2 (en) 2008-07-31 2013-02-12 Skyworks Solutions, Inc. Semiconductor package with integrated interference shielding and method of manufacture thereof
US9788466B2 (en) 2013-04-16 2017-10-10 Skyworks Solutions, Inc. Apparatus and methods related to ground paths implemented with surface mount devices

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294979A (ja) * 1999-04-02 2000-10-20 Sharp Corp 光通信用半導体デバイス
US20050040501A1 (en) * 2003-08-20 2005-02-24 Hagen Deborah A. Wirebonded assemblage method and apparatus
US20070241440A1 (en) * 2004-03-04 2007-10-18 Skyworks Solutions, Inc. Overmolded semiconductor package with a wirebond cage for EMI shielding
CN107535081A (zh) * 2015-05-11 2018-01-02 株式会社村田制作所 高频模块
US20170118841A1 (en) * 2015-10-26 2017-04-27 Murata Manufacturing Co., Ltd. High-frequency modules
CN107180810A (zh) * 2016-03-10 2017-09-19 艾马克科技公司 具有增大的附接角度的导电线的半导体装置和方法
US20180166363A1 (en) * 2016-04-01 2018-06-14 Intel Corporation Semiconductor package with electromagnetic interference shielding structures

Also Published As

Publication number Publication date
US11227840B2 (en) 2022-01-18
US20200043865A1 (en) 2020-02-06
KR102279979B1 (ko) 2021-07-21
KR20200015389A (ko) 2020-02-12

Similar Documents

Publication Publication Date Title
JP6753514B2 (ja) 高周波モジュール
US6489669B2 (en) Integrated circuit device
CN106171049B (zh) 电子设备
JP2565300B2 (ja) 半導体装置
US6534879B2 (en) Semiconductor chip and semiconductor device having the chip
US20060067070A1 (en) Radio frequency module and manufacturing method thereof
US8143713B2 (en) Chip-on-board package
WO2018101381A1 (ja) 高周波モジュール
KR100628872B1 (ko) 전자소자 및 그 전자소자를 사용한 전자장치
US11961830B2 (en) Module
CN110797324A (zh) 模块
US20130250528A1 (en) Circuit module
US5324985A (en) Packaged semiconductor device
US20010053070A1 (en) Electronic unit equipped with electromagnetic shielding plate
KR102279978B1 (ko) 모듈
JP7103301B2 (ja) モジュール
US7269032B2 (en) Shielding for EMI-sensitive electronic components and or circuits of electronic devices
CN219108105U (zh) 模块
JP7036087B2 (ja) モジュール
JP2008098251A (ja) 配線基板
US20070201215A1 (en) Electronic device
KR101305581B1 (ko) 차폐 부재 및 이를 포함하는 인쇄회로기판
US20220199568A1 (en) Module
JP7131624B2 (ja) モジュール
JP2005203420A (ja) 電子回路基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200214

RJ01 Rejection of invention patent application after publication