JP2006108704A - 誘電層を備えた超小型電子リード構造体 - Google Patents

誘電層を備えた超小型電子リード構造体 Download PDF

Info

Publication number
JP2006108704A
JP2006108704A JP2005338610A JP2005338610A JP2006108704A JP 2006108704 A JP2006108704 A JP 2006108704A JP 2005338610 A JP2005338610 A JP 2005338610A JP 2005338610 A JP2005338610 A JP 2005338610A JP 2006108704 A JP2006108704 A JP 2006108704A
Authority
JP
Japan
Prior art keywords
lead
strip
support structure
metal layer
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005338610A
Other languages
English (en)
Inventor
Joseph Fjelstad
フジェルスタッド、ジョゼフ
John W Smith
スミス，ジョン，ダヴリュー．
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Solutions LLC
Original Assignee
Tessera LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tessera LLC filed Critical Tessera LLC
Publication of JP2006108704A publication Critical patent/JP2006108704A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】電気的特性を良好に制御でき、狭い間隔での接合が可能なリード構造体を提供する。
【解決手段】支持構造体１０と、１つ以上の柔軟なリード３６とを備え、該各リードは前記支持構造体に取着された第１の端部３８と該第１の端部から離隔した第２の端部とを有し、各リードは反対方向を向く上面１６および底面１８を有する重合体ストリップ４１と、前記面の一方に配置された第１の金属層４８と他方の面に配置された第２の金属層５０を含み、前記第１、第２の導電層は厚さが１０ミクロン未満である超小形電子接続構成素子。
【選択図】図４

Description

本願は、１９９５年９月１８日付で出願された米国仮特許出願第６０／００３，９２７号の特典を主張するものであり、本明細書においてはこの出願を引用してその説明に代える。
本発明は、半導体チップのような超小形電子素子の取着および接続に使用する構成素子および方法に関する。
半導体チップその他の超小形電子素子は、一般に、支持基板即ち回路板の回路のような外部回路に接続しなければならない接点を有している。かかる接続を行うための種々の処理および構成素子が、これまでに提供されてきた。例えば、ワイヤボンディング集成体では、チップは基板に物理的に取着され、かつ、個々の細いワイヤはチップの接点と基板の接点パッドとの間に接続される。テープ自動化ボンディング法即ち「ＴＡＢ」法においては、ポリマの薄いフォイルのような誘電支持テープに、チップよりもわずかに大きい孔が設けられる。金属リードのアレイが、誘電テープの一方の面に配設される。これらのリードは、各リードの内端部が孔の縁部を越えて内方に突出するように孔の周囲から内方へ延びている。これらの端部は、チップの接点の間隔と対応する間隔で並列配置されている。リードの内端部はチップの接点パッドにボンディング即ち結合され、一方、リードの外端部は基板の接点パッドに取着される。「ビームリード」法においては、チップには、チップの接点からチップの縁部を越えて外方に延びるリードが配設される。チップは、リードの外端部が基板の適宜の接点パッド上に位置しかつリードが接点パッドに結合されるように基板に配置される。
半導体技術の急速な進歩により、所定のスペースに配置される接点およびリードの数をますます多くする必要性に迫られている。個々のチップには、数百あるいは数千の接点とリードが必要ともなっている。例えば、現在実施されている複雑な半導体チップは、０．５ｍｍ以下の中心間距離で互いに離隔して配置された複数列の接点を有する場合がある。かかる距離は、半導体技術のたゆまぬ進歩とともに次第に短くなっている。接点がこのように接近して離隔配置されると、ワイヤボンディング法におけるワイヤのような、チップ接点に接続されるリードと、ＴＡＢおよびビームリード法において使用されるリードは、典型的には、幅が０．１ｍｍ以下というように極めて微細な構造にしなければならない。かかる微細構造は、製造の際に損傷と変形を受け易い。ボンディング処理の際の、意図する位置からのリードのずれが小さい場合でも、最終集成体に欠陥が生ずることになる。
例えば、米国特許第５，４８９，７４９号および第５，５３６，９０９号並びに１９９４年２月３日に公開されたＰＣＴ公開国際出願第９４／０３０３６号に開示されているように、半導体チップを装着する構成素子には、１つ以上のギャップと該ギャップを介して延びる１つ以上のリードとを画成する重合体フィルムのような支持構造体を有するものがある。支持構造体は、多くの場合、端子を有している。各リードは、ギャップの一方の側で支持構造体に固定して取着された第１の端部と、第１の端部から離隔した第２の端部とを有する接続部を備えている。リード接続部の第１の端部は一般には、端子に接続される。各接続部の第２の端部は、ギャップの反対側に取り外し自在に取着することができる。例えば、各リードは、接続部の第２の端部を支持構造体に接続する脆弱な部分を有する場合がある。このように、各リードは、支持構造体においてギャップを跨いでいる。リードは、接続構成部素子がチップと並列配置される場合に、各リードがチップの連係する接点に対して所望の位置にまたは該位置に近接するように、適正な配向をもって保持される。次に、各リードは、ギャップに入り込んで各リードをチップの適宜の接点と係合させるように下方に付勢するボンディングツールと係合される。好ましくは、各リードは、この動作の際にボンディングツールによりガイドされる。各リードは両端が支持されるので、リードはボンディング処理前は所定の位置に保持される。リードがチップの接点に結合されると、支持構造体の端子はチップに電気的に接続される。かくして、チップは、端子をより大きな基板にはんだ結合するなどして、支持構造体の端子をこのより大きな基板に取着することにより外部の回路に接続することができる。結合されたリードは、チップの接点と端子との間に柔軟な相互結合を提供することにより、チップと基板の熱膨張および熱収縮を補償することができる。'７４９および'９０９特許並びに'０３６国際公開に開示されている構成素子およびボンディング方法は、凹凸のあるコンパクトで経済的なチップ実装を提供するとともに、数多くの利点を発揮することができる。かかるチップ実装に対する更なる改善と向上が、米国特許第５，３９８，８６３号および米国特許第５，４９１，３０２号に開示されており、本明細書においてはこれらの特許を引用してその説明に代える。'７９４特許および'０３６公開に係るリードの取付において有用なボンディングツールが、米国特許第５，３９０，８４４号に開示されており、本明細書においてはこの特許を引用してその説明に代える。
上記した特許および公開に従って形成されるリードの接続部は、最も典型的には、銅、金、白金、ニッケル、アルミニウム、銀およびこれらの金属の合金のような金属からつくられる。多重金属層の組み合わせも使用することができる。'７４９特許および'９０９特許にはまた、支持構造体と一体的に形成された重合体ストリップのような重合体ストリップをリードにおいて使用する技術が開示されている。かくして、重合体ストリップは、１つ以上の金属層とともに、リード構造体の一部として作用する。これらの特許に開示されているある実施の形態においては、脆弱部は、金属層を遮断することにより形成される。これらの実施の形態においては、重合体層は脆弱部を介して延びることにより、接続部の端部が下方に変位されてチップと係合すると重合体層が破断するように構成されている。これらの特許にはまた、重合体ストリップは片持ちリードにおいて、即ち、これらの特許の好ましい実施の形態に係るボンディング前は両端が支持されていないリードにおいて使用することができると記載されている。これらの特許に教示されている更に別の構成によれば、リード接続部の第１の端部に隣接する部分においてのみ、即ち、リードが支持構造体に接合する部分においてのみ、重合体ストリップを補強体として提供している。リードの他の部分は、金属層のみから構成されている。
他のリード構造体が、米国特許第５，５１８，９６４号に開示されており、本明細書においてはこの米国特許を引用してその説明に代える。'９６４特許のある実施の形態に示されているように、超小形電子接続構成素子は、細長いストリップ状リードのアレイを有する誘電シートを備えることができる。各リードは、シートに固定された端子端部と、シートに取り外し自在に接続された先端部とを有することができる。使用の際には、シートは、チップまたはウエハ全体のような超小形電子素子と並列配置することができる。リードの先端部は、シートに取着されたままの状態でチップの接点に結合される。ボンディングの後は、シートと超小形電子素子は、互いに離れるように動かされることにより、先端部はシートから取り外されるとともに、リードはシートから離れて曲げられる。これにより、リードは垂直方向に延びた柔軟な状態に保持される。
このような改良が行われているにも拘わらず、更なる改良が所望されている。かくして、リードの形成を容易にしかつボンディング処理を容易にするようにポリマ補強リードの構造を改良することが所望されている。
更に、動作の際に遭遇する曲げに対して一層良好な耐性を発揮するとともに、比較的脆くて疲労し易い金属で形成しても、かかる問題に対して良好な耐性を発揮することができるリード構成を提供することが所望されている。
更に、相互接続素子の電気的特性は、超小形電子回路の性能に全体として影響を及ぼす。例えば、１９９３年発行、DoaneおよびFranzonn編集のElectrical Design of Digital Multichip Module、第１１章、第５２５−５６８頁に掲載のPaul D．FransonのMultichip Module Technologies and Alternatives-The Basicと題する論文に記載されているように、相互接続素子の電気的特性は回路の動作の速度に影響を及ぼすことができる。超小形電子回路の電気的構成の完全な処理は本明細書の範囲から外れるものであるが、信号伝送の質と、一の超小形電子素子から他の素子への信号の伝播に必要な時間は、接続などを形成する伝送ラインの長さおよび特性インピーダンスのようなファクタにより左右される。回路板の内部を延びる導体は、一般に、「ストリップライン」として提供される。多くの場合、誘電層が導体と基準面との間に配設される。
しかしながら、回路板からチップの接点へ延びるリードは、これまではストリップラインとしては提供されることがなかった。従って、ワイヤボンディング、ＴＡＢおよびビームリード法においては、リードは、導体に近接する電圧基準面をもたない単独の導体に過ぎないものとなっている。従って、リードは、回路板のストリップラインとは著しく異なる特性インピーダンスのような電気的特性を有するものとなる。更にまた、上記した構造において利用されるリードは、「混線」("crosstalk")を受け易い。一方のリードに伝わる信号は、隣接するリードおよび回路の接続された素子に擬似信号を誘起する可能性がある。混線の問題は、リード間の狭い間隔により悪化するとともに、回路素子の動作速度が増加するにつれて一層悪化する。かくして、リードの電気的特性を一層良好に制御することができるとともに混線を一層起こりにくくすることができる超小形電子接続素子および方法を提供することが待望されている。また、超小形電子素子に狭い間隔で配置された接点と適合することができるコンパクトで経済的な構造体においてかかるリードを提供することが特に待望されている。
本発明は、これらの要望を満たすものである。
本発明の一の観点によれば、誘電支持構造体と、支持構造体に取着した複数の軟質リードとを有する超小形電子接続構成素子が提供されている。各リードは、柔軟な誘電部材と、主導体と、誘電部材に沿って主導体と同方向に延びる基準導体とを有している。好ましくは、各柔軟な誘電部材は、上面と底面とを有する誘電ストリップである。各リードの主導体はストリップの上面および底面の一方に位置し、基準導体はストリップのもう一方の面に位置している。支持構造体は、ストリップの上面および底面に連続する上面および底面を有する平坦なシート状素子であるのが望ましい。端子が支持構造体の１つ以上の面に配置され、リードの主導体が端子に接続されている。ストリップと支持構造体は互いに一体的に形成することができるとともに、同じ厚さあるいは異なる厚さに形成することができる。最も好ましくは、支持構造体は、共通する誘電シートの一部として形成される。構成素子は、導電性の第１のポテンシャル即ち電位(potential)基準素子、即ち、支持構造体の表面に位置する電位面を有するのが好ましい。リードの少なくとも幾つかの基準導体は、第１のポテンシャル基準素子即ち電位基準素子に電気的に接続されている。
一の構成においては、第１の電位基準素子は、支持構造体の上面に位置するとともに、孔を有している。端子は、孔内の基板の上面に配置されている。端子の少なくとも幾つかは、第１の電位基準素子から電気的に隔離されている。リードの基準導体は、ストリップの上面に位置するとともに第１の電位基準素子と連続しており、一方、リードの主導体はストリップの底面に配置されている。構成素子は、端子の少なくとも幾つかから支持構造体の底面へ延びる導電性バイア(via)を有することができ、リードの少なくとも幾つかの主導体は、支持構造体の底面に沿って延びる導電性トレース(trace)などによりバイアに接続されている。
本発明のこの観点によれば、基準導体、主導体および誘電体は、柔軟なリードに沿って延びる対をなす導体を形成する。かかる各対をなす導体は、トレースにより画成される別のストリップライン即ち対をなす導体および第１の電位基準素子と連続させることができる。対をなす導体リードは、混線に対して実質上耐性を有する。リード接続部は、チップその他の超小形電子素子の接点に結合されるようになっている。
本発明の別の観点によれば、上記した構成素子を、支持構造体の底面およびストリップに対面する前面を有する超小形電子構成素子とともに有する集成体が提供されており、超小形電子素子は前面に接点を有している。リードの主導体は、超小形電子素子の接点に接続され、リードの基準導体は接点の近くまで延びている。
本発明の更に別の観点によれば、支持構造体と、１つ以上の柔軟なリードとを備えた接続構成素子が提供されている。各リードは、支持構造体に取着された第１の端部と、第１の端部から離隔した第２の端部とを有する接続部を備えている。各リードは、第１の端部と第２の端部との間を延びる柔軟な誘電ストリップを有しており、ストリップは反対側を向く上面と底面とを有している。各リードはまた、ストリップの面の一方を覆う第１の導体即ち導電層を有している。第１の導体は、厚さが１０ミクロンよりも小さく、好ましくは約５ミクロンよりも小さく、最も好ましくは約２ミクロン乃至約５ミクロンである。本発明のこの観点に係る構成素子は更に、柔軟な誘電ストリップの他方の面を覆う第２の導体を有することができる。第２の導体は、第１の導体に関して上記したのと同じ厚さを有することができる。第１と第２の導体は金属であるのが望ましい。誘電ストリップは、厚さが約１０ミクロン乃至約５０ミクロンの柔軟な重合体ストリップであるのが望ましい。本発明のこの観点によれば、柔軟な誘電ストリップはリード接続部の構造強度の有意の部分、望ましくは大部分を提供している。かくして、導電層は、実質上、導電性を提供するように作用する。本発明のこの観点によれば、導電層が脆弱でありあるいは耐屈曲疲労性を欠いていると広くみなされている金属のような材料から形成される場合でも、１０ミクロン未満、望ましくは約５ミクロン未満の極めて薄い層により優れた耐屈曲疲労性を得ることができる。かくして、金属導電層は、銅および銅ベースの合金のような低コストの金属から形成することができる。金属層は金のような他の金属の複数のより小さな層またはコーティングを含むことができ、あるいは金のような金属から全体を形成することができる。金のような比較的コストの高い金属が使用される場合にも、かかる薄層を形成するのに必要な金の量を最小にすることができる。更にまた、かかる薄い導電層とすれば、層をめっきしあるいはエッチングするのに必要な処理時間は著しく短くすることができる。
最も好ましくは、各リードにおける接続部の第２の端部は、支持構造体に取り外し自在に取着される。例えば、各リードの第２の端部は、リードの脆弱部により支持構造体に取着することができる。本発明のこの観点に係るリードは、'７４９特許および'９０９特許に関して上記したリードと同様の利点を提供することができる。本発明のこの観点に係る特に好ましい接続構成素子は、接続部の第１の端部から接続部の第２の端部へ延びるが、脆弱部を介しては延びない柔軟な重合体層を有する。かくして、脆弱部は、重合体層を欠いているが、１つ以上の金属層を有している。上記したような著しく薄い金属層が使用される場合には特に、金属層は容易に破断することができ、信頼性のある脆弱接続部を提供することができる。
本発明の更に別の変形例によれば、上記のような重合体層を有するリードは、'９６４特許に記載のような構造体に組み込むことができるとともに、この特許に記載されているようなボンディングおよび変形処理に使用することができる。
本発明の別の観点によれば、ボンディングを容易にするように適合されたリードを有する接続構成素子が提供されている。かくして、各リードは、支持構造体に取着された第１の端部と、第１の端部から離隔した第２の端部とを有する上記したような接続部を備えている。この観点においても、各接続部は、反対方向を向く上面と底面とを有する重合体ストリップと、これらの面の一方を覆う第１の金属層とを含んでいる。本発明のこの観点に係る接続構成素子は、リードの金属層から下方へ延びるとともに、接続部の第２の端部に隣接する結合領域におけるリードの残りの部分から下方へ突出する金属突起を有している。この金属突起により、リードを介して印加される音波または超音波エネルギの集中を容易にすることができる。第１の金属層が重合体ストリップの上面に配置される場合には、突起はストリップを介して延びるように形成することができる。あるいは、チップその他の超小形電子素子の接点に対するボンディング用の主導体を形成する層は、ストリップの底面に配置することができる。この場合には、誘電ストリップは、結合領域において孔を有するのが望ましい。以下において説明するように、ボンディングツールは、エネルギを中間に介在する重合体層を介して伝達させることを必要とせずに、エネルギがツールから底面の金属層に直接印加することができるように孔に係合させることができる。更にまた、孔により、ツールとリードとを堅固に相互係合させることができるので、ツールはボンディング処理の際にリードを案内することができる。
本発明の更に別の観点によれば、上記したような接続構成素子を結合する方法および上記したような超小形電子構成素子を製造する方法が提供されている。
本発明の一の実施の形態に係る接続構成素子は、中央領域１２と、周辺領域１４と、中央領域を周辺領域から分離する一連のスロット１７とを有する重合体フィルム支持構造体１０を備えている。スロット１７は、互いに結合されて、中央領域を囲むリング状の環状チャンネルを形成している。フィルム１０の支持構造体は、DuPont Chemical Corporationから商標KAPTON Eが付されて販売されている材料である、厚さが好ましくは約１０ミクロン乃至約５０ミクロン、より好ましくは約１０ミクロン乃至約２５ミクロンのポリイミドのような柔軟なシート状誘電材料から形成することができる。フィルム１０は、図１に示す上面１６と、図２に示す底面１８とを有している。中央領域１２においては、上面１６は、薄い金属導電層の形態をなす第１のポテンシャル基準面即ち電位基準面２０により実質上覆われている。層２０は、以下において説明するように、接地面(ground plane)として使用することができる。層２０には、数多くの孔２２が形成されている。複数の金属バイアライナ２４が、孔２２および支持構造体即ち誘電フィルムを介して中央領域１２の底面１８に延びている。各バイアライナ２４は、支持構造体の上面１６に露出端子を提供している。バイライナ２４のほとんどは、層２０から電気的に隔離されており、層とは接触していない。幾つかのバイアライナ２４ａは、図６に示すように、孔２０の縁部からバイア２４ａに内方へ延びる小さい柔軟な金属ブリッジ２６により電気的に接続されているとともに、金属バス２８が支持構造体の上面１６のスロット１７の外縁部と平行して周辺領域１４の周囲を延びている。同様のバス３０が支持構造体の底面１８の周辺領域の周囲を延びている。
第２のポテンシャル即ち電位基準素子３２が、中央領域１２において支持構造体の底面に配置されている。第２の電位基準素子３２はまた、金属の薄層とすることができる。しかしながら、第２の電位基準素子３２は、中央領域の比較的小さな部分だけを覆っている。複数の金属トレース３４が、バイアライナ２４の底端部から中央領域の縁部に向けて従ってスロット１７に向けて中央領域の底面に沿って延びている。
複数のリード３６がスロットを介して延びている。各リード３６は、支持構造体の中央領域１２に取着された第１の端部３８と、支持構造体の中心領域から離隔しかつ第１の端部３８から離隔した第２の端部とを有する接続部を備えている。各リードの接続部は、中央領域において支持構造体の上面１６と連続する上面４４と、中央領域において支持構造体の底面１８と連続する底面４６とを有する誘電ストリップ４１を備えている。各リードは更に、ストリップ４０の底面４６を覆う金属ストリップの形態をなす主導体４８と、ストリップ４０の上面を覆う電位基準導体５０とを備えている。導体４８および５０は、金属薄膜として形成されている。好ましくは、導体４８および５０は、厚さが約１０ミクロン未満、より好ましくは約５ミクロン未満、最も好ましくは約２ミクロン乃至約５ミクロンである。各主導体４８はトレース３４と連続しているので、各主導体はバイアライナ２４の少なくとも１つと電気的に接続され、従って、上面のバイアライナにより画成される端子の少なくとも１つに電気的に接続されている。トレース３４の幾つかは第２の電位基準素子３２に電気的に接続されているので、これらのトレースに取着された特定の主導体４８は幾つかのバイアライナに接続されている。かくして、第２の電位基準素子３２に接続されたトレース、主導体４８およびバイアライナ２４の全ては、互いに電気的に接続されている。以下において更に説明するように、これらの素子は、連係する半導体チップの電源接続体として作用する。種々のリードの電位基準導体５０の全ては、第１の電位基準素子即ち接地面２０と連続する。
各リード３６は、第２の端部４０に隣接する接続部の結合領域において主導体即ち金属層４８から下方へ延びる突起５２を有している。各リードはまた孔５４を有しており、孔５４は、突起５２と、孔５４に整合された電位基準導体５０の孔とに整合されて、結合領域における重合体層４１の中へ下方へ延びているので、孔５４は構成素子の上面に開口している。各重合体ストリップ４１の上面に電位基準導体５０を形成する金属層は、周辺領域１４の上面のバス２８と連続している。しかしながら、重合体ストリップ４１と下部金属層４８は、接続部の第２の端部４０と周辺部１４の重合体層との間でこれらの層にギャップ５６を提供するように中断されている。これにより、取着部の第２の端部４０は上面の金属層の小さい部分５８だけを介して周辺部１４に取着された状態となる。図３に明瞭に示すように、この部分５８の幅Ｗは、金属層の隣接部の幅よりも小さく形成されている。かくして、金属層の部分５８は、接続部の第２の端部４０と支持構造体の周辺部１４との間に脆弱接続部を構成している。発泡体、ゲルまたエラストマのような順応性のある誘電パッド６０が、中央部の底面１８の下に配置されている。
使用に際しては、接続構成素子は、接点６６が設けられた前面６４を有するチップ６２に集成される。接点６６は、チップの周辺に沿って列をなして配置されている。接続構成素子は、接点の各列がスロット１７の１つに沿って延びるように、チップと整合されている。リードの接続部３６、特に、リードの結合領域および突起５２は接点６６と整合されている。支持構造体の中央領域１２は、チップの中央を覆うとともに、順応性のある層６０を介してチップの前面６４に支持されている。リング状支持体６８がチップの周辺を包囲するとともに、支持構造体の周辺領域１４を支持するように配設されている。ボンディングツール７０が、各リード３６と係合するように、集成体の上部から下方へ前進される。図４に明瞭に示すように、ボンディングツールは、底端部に突起７２を有している。この突起は、上部金属層即ち基準導体５０と誘電ストリップ４１とを組み合わせた厚さよりもわずかに長く形成されているので、突起７２は下部金属層即ち主導体４８の上面に当接する。ツールの肩部７８もまた、上部金属層即ち基準導体５０に当接することができる。ツールが下方へ前進すると、接続部の第２の端部４０を下方へ付勢するので、脆弱部５８の上部金属層を破断する。
ツールの連続動作により、突起５２がチップの接点６６と係合するまで接続部の第２の端部４０は下方へ付勢される。かかる下方向の動きの際に、ボンディングツール７０は、各リードを適宜の接点６６と精確に整合して案内するように側方へ動くことができる。ボンディングツールは、適宜の機械可視系（図示せず）
により制御することができる。ボンディングツールはまた、リードの第１の端部３８の方向へリードに対して長手方向に動くことにより、リードを略湾曲したＳ字形状に形成するのが好ましい。リードの整合、曲げおよびボンディングのこれらの処理は、本明細書において引用されている特許において詳細に説明されている。しかしながら、図１−６のリードを使用する処理においては、ボンディングツールとリードとの係合は、突起７２の孔５４への係合により行われる。この係合により、ボンディングツールはリードの第２の端部を側方向と長手方向の両方に動かすことができる。リードが適宜の接点６６と係合すると、突起５２は接点に当接する。熱および音波または超音波エネルギを印加して突起５２を接点に結合するなどして、エネルギがツール７０を介して印加される。突起７２は下部金属層の金属に直接当接するので、エネルギ重合体誘電ストリップ４１を通ることなく、金属−金属接触により効率的に伝達される。
得られた集成体は、チップ前面６４の中央部を覆う支持構造体の中央部を有するとともに、チップの端子に取着された種々のリードの接続部５０を有している。各重合体ストリップの底面の主導体即ち下部金属層４６は、チップの接点６６に接続されている。かくして、チップの各接点６６は、中央領域１２の底面のトレース３４とバイアライナ２４の一方とに接続されることにより、各接点を中央領域即ちチップキャリヤ１２の上面の端子に接続している。上記したように、トレース３４の幾つか従って周辺導体４６とチップ接点６６の幾つかは、中央領域１２の底面の第２の電位基準素子３２（図６）に共通に接続されている。これらの接続されたリードは、チップの電源接続体として使用されるのが好ましい。かくして、このように接続された特定のチップ接点は、チップの電源入力端子となる。電位基準導体５０と第１の電位基準素子２０は、主導体４６のほとんどから電気的に隔離されている。かくして、リード接続部３６は、１対の電気的に隔離された共通に延びる導体４６および５０を有する個々のストリップラインコネクタを提供している。上記したように、バイア２４ａの幾つかは、第１の電位基準素子２０に電気的に接続されることにより、導体４６の幾つかおよび幾つかのチップ接点６６を第１の電位基準素子に接続する。好ましくは、第１の電位基準素子とこれらの接続されたチップ接点および端子は接地電位に接続され、集成体の接地基準として作用する。
はんだマスク層７６（図６）が、中央領域１２の上面および周辺領域１４の上面に被着されている。はんだマスク層は、バイア即ち端子２４と整合された開口を有している。ゲルまたはエラストマ７８のような軟質で順応性のある封入材が、リード接続部３６を包囲する間隔部において、はんだマスク層の下に配設されている。はんだボール８０のような導電性ボンディング材が端子２４に設けられている。チップ６２の後面６５と支持体６８の対応する面とは、適宜の金属の熱スプレッダにより覆われている。かくして、得られる集成体は完全に包装されたチップとなる。集成体は、標準的な面実装技術を使用し、ボンディング材を活性化することにより回路板その他の回路パネルに実装することができる。
使用の際には、加熱と冷却による寸法の変化により、バイアライナ即ち端子２４が、チップ接点６６に対してチップの前面６４と平行する水平方向とチップに接離する垂直方向の両方に動く可能性がある。順応性のある層６０と、柔軟なリード３６と、柔軟なチップキャリヤ即ち支持構造体の中央領域１２とにより、端子はチップ接点に対して自由に動くことができる。かかる動きの際に、リード３６は撓む。著しく薄い金属導体４６と５０は、大きな疲労を受けることなく撓むことができる。従って、金属導体は、リードの繰り返される撓みにより誘発される疲労破損に対して実質上耐性を有する。更に、封入材７８はリードの応力を制限するととともに、集成体の耐疲労性を高める。
動作においては、信号が端子２４とチップの接点６６との間に伝送されると、二重導体リードは隣接するリードの信号間の混線に対して実質上耐性を発揮する。トレース３４と第１の電位面素子即ち接地合２０もまた、チップキャリヤ即ち中央領域１２の底面に沿って信号伝送用の二重導体ストリップラインリード構成体を提供している。二重導体即ちストリップラインリード構成体はリード３６を介してリード３６の中に担持されるので、各リードと連係するトレースとの間には良好な接続性が確保され、トレースとリードとの接合点において単位長さ当たりの特性インピーダンスに急な変化のない滑らかな遷移が得られる。これらの因子の全てにより、系の高速動作が容易となる。
好ましくは、中央領域１２の上面の第１の電位基準素子２０と、ストリップ４１の上面の基準導体５０と、周辺領域の上面のバス２８とは互いに一体的に形成され、一方、中央領域の底面のトレース３４と、ストリップの底面の主導体４６と、周辺領域の底面のバス３０も一体に形成されている。最も好ましくは、構成素子を形成するために、先づ、連続するポリマシートの上面と底面を連続する金属層で覆う。金属層は、所定のマスタ層を被着しかつマスク層に写真パターニングを行うなどして、エッチングを行い種々の特徴を形成する。重合体層のスロット１７、孔５４およびギャップ５６、並びに、バイアライナ２４を収容する層１０のバイアは、重合体層をレーザ融除しおよび／または化学エッチングすることにより形成することができる。この形成工程においては、金属素子は、重合体層のエッチングまたは融除においてマスクとして作用することができる。上部および底部金属層、従って、電位面素子、導体およびトレースは銅その他の銅ベースの合金、最も好ましくはベリリウム銅から形成することができる。各金属層はまた、金、白金などのような金属の１つ以上の別の層またはコーティングを含むことができる。これらの下層は、約０．２乃至約２．０ミクロンの厚さにすることができる。これらは、下にある金属を酸化および腐食から保護する。バイアライナ２４および突起５２は、銅、ニッケル、金その他の適宜の材料から形成することができる。従来のめっき処理により被着するのが好ましい。突起５２の底面は、チップ接点６６と金属結合を形成する金その他の材料の層で覆うのが好ましい。
本発明の別の実施の形態に係る構成素子は、図１−６に示す構成素子のリードと同様のリード１３６（図７）を有する。かくして、各リードは、チップの上面を覆う基準導体即ち上部金属層１５０と、ストリップの底面を覆う主導体即ち底部金属層１４８とを有する重合体ストリップ１４１を含んでいる。この実施の形態においても、各リードの第１の端部１３８は、誘電シート即ち支持構造体１１０に固定して接続され、一方、各リードの第２の端部１４０はリードの第２の端部から支持構造体に跨る上部金属層の小さな部分による構成される脆弱素子１５８によって、誘電シート即ち支持構造体に取り外し自在に取着されている。しかしながら、この実施の形態においては、リードは、支持部材の実質上全面に亘って延びる「エリアアレイ」("area array")、即ち、格子状に配置されている。各リードは、支持構造体の個々のギャップまたは孔１１７を介して延びている。端子即ちバイア１２４もまた、支持構造体の略全面に亘って延びるエリアアレイに配置されているので、端子はリードおよび孔とともに散在配置されている。各リードの主導体１４８は、支持構造体の底面に沿って延びる短いトレース１３４により隣接するバイア１２４の底端部に接続されている。支持構造体の上面は、支持構造体の上面の第１の電位基準素子１２０により実質上覆われており、電位基準素子１２０はリードの上面の基準導体１５０と一体となっている。バイア１２４は、誘電支持層１１０を介して延びるとともに、上面の電位基準素子１２０の孔を介して延びている。かくして、バイア１２４と、これに連係する、底面の主導体１４８およびトレース１３４とは、上面の第１の電位基準素子から電気的に隔離されている。しかしながら、幾つかのバイア１２４ａは、上記したのと同様なブリッジ１２６により第１の電位基準素子に接続されている。
図７および８に示す構成素子は、チップがチップ前面を覆うエリアアレイに分布された接点を有するように構成されている以外は、図１−６に関して上記した構成素子と実質上同じ態様で構成することができる。この場合にも、構成素子は、チップの接点担持前面の上方に配置され、孔１１７と整合される孔を有する順応性のある層（図示せず）によりチップの前面の上方に支持されている。図４に関して上記したツールと同様のツールを各リードの上部の孔１５４と係合させて、各リードを下方へ付勢するとともに、突起１５２をリードの接点と係合させることができる。
上記した構成素子はまた、図９および１０に示すようなボンディング処理に供することができる。リードを有する支持構成体１１０を含む図７および８に示す構成素子は、超小形電子素子１６２と整合される。構成素子と超小形電子素子は、一対の対向するプレート状ツール１９０と１９２との間に配置されるとともに、リードの底面の突起１５２をチップの接点１６６に結合するように加熱および加圧下で同時に付勢される。このボンディング処理の際には、リード１３６の先端即ち第２の端部１４０は脆弱素子１５８により誘電支持層１１０の所定の位置に保持される。ボンディング後は、はんだマスク層１７６（図１０）が構成素子の上面に被着され、誘電支持層の孔（図７）を閉じる。構成素子と超小形電子素子１６２は、接続構成素子の支持構造体が超小形電子素子１６２から離れて上方へ動くように、垂直方向の動きの成分Ｖをもって互いに対して動かされる。かくして、リードの先端即ち第２の端部１４０は、リードの端子即ち第１の端部１３８に対して下方に動くことにより、リードを垂直方向に延びる略Ｓ字形状に曲げる。流動性のある液体の順応性材料１６０が接続構成素子の誘電層１１０とチップ１６２の前面との間に注入され、硬化されて、誘電層とチップ前面との間の所定の個所に軟質の順応性のある層を形成する。結合、移動および注入処理は、上記した米国特許第５，５１８，９６４号に実質上従うことができる。誘電層とチップとを互いに相対的に動かす工程は、誘電層と超小形電子素子即ちチップとの間に加圧下で流体を注入することにより、全体または一部を行うことができる。
加圧下で注入される流体は、流動性のある液体封入材１６０とすることができ、あるいは、その後に流動性流体により置換される気体とすることができる。'５１８特許に更に開示されているように、誘電層および超小形電子素子の垂直方向の動きは、各リードの第２の端部即ち先端部１４０をリードの第１の端部即ち端子１３８へ向けて動かしてリードをＳ字状に容易に曲げることができるように、水平方向への相対的な動きを伴うことができる。あるいは、垂直方向の動きは、誘電シート１１０および超小形電子素子即ちチップ１６２の相対的な水平方向の動きなしに行うことができる。かくして、リードは、米国特許第５，５１８，９６４号に教示されているように、製造されたままで構成素子の水平面内で湾曲させることができる。これにより垂直方向の動きが容易となる。別の構成においては、本発明に係る、重合体ストリップと重合体ストリップを覆う金属導体とを有するリードは、１９９５年９月１２日付で出願され、本譲受人に譲渡された米国特許仮特許出願第６０／００３，６１９号に記載され、あるいはThomas DiStefanoおよびJohn W.Smithの名義で１９９６年９月１２日付で出願され、本譲受人に同じく譲渡された、発明の名称が「リード構造体」(Lead Configurations)の、前記仮出願の利益を主張した非仮特許出願に記載されている物理的な構成で組み立てることができる。本明細書においては、これらの出願を引用してその説明に代える。更に、本発明に係るリードは、１９９６年９月１２日付で出願された、発明の名称が「湾曲リード構造体」(Curved Lead Configurations)で、同じく譲渡されたThomas DiStefanoの米国特許仮出願に教示されている構成で組み立てることができる。
構成素子を、図９および１０の集成方法において使用しようとする場合には、リードの先端即ち第２の端部の突起１５２には、上記した'９６４特許に教示されているように熱または圧力により活性化するのに適したボンディング材料が設けられている。使用することができる適宜のボンディング材料には共融ボンディング材料がある。例えば、リードまたはチップ接点が金を含む場合には、ボンディング材料は、錫、ゲルマニウムおよびこれらの混合物よりなりなる群から選ばれる金属のような、金と低融点共融混合物を形成するように選定される金属を含むことができる。他の適宜のボンディング材料には、液相を形成することなく導電金属層即ち主導体とチップの接点との間に結合を形成するのに適した拡散ボンディング材料、はんだあるいは金属担持重合体組成物が含まれる。あるいは、各リード先端部は、リードを下方へ曲げることなく、リードを図１−８に関して上記したようなツールと係合させることにより、連係するチップに結合させることができる。ボンディング後は、誘電層１１０を、リードを下方へ曲げかつ脆弱部１５８を図９および１０に関して上記した態様で破断するように、超小形電子素子１６２から離れて動かすことができる。
'９６４特許に更に記載されているように、単一の接続構成素子を、多数のチップを含むウエハ全体の前面即ち接点担持面に結合することができ、あるいは幾つかの個々のチップその他の超小形電子素子の集成体に結合することができる。
更に、接続構成素子は、誘電支持構造体１１０の面を延びあるいは複数のチップ即ち超小形電子素子を相互接続するようにかかる構造体内を延びる別のリードまたはトレース（図示せず）を含むことができる。
図１１Ａ−１１Ｈおよび図１２Ａ−１２Ｈに示すように、図７−１０の構成素子を製造する方法においては、先づ、上記した金属の連続層２００および２１０を上面および底面にそれぞれ有する誘電層１１０が提供される。フォトレジスト２３０および２４０を上部および底部金属層２００および２１０に被着し、図１１Ｂおよび1２Ｂに示すように写真パターニングを行う。次に、上部および底部層に図１１Ｃおよび１２Ｃに示すようにエッチングを行う。フォトレジストを除去し、図１１Ｄおよび１２Ｄに示すように、背後にパターン化された金属層を有する誘電層１１０を得る。この処理により、上部金属層に孔２４２およびリング２４４が形成される。リング２４４は、最終的には、バイアライナ１２４の上部を形成する。同じ処理により、リードを形成すべき各領域の両側で上部層に開口２４６が形成される。開口２４６は、脆弱素子１５８を構成する狭いブリッジ部を画成する。また、マスキングおよびエッチング処理により、リードを形成すべき各領域の先端に隣接して上部金属層に孔２４７が形成されるとともに、各リング２４４の中央に別の孔２４９が形成される。底部層のレジストパターニングおよび底部層のエッチングにより、トレース１３４とともに、誘電層の底面に個々のストリップ即ち主導体１４８も形成され、ストリップ１４８の延長部を構成する。各トレース１３４は、リング２４４内を孔２４９の下まで延びている。レーザと、モリブデンまたはレーザの照射に耐性がある他の材料から形成されるマスク２５２とを使用し、孔１５４および１５５を、層１１０内に上面から上部金属層の孔２４７および２４９を介して形成する。この処理の際に、上部金属層はマスクとしても作用し、孔１５４および１５５の位置を制限する。次に、別のフォトレジストを、開口を孔２４９とだけ整合させた状態で被着し、導電性のバイアライナ１２４がこれらの孔に形成されることにより、各バイアライナがトレース１３４に金属的に結合される。バイアライナは、従来の電気めっき方法その他の適宜の被着方法により形成することができる（図１１Ｆおよび１２Ｆ）。底面に別のフォトレジストを使用し、導電性ボンディング材料をリード１４８の先端領域にめっきすることにより突起１５２が形成される（図１１Ｇおよび１２Ｇ）。フォトレジストを除去した後、上部層の開口内にレーザを使用して誘電層を更に融除することにより、各リード１３６の構造素子を構成する誘電材料の細長いストリップを画成する孔１１７が形成される。
本発明の別の実施の形態に係る構成素子（図１３Ａ−１３Ｃおよび図１４）は、重合体ストリップ３４１の上面に導体３４８を１つだけ有している。導電金属突起即ちバンプ３５２が、リードの結合領域において重合体誘電層３４１の孔を介して導体３４８から下方へ延びている。脆弱部３５８は、リードの隣接部よりも狭い幅を有しているが、金属層即ち導体３４８と重合体層３４１の双方を備えている。この実施例においては、リードは上面の中へ延びる孔は有していない。リードが使用される場合には、リードには米国特許第５，３９０，８４４号に教示されているボンディングツールが係合する。熱および超音波エネルギを金属層３４８の上面を介して印加し、チップの接点に金属突起３５２を介して伝達することができる。図１３Ａ−１３Ｃおよび図１４に示すリードは、中央領域３１２および誘電支持構造体の周辺領域３１４に接続されており、図１−６に関して上記したように配設することができる。この実施の形態においても、各リードは、ボンディングツールにより下方に付勢することができ、これにより個々のリードの脆弱部３５８が破断される。図１４に明瞭に示すように、重合体ストリップ３４１の上面の単一の導体即ち金属層３４８は、中央領域即ちチップキャリヤ３１２の誘電層の上面に沿って延びるトレース３３４と連続している。ボンディング後は、リードは図１４に示すような形状を有し、突起３５２はチップの接点３６６に結合される。かくして、リードおよびこれに連係するトレース３３４は、中央部３１６の上面の端子３２４に対する接続を行う。本発明のこの実施の形態に係る接続構成素子および集成体は、柔軟なリードに電位基準導体を設けておらず、従って、かかる基準導体に関連する高められた電気的特性は発揮しない。しかしながら、本発明のこの実施の形態に係る構成素子は、重合体ストリップリードを薄い金属導体層だけとともに使用することにより得られる高められた柔軟性および耐疲労性は提供しない。図１３Ｄに示すように、この構成に係るリードには、脆弱部３５８'が金属層３４８'の狭幅の部分によってのみ橋渡しされるように、重合体層３４１'に中断部を有する脆弱部３５８'を設けることができる。
逆の構成に係るリードが図１５ａ−１５ｃに示されている。このリードは、上面と底面とを有する重合体層４４１と、ストリップ４４１の底面の単一の金属層即ち導体４４８とを有している。この場合にも、脆弱部４５８は、重合体層と金属層の双方とともに、リードの狭幅部により構成されている。結合自在な材料４５２の小さな突起が底部金属層４４８から下方へ延びている。このリードも、層４４８により構成される１つの主導体だけを有している。この接続構成素子においては、導体即ち層４４８は、支持構造体の底面のトレース（図示せず）と連続している。各トレースは、支持構造体の底面の端子に接続することができ、あるいは上記と同様のバイア構成により接続構造体の上面の端子に接続することができる。図１５ｂに示すリードは、重合体層が除去されている脆弱部４５８'を有するとともに、図４に関して上記したボンディングツールが係合するように突起４５２'と整合してリードの結合領域に孔４５４を有する点を除いて、同様に構成されている。
容易に理解することができるように、上記した構成の数多くの変更および組み合わせを、請求の範囲に記載の本発明から逸脱することなく利用することができるものである。単なる一例として、上記した特許およびＰＣＴ公報には、リードの数多くの構成とパターンが開示されている。これらのパターンは、本発明の教示に従って形成することができる。例えば、図１−６には、リードおよびトレースが「ファンイン」("fan-in")している、即ち、チップの周辺の接点からチップの中央領域にある端子へ内方に延びる構成が示されている。しかしながら、本発明は、リードがチップの周辺を越えて外方へ延びる「ファンアウト」("fan-out")構造あるいは支持構造体の中央領域の端子へ内方に延びる幾つかのリードおよびトレースを有するとともに、支持構造体の周辺領域の端子へ外方に延びる他のリードおよびトレースも有する「ファンイン−ファンアウト」構造にも適用することができる。実際に、本発明の構成は、柔軟なリード構造を含む実質上あらゆる超小形電子接続構成素子に適用することができる。本明細書において説明した特定の製造方法のほかに、数多くの製造方法を使用して上記した構造体を形成することができる。上記した構成のこれらおよび他の変更および組み合わせは本発明から逸脱することなく利用することができるので、好ましい実施例についての上記説明は、請求の範囲に記載の本発明を限定するのではなく、例示するものとして理解されるべきである。
図１は、半導体チップに関して実施されている本発明の一の実施の形態に係る構成素子を示すが略平面図である。 図２は、図１に示す構成素子の概略底面図である。 図３は、図１に示す構成素子の一部を示す部分拡大図である。 図４は、チップおよび構成素子をボンディングツールとともに示す図３の４−４線概略部分断面図である。 図５は、図１−４のチップおよび構成素子から形成された集成体を示す部分概略図である。 図６は、製造における後の工程にある図５の集成体を示す図５の６ー６線部分概略断面図である。 図７は、本発明の別の実施の形態に係る構成素子の一部を示す部分平面図である。 図８は、図７の８−８線断面図である。 図９は、製造における後の工程にある構成素子をチップとともに示す図８と同様の図である。 図１０は、製造における後の工程にある構成素子とチップを示す図９と同様の図である。 図１１Ａ乃至１１Ｈは、製造における連続する工程にある図７−１０の構成素子の一部を示す部分図である。 図１２Ａ乃至１２Ｈは、それぞれ図１１Ａ乃至１１Ｈに示す構成素子の概略断面図である。 図１３Ａは、本発明の更に別の実施の形態に係る構成素子に一部を示す平面図であり、図１３Ｂは、本発明の更に別の実施の形態に係る構成素子に一部を示す底面図であり、図１３Ｃは、図１３Ａにおける１３Ｃ−１３Ｃ線断面図であり、図１３Ｄは、本発明の別の実施の形態に係る構成素子を示す図１３Ｃと同様の図である。 図１４は、図１３Ａおよび１３Ｂの構成素子を用いて形成した集成体を示す部分概略斜視図である。 図１５Ａは本発明の更に別の実施の形態に係る構成素子を示す部分概略底面図であり、図１５Ｂは本発明の更に別の実施の形態に係る構成素子を示す部分概略平面図であり、図１５Ｃは、図１５Ｂにおける１５Ｃ−１５Ｃ線断面図であり、図１５Ｄは、本発明の別の実施の形態に係る構成素子を示す図１５Ｃと同様の図である。

Claims (11)

  1. （ａ）支持構造体と、
    （ｂ）１つ以上の柔軟なリードとを備え、該各リードは前記支持構造体に取着された第１の端部と該第１の端部から離隔した第２の端部とを有し、各リードは反対方向を向く上面および底面を有する重合体ストリップと前記面の一方に配置された第１の金属層とを含み、前記第１の導電層は厚さが１０ミクロン未満である超小形電子接続構成素子。
  2. 前記第１の導電層は金属であることを特徴とする請求の範囲第１項に記載の構成素子。
  3. 前記第１の金属導電層は厚さが約２乃至約５ミクロンであることを特徴とする請求の範囲第２項に記載の構成素子。
  4. 前記リードは更に前記面の他方に配置された第２の導電層を有し、該第２の導電層は厚さが１０ミクロン未満であることを特徴とする請求の範囲第１項に記載の構成素子。
  5. 前記重合体ストリップは厚さが約１０ミクロン乃至約５０ミクロンであることを特徴とする請求の範囲第１項に記載の構成素子。
  6. 支持構造体と１つ以上のリードとを備え、該リードは前記支持構造体から突出し、該リードは支持構造体に取着された第１の端部を有するとともに第１の端部から離隔した第２の端部を有し、前記リードの接続部は反対方向を向く上面および底面を有する重合体ストリップと、前記上面に配置された第１の金属層と、該金属層から下方へ延びかつ前記第２の端部に隣接したリードから下方へ突出する金属突起とを含むことを特徴とする超小形電子接続構成素子。
  7. 前記第１の金属層は連係するストリップの底面に配置されていることを特徴とする請求の範囲第６項に記載の構成素子。
  8. 前記各ストリップは前記突起に整合してストリップの上面からストリップを介して少なくとも部分的に延びる孔を有することを特徴とする請求の範囲第７項に記載の構成素子。
  9. 前記各リードは更にストリップの上部側でストリップに配置された第２の金属層を有し、該第２の金属層はリードの第２の端部へ延びるとともにストリップの孔と整合しかつかかるリードと整合する孔を有することを特徴とする請求の範囲第８項に記載の構成素子。
  10. 支持構造体と、１つ以上のリードとを備え、該各リードは支持構造体に取着された第１の端部を有するとともに第１の端部から離隔した第２の端部を有し、前記各接続部は反対方向を向く上面および底面を有する重合体ストリップと、ストリップの底面に配置された第１の金属層とを含み、前記第１の金属層は第２の端部に隣接するリードの結合領域に延び、前記上面から少なくとも部分的に前記各ストリップは前記結合領域において前記重合体層を介して延びる孔を有することを特徴とする超小形電子接続構成素子。
  11. リードの第２の端部を構成素子の接点と並列配置する工程と、ボンディングツールが第１の金属層と係合するように前記リードの孔ボンディングツールを挿入しかつボンディングツールを介して第１の金属層にエネルギを与えることによりリードを接点に結合する工程とを備えることを特徴とする請求の範囲第８、９、または１０項に記載の接続構成素子を結合する方法。
JP2005338610A 1995-09-18 2005-11-24 誘電層を備えた超小型電子リード構造体 Withdrawn JP2006108704A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US392795P 1995-09-18 1995-09-18

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP51286397A Division JP3807508B2 (ja) 1995-09-18 1996-09-18 誘電層を備えた超小形電子リード構造体

Publications (1)

Publication Number Publication Date
JP2006108704A true JP2006108704A (ja) 2006-04-20

Family

ID=21708266

Family Applications (2)

Application Number Title Priority Date Filing Date
JP51286397A Expired - Fee Related JP3807508B2 (ja) 1995-09-18 1996-09-18 誘電層を備えた超小形電子リード構造体
JP2005338610A Withdrawn JP2006108704A (ja) 1995-09-18 2005-11-24 誘電層を備えた超小型電子リード構造体

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP51286397A Expired - Fee Related JP3807508B2 (ja) 1995-09-18 1996-09-18 誘電層を備えた超小形電子リード構造体

Country Status (7)

Country Link
US (1) US6329607B1 (ja)
EP (1) EP0956745A1 (ja)
JP (2) JP3807508B2 (ja)
KR (1) KR100407055B1 (ja)
CN (1) CN1103179C (ja)
AU (1) AU7161596A (ja)
WO (1) WO1997011588A1 (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6848173B2 (en) 1994-07-07 2005-02-01 Tessera, Inc. Microelectric packages having deformed bonded leads and methods therefor
US6228686B1 (en) 1995-09-18 2001-05-08 Tessera, Inc. Method of fabricating a microelectronic assembly using sheets with gaps to define lead regions
US6429112B1 (en) 1994-07-07 2002-08-06 Tessera, Inc. Multi-layer substrates and fabrication processes
US6361959B1 (en) 1994-07-07 2002-03-26 Tessera, Inc. Microelectronic unit forming methods and materials
US6261863B1 (en) 1995-10-24 2001-07-17 Tessera, Inc. Components with releasable leads and methods of making releasable leads
WO1998025302A1 (fr) 1996-12-04 1998-06-11 Shinko Electric Industries Co., Ltd. Dispositif a semi-conducteurs obture a la resine, fabrication dudit dispositif
US6687842B1 (en) 1997-04-02 2004-02-03 Tessera, Inc. Off-chip signal routing between multiply-connected on-chip electronic elements via external multiconductor transmission line on a dielectric element
US6557253B1 (en) 1998-02-09 2003-05-06 Tessera, Inc. Method of making components with releasable leads
EP1059019A4 (en) * 1998-02-09 2007-10-17 Tessera Inc COMPONENTS HAVING DETACHABLE WIRES
US6492201B1 (en) * 1998-07-10 2002-12-10 Tessera, Inc. Forming microelectronic connection components by electrophoretic deposition
WO2000008685A1 (fr) * 1998-08-03 2000-02-17 Shinko Electric Industries Co., Ltd. Substrat de cablage, son procede de fabrication, et dispositif a semiconducteur
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6675469B1 (en) 1999-08-11 2004-01-13 Tessera, Inc. Vapor phase connection techniques
US6664621B2 (en) 2000-05-08 2003-12-16 Tessera, Inc. Semiconductor chip package with interconnect structure
US7247932B1 (en) 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US6657286B2 (en) 2000-09-21 2003-12-02 Tessera, Inc. Microelectronic assembly formation with lead displacement
US6885106B1 (en) 2001-01-11 2005-04-26 Tessera, Inc. Stacked microelectronic assemblies and methods of making same
US7288739B2 (en) * 2001-02-26 2007-10-30 Sts Atl Corporation Method of forming an opening or cavity in a substrate for receiving an electronic component
US6632733B2 (en) 2001-03-14 2003-10-14 Tessera, Inc. Components and methods with nested leads
US7498196B2 (en) 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
US6809848B2 (en) * 2001-06-01 2004-10-26 Agere Systems Inc. MEMS device
US20030048624A1 (en) * 2001-08-22 2003-03-13 Tessera, Inc. Low-height multi-component assemblies
US6856007B2 (en) 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
DE10211875A1 (de) * 2002-03-18 2003-10-02 Mann & Hummel Filter Verfahren zum Vibrationsschweissen und Werkzeug zu dessen Durchführung
JP2004087802A (ja) * 2002-08-27 2004-03-18 Fujitsu Ltd 光通信装置
US7265045B2 (en) 2002-10-24 2007-09-04 Megica Corporation Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging
US20050023682A1 (en) * 2003-07-31 2005-02-03 Morio Nakao High reliability chip scale package
US7172465B2 (en) * 2005-02-22 2007-02-06 Micron Technology, Inc. Edge connector including internal layer contact, printed circuit board and electronic module incorporating same
US7332799B2 (en) * 2005-12-28 2008-02-19 Tessera, Inc. Packaged chip having features for improved signal transmission on the package
US7147479B1 (en) * 2006-02-08 2006-12-12 Lotes Co., Ltd. Electrical connector
US7582966B2 (en) 2006-09-06 2009-09-01 Megica Corporation Semiconductor chip and method for fabricating the same
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
SG148054A1 (en) 2007-05-17 2008-12-31 Micron Technology Inc Semiconductor packages and method for fabricating semiconductor packages with discrete components
TWI378546B (en) * 2009-09-16 2012-12-01 Powertech Technology Inc Substrate and package for micro bga
JP6001956B2 (ja) * 2012-08-10 2016-10-05 株式会社東芝 半導体装置
US20140264938A1 (en) * 2013-03-14 2014-09-18 Douglas R. Hackler, Sr. Flexible Interconnect
JP2018527761A (ja) * 2015-09-01 2018-09-20 アールアンドディー サーキッツ，インク． あらゆる場での相互接続のトレース
JP6906228B2 (ja) * 2017-08-18 2021-07-21 ナミックス株式会社 半導体装置

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2758797A (en) 1952-05-09 1956-08-14 Western Electric Co Tool for winding wire on terminals
NL283807A (ja) 1961-09-29
US3331125A (en) 1964-05-28 1967-07-18 Rca Corp Semiconductor device fabrication
US3374537A (en) 1965-03-22 1968-03-26 Philco Ford Corp Method of connecting leads to a semiconductive device
US3517438A (en) 1966-05-12 1970-06-30 Ibm Method of packaging a circuit module and joining same to a circuit substrate
JPS4826069B1 (ja) 1968-03-04 1973-08-04
US3684818A (en) 1970-10-20 1972-08-15 Sprague Electric Co Multi-layer beam-lead wiring for semiconductor packages
NL162580B (nl) 1970-12-17 1980-01-15 Philips Nv Werkwijze voor het ultrasoonlassen van draden op het metalen oppervlak van een drager.
US4030657A (en) 1972-12-26 1977-06-21 Rca Corporation Wire lead bonding tool
CH592365A5 (ja) 1975-12-23 1977-10-31 Esec Sales Sa
US4141712A (en) 1977-07-18 1979-02-27 Diacon Inc. Manufacturing process for package for electronic devices
US4234666A (en) 1978-07-26 1980-11-18 Western Electric Company, Inc. Carrier tapes for semiconductor devices
US4323914A (en) 1979-02-01 1982-04-06 International Business Machines Corporation Heat transfer structure for integrated circuit package
US4320572A (en) 1980-03-19 1982-03-23 Gte Products Corporation Die-stamped circuit board assembly having relief means-method of making
US4331740A (en) 1980-04-14 1982-05-25 National Semiconductor Corporation Gang bonding interconnect tape process and structure for semiconductor device automatic assembly
US4312926A (en) 1980-04-14 1982-01-26 National Semiconductor Corporation Tear strip planarization ring for gang bonded semiconductor device interconnect tape
US4413404A (en) 1980-04-14 1983-11-08 National Semiconductor Corporation Process for manufacturing a tear strip planarization ring for gang bonded semiconductor device interconnect tape
US4435741A (en) 1980-09-03 1984-03-06 Canon Kabushiki Kaisha Electrical circuit elements combination
US4616412A (en) 1981-01-13 1986-10-14 Schroeder Jon M Method for bonding electrical leads to electronic devices
US4380042A (en) 1981-02-23 1983-04-12 Angelucci Sr Thomas L Printed circuit lead carrier tape
JPS5856360A (ja) 1981-09-29 1983-04-04 Sumitomo Metal Mining Co Ltd Ｉｃ用リ−ドフレ−ム及びその製造方法
US4812421A (en) 1987-10-26 1989-03-14 Motorola, Inc. Tab-type semiconductor process
US4756080A (en) 1986-01-27 1988-07-12 American Microsystems, Inc. Metal foil semiconductor interconnection method
JPS6320846A (ja) 1986-07-15 1988-01-28 Shinkawa Ltd 外部リ−ド接合装置
GB8624513D0 (en) 1986-10-13 1986-11-19 Microelectronics & Computer Single point bonding method
US5057461A (en) 1987-03-19 1991-10-15 Texas Instruments Incorporated Method of mounting integrated circuit interconnect leads releasably on film
US4891104A (en) 1987-04-24 1990-01-02 Smithkline Diagnostics, Inc. Enzymatic electrode and electrode module and method of use
US5162896A (en) 1987-06-02 1992-11-10 Kabushiki Kaisha Toshiba IC package for high-speed semiconductor integrated circuit device
JPH0638417B2 (ja) * 1987-10-07 1994-05-18 株式会社東芝 半導体装置
US5059559A (en) 1987-11-02 1991-10-22 Hitachi, Ltd. Method of aligning and bonding tab inner leads
JPH01183837A (ja) 1988-01-18 1989-07-21 Texas Instr Japan Ltd 半導体装置
US4859806A (en) 1988-05-17 1989-08-22 Microelectronics And Computer Technology Corporation Discretionary interconnect
US4912547A (en) 1989-01-30 1990-03-27 International Business Machines Corporation Tape bonded semiconductor device
JPH02306690A (ja) 1989-05-22 1990-12-20 Toshiba Corp 表面実装用配線基板の製造方法
US5217154A (en) 1989-06-13 1993-06-08 Small Precision Tools, Inc. Semiconductor bonding tool
US4949453A (en) 1989-06-15 1990-08-21 Cray Research, Inc. Method of making a chip carrier with terminating resistive elements
US4931134A (en) 1989-08-15 1990-06-05 Parlex Corporation Method of using laser routing to form a rigid/flex circuit board
JPH03120746A (ja) 1989-10-03 1991-05-22 Matsushita Electric Ind Co Ltd 半導体素子パッケージおよび半導体素子パッケージ搭載配線回路基板
JP2501473B2 (ja) 1989-10-05 1996-05-29 シャープ株式会社 配線基板の製造方法
EP0433997A2 (en) 1989-12-19 1991-06-26 Rogers Corporation Improved connector arrangement system and interconnect element
US5007576A (en) 1989-12-26 1991-04-16 Hughes Aircraft Company Testable ribbon bonding method and wedge bonding tool for microcircuit device fabrication
US4989069A (en) 1990-01-29 1991-01-29 Motorola, Inc. Semiconductor package having leads that break-away from supports
JP3280394B2 (ja) 1990-04-05 2002-05-13 ロックヒード マーティン コーポレーション 電子装置
DE4115043A1 (de) 1991-05-08 1997-07-17 Gen Electric Dichtgepackte Verbindungsstruktur, die eine Kammer enthält
KR920702545A (ko) * 1990-06-26 1992-09-04 아이자와 스스무 반도체 장치 및 그 제조 방법
US5127570A (en) 1990-06-28 1992-07-07 Cray Research, Inc. Flexible automated bonding method and apparatus
EP0464232B1 (de) 1990-06-30 1994-03-16 Dr. Johannes Heidenhain GmbH Lötverbinder und Verfahren zur Herstellung einer elektrischen Schaltung mit diesem Lötverbinder
US5189363A (en) 1990-09-14 1993-02-23 Ibm Corporation Integrated circuit testing system having a cantilevered contact lead probe pattern mounted on a flexible tape for interconnecting an integrated circuit to a tester
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
JP2789384B2 (ja) 1990-10-16 1998-08-20 株式会社新川 タブテープへの半導体素子接合方法及び超音波ボンデイング装置
JP2513076B2 (ja) 1990-10-19 1996-07-03 日本電気株式会社 半導体装置の製造方法及びその装置
JPH04162543A (ja) 1990-10-25 1992-06-08 Fujitsu Ltd インナーリードボンディング用ツール
US5065504A (en) 1990-11-05 1991-11-19 Microelectronics And Computer Technology Corporation Method of forming flexible metal leads on integrated circuits
US5252784A (en) 1990-11-27 1993-10-12 Ibiden Co., Ltd. Electronic-parts mounting board and electronic-parts mounting board frame
JP2780498B2 (ja) 1991-01-31 1998-07-30 日本電気株式会社 シングルポイントボンディングツール
JPH04287939A (ja) 1991-02-21 1992-10-13 Mitsubishi Electric Corp ボンディング・ツール
US5130783A (en) 1991-03-04 1992-07-14 Texas Instruments Incorporated Flexible film semiconductor package
US5148967A (en) 1991-07-15 1992-09-22 Hughes Aircraft Company Apparatus and method for detecting missing interconnect material
US5193732A (en) 1991-10-04 1993-03-16 International Business Machines Corporation Apparatus and methods for making simultaneous electrical connections
US5225633A (en) 1991-10-04 1993-07-06 The United States Of America As Represented By The Secretary Of The Air Force Bridge chip interconnect system
JP3330387B2 (ja) 1992-01-24 2002-09-30 日本メクトロン株式会社 可撓性多層回路配線基板
US5177863A (en) 1992-03-27 1993-01-12 Atmel Corporation Method of forming integrated leadouts for a chip carrier
JPH0653277A (ja) 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
US5915752A (en) 1992-07-24 1999-06-29 Tessera, Inc. Method of making connections to a semiconductor chip assembly
US5390844A (en) 1993-07-23 1995-02-21 Tessera, Inc. Semiconductor inner lead bonding tool
US5398863A (en) 1993-07-23 1995-03-21 Tessera, Inc. Shaped lead structure and method
US5394009A (en) 1993-07-30 1995-02-28 Sun Microsystems, Inc. Tab semiconductor package with cushioned land grid array outer lead bumps
US5477611A (en) 1993-09-20 1995-12-26 Tessera, Inc. Method of forming interface between die and chip carrier
US5367763A (en) 1993-09-30 1994-11-29 Atmel Corporation TAB testing of area array interconnected chips
US5548091A (en) 1993-10-26 1996-08-20 Tessera, Inc. Semiconductor chip connection components with adhesives and methods for bonding to the chip
US5706174A (en) 1994-07-07 1998-01-06 Tessera, Inc. Compliant microelectrionic mounting device
US5518964A (en) 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5491302A (en) 1994-09-19 1996-02-13 Tessera, Inc. Microelectronic bonding with lead motion
US5629239A (en) 1995-03-21 1997-05-13 Tessera, Inc. Manufacture of semiconductor connection components with frangible lead sections
JP2716005B2 (ja) 1995-07-04 1998-02-18 日本電気株式会社 ワイヤボンド型半導体装置

Also Published As

Publication number Publication date
JP3807508B2 (ja) 2006-08-09
KR19990045755A (ko) 1999-06-25
CN1196869A (zh) 1998-10-21
KR100407055B1 (ko) 2004-03-31
US6329607B1 (en) 2001-12-11
EP0956745A4 (ja) 1999-11-17
CN1103179C (zh) 2003-03-12
JPH11513532A (ja) 1999-11-16
AU7161596A (en) 1997-04-09
WO1997011588A1 (en) 1997-03-27
EP0956745A1 (en) 1999-11-17

Similar Documents

Publication Publication Date Title
JP3807508B2 (ja) 誘電層を備えた超小形電子リード構造体
US6239384B1 (en) Microelectric lead structures with plural conductors
US6228686B1 (en) Method of fabricating a microelectronic assembly using sheets with gaps to define lead regions
US5994222A (en) Method of making chip mountings and assemblies
US6906422B2 (en) Microelectronic elements with deformable leads
EP0683517B1 (en) Semiconductor device having semiconductor chip bonded to circuit board through bumps and process of mounting thereof
US5346861A (en) Semiconductor chip assemblies and methods of making same
US4472876A (en) Area-bonding tape
US6361959B1 (en) Microelectronic unit forming methods and materials
US6828668B2 (en) Flexible lead structures and methods of making same
US5060052A (en) TAB bonded semiconductor device having off-chip power and ground distribution
JP3565835B1 (ja) 配線基板およびその製造方法ならびに半導体装置およびその製造方法
US5989939A (en) Process of manufacturing compliant wirebond packages
EP0279996A1 (en) Multiple chip interconnection system and package
US20020056922A1 (en) Semiconductor device, production method thereof, and coil spring cutting jig and coil spring guiding jig applied thereto
US6737265B2 (en) Microelectronic unit forming methods and materials
KR100594827B1 (ko) 반도체 장치의 제조 방법
US5768770A (en) Electronic packaging shaped beam lead fabrication
JP2968051B2 (ja) 半導体素子にばね接触子を実装するチップ相互接続キャリア及び方法
JP2001007252A (ja) 半導体装置およびその製造方法
JP2974840B2 (ja) 半導体素子の実装方法
JPH09246416A (ja) 半導体装置
JP3021508B2 (ja) 導電突起の形成方法
JPH0992675A (ja) 半導体装置及びその製造方法
JPH05326814A (ja) 電子回路素子搭載用リードフレーム

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080416

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080502