JPH11513532A - 誘電層を備えた超小形電子リード構造体 - Google Patents

Abstract

(57)【要約】 超小形電子接続構成素子（６２）は、金属導体を有する重合体ストリップ（４６、５０）により形成された柔軟なリード（３６）を有する。金属導体（４６、５０）は、極めて薄く、望ましくは厚さが５ミクロン未満とすることができ、良好な耐疲労性を発揮する。各ストリップ（４６または５０）は、２つの導体を有することができ、一方はチップ（６２）その他の超小形電子素子の接点に接続するための主導体即ち信号導体として作用し、他方は電位基準即ち接地導体として作用する。リードの電位基準導体は、良好な耐混線性を提供する。

Description

【発明の詳細な説明】 誘電層を備えた超小形電子リード構造体関連出願の相互参照 本願は、１９９５年９月１８日付で出願された米国仮特許出願第６０／００３ ，９２７号の特典を主張するものであり、本明細書においてはこの出願を引用し てその説明に代える。発明の分野 本発明は、半導体チップのような超小形電子素子の取着および接続に使用する 構成素子および方法に関する。発明の背景 半導体チップその他の超小形電子素子は、一般に、支持基板即ち回路板の回路 のような外部回路に接続しなければならない接点を有している。かかる接続を行 うための種々の処理および構成素子が、これまでに提供されてきた。例えば、ワ イヤボンディング集成体では、チップは基板に物理的に取着され、かつ、個々の 細いワイヤはチップの接点と基板の接点パッドとの間に接続される。テープ自動 化ボンディング法即ち「ＴＡＢ」法においては、ポリマの薄いフォイルのような 誘電支持テープに、チップよりもわずかに大きい孔が設けられる。金属リードの アレイが、誘電テープの一方の面に配設される。これらのリードは、各リードの 内端部が孔の縁部を越えて内方に突出するように孔の周囲から内方へ延びている 。これらの端部は、チップの接点の間隔と対応する間隔で並列配置されている。 リードの内端部はチップの接点パッドにボンディング即ち結合され、一方、リー ドの外端部は基板の接点パッドに取着される。「ビームリード」法においては、 チップには、チップの接点からチップの縁部を越えて外方に延びるリードが配設 される。チップは、リードの外端部が基板の適宜の接点パッド上に位置しかつリ ードが接点パッドに結合されるように基板に配置される。 半導体技術の急速な進歩により、所定のスペースに配置される接点およびリー ドの数をますます多くする必要性に迫られている。個々のチップには、数百ある いは数千の接点とリードが必要ともなっている。例えば、現在実施されている複 雑な半導体チップは、０．５ｍｍ以下の中心間距離で互いに離隔して配置された 複数列の接点を有する場合がある。かかる距離は、半導体技術のたゆまぬ進歩と ともに次第に短くなっている。接点がこのように接近して離隔配置されると、ワ イヤボンディング法におけるワイヤのような、チップ接点に接続されるリードと 、ＴＡＢおよびビームリード法において使用されるリードは、典型的には、幅が ０．１ｍｍ以下というように極めて微細な構造にしなければならない。かかる微 細構造は、製造の際に損傷と変形を受け易い。ボンディング処理の際の、意図す る位置からのリードのずれが小さい場合でも、最終集成体に欠陥が生ずることに なる。 例えば、米国特許第５，４８９，７４９号および第５，５３６，９０９号並び に１９９４年２月３日に公開されたＰＣＴ公開国際出願第９４／０３０３６号に 開示されているように、半導体チップを装着する構成素子には、１つ以上のギャ ップと該ギャップを介して延びる１つ以上のリードとを画成する重合体フィルム のような支持構造体を有するものがある。支持構造体は、多くの場合、端子を有 している。各リードは、ギャップの一方の側で支持構造体に固定して取着された 第１の端部と、第１の端部から離隔した第２の端部とを有する接続部を備えてい る。リード接続部の第１の端部は一般には、端子に接続される。各接続部の第２ の端部は、ギャップの反対側に取り外し自在に取着することができる。例えば、 各リードは、接続部の第２の端部を支持構造体に接続する脆弱な部分を有する場 合がある。このように、各リードは、支持構造体においてギャップを跨いでいる 。リードは、接続構成部素子がチップと並列配置される場合に、各リードがチッ プの連係する接点に対して所望の位置にまたは該位置に近接するように、適正な 配向をもって保持される。次に、各リードは、ギャップに入り込んで各リードを チップの適宜の接点と係合させるように下方に付勢するボンディングツールと係 合される。好ましくは、各リードは、この動作の際にボンディングツールにより ガイドされる。各リードは両端が支持されるので、リードはボンディング処理前 は所定の位置に保持される。リードがチップの接点に結合されると、支持構造体 の端子はチップに電気的に接続される。かくして、チップは、端子をより大きな 基板にはんだ結合するなどして、支持構造体の端子をこのより大きな基板に取着 することにより外部の回路に接続することができる。結合されたリードは、チッ プの接点と端子との間に柔軟な相互結合を提供することにより、チップと基板の 熱 膨張および熱収縮を補償することができる。’７４９および’９０９特許並びに ’０３６国際公開に開示されている構成素子およびボンディング方法は、凹凸の あるコンパクトで経済的なチップ実装を提供するとともに、数多くの利点を発揮 することができる。かかるチップ実装に対する更なる改善と向上が、米国特許第 ５，３９８，８６３号および米国特許第５，４９１，３０２号に開示されており 、本明細書においてはこれらの特許を引用してその説明に代える。’７９４特許 および’０３６公開に係るリードの取付において有用なボンディングツールが、 米国特許第５，３９０，８４４号に開示されており、本明細書においてはこの特 許を引用してその説明に代える。 上記した特許および公開に従って形成されるリードの接続部は、最も典型的に は、銅、金、白金、ニッケル、アルミニウム、銀およびこれらの金属の合金のよ うな金属からつくられる。多重金属層の組み合わせも使用することができる。’ ７４９特許および’９０９特許にはまた、支持構造体と一体的に形成された重合 体ストリップのような重合体ストリップをリードにおいて使用する技術が開示さ れている。かくして、重合体ストリップは、１つ以上の金属層とともに、リード 構造体の一部として作用する。これらの特許に開示されているある実施の形態に おいては、脆弱部は、金属層を遮断することにより形成される。これらの実施の 形態においては、重合体層は脆弱部を介して延びることにより、接続部の端部が 下方に変位されてチップと係合すると重合体層が破断するように構成されている 。これらの特許にはまた、重合体ストリップは片持ちリードにおいて、即ち、こ れらの特許の好ましい実施の形態に係るボンディング前は両端が支持されていな いリードにおいて使用することができると記載されている。これらの特許に教示 されている更に別の構成によれば、リード接続部の第１の端部に隣接する部分に おいてのみ、即ち、リードが支持構造体に接合する部分においてのみ、重合体ス トリップを補強体として提供している。リードの他の部分は、金属層のみから構 成されている。 他のリード構造体が、米国特許第５，５１８，９６４号に開示されており、本 明細書においてはこの米国特許を引用してその説明に代える。’９６４特許のあ る実施の形態に示されているように、超小形電子接続構成素子は、細長いストリ ップ状リードのアレイを有する誘電シートを備えることができる。各リードは、 シートに固定された端子端部と、シートに取り外し自在に接続された先端部とを 有することができる。使用の際には、シートは、チップまたはウエハ全体のよう な超小形電子素子と並列配置することができる。リードの先端部は、シートに取 着されたままの状態でチップの接点に結合される。ボンディングの後は、シート と超小形電子素子は、互いに離れるように動かされることにより、先端部はシー トから取り外されるとともに、リードはシートから離れて曲げられる。これによ り、リードは垂直方向に延びた柔軟な状態に保持される。 このような改良が行われているにも拘わらず、更なる改良が所望されている。 かくして、リードの形成を容易にしかつボンディング処理を容易にするようにポ リマ補強リードの構造を改良することが所望されている。 更に、動作の際に遭遇する曲げに対して一層良好な耐性を発揮するとともに、 比較的脆くて疲労し易い金属で形成しても、かかる問題に対して良好な耐性を発 揮することができるリード構成を提供することが所望されている。 更に、相互接続素子の電気的特性は、超小形電子回路の性能に全体として影響 を及ぼす。例えば、１９９３年発行、DoaneおよびFranzonn編集のElectrical De sign of Digital Multichip Module、第１１章、第５２５−５６８頁に掲載のPa ul D．FransonのMultichip Module Technologies and Alternatives-The Basic と題する論文に記載されているように、相互接続素子の電気的特性は回路の動作 の速度に影響を及ぼすことができる。超小形電子回路の電気的構成の完全な処理 は本明細書の範囲から外れるものであるが、信号伝送の質と、一の超小形電子素 子から他の素子への信号の伝播に必要な時間は、接続などを形成する伝送ライン の長さおよび特性インピーダンスのようなファクタにより左右される。回路板の 内部を延びる導体は、一般に、「ストリップライン」として提供される。多くの 場合、誘電層が導体と基準面との間に配設される。 しかしながら、回路板からチップの接点へ延びるリードは、これまではストリ ップラインとしては提供されることがなかった。従って、ワイヤボンディング、 ＴＡＢおよびビームリード法においては、リードは、導体に近接する電圧基準面 をもたない単独の導体に過ぎないものとなっている。従って、リードは、回路板 のストリップラインとは著しく異なる特性インピーダンスのような電気的特性を 有するものとなる。更にまた、上記した構造において利用されるリードは、「混 線」("crosstalk")を受け易い。一方のリードに伝わる信号は、隣接するリード および回路の接続された素子に擬似信号を誘起する可能性がある。混線の問題は 、リード間の狭い間隔により悪化するとともに、回路素子の動作速度が増加する につれて一層悪化する。かくして、リードの電気的特性を一層良好に制御するこ とができるとともに混線を一層起こりにくくすることができる超小形電子接続素 子および方法を提供することが待望されている。また、超小形電子素子に狭い間 隔で配置された接点と適合することができるコンパクトで経済的な構造体におい てかかるリードを提供することが特に待望されている。発明の概要 本発明は、これらの要望を満たすものである。 本発明の一の観点によれば、誘電支持構造体と、支持構造体に取着した複数の 軟質リードとを有する超小形電子接続構成素子が提供されている。各リードは、 柔軟な誘電部材と、主導体と、誘電部材に沿って主導体と同方向に延びる基準導 体とを有している。好ましくは、各柔軟な誘電部材は、上面と底面とを有する誘 電ストリップである。各リードの主導体はストリップの上面および底面の一方に 位置し、基準導体はストリップのもう一方の面に位置している。支持構造体は、 ストリップの上面および底面に連続する上面および底面を有する平坦なシート状 素子であるのが望ましい。端子が支持構造体の１つ以上の面に配置され、リード の主導体が端子に接続されている。ストリップと支持構造体は互いに一体的に形 成することができるとともに、同じ厚さあるいは異なる厚さに形成することがで きる。最も好ましくは、支持構造体は、共通する誘電シートの一部として形成さ れる。構成素子は、導電性の第１のポテンシャル即ち電位(potential)基準素子 、即ち、支持構造体の表面に位置する電位面を有するのが好ましい。リードの少 なくとも幾つかの基準導体は、第１のポテンシャル基準素子即ち電位基準素子に 電気的に接続されている。 一の構成においては、第１の電位基準素子は、支持構造体の上面に位置すると ともに、孔を有している。端子は、孔内の基板の上面に配置されている。端子の 少なくとも幾つかは、第１の電位基準素子から電気的に隔離されている。リード の基準導体は、ストリップの上面に位置するとともに第１の電位基準素子と連続 しており、一方、リードの主導体はストリップの底面に配置されている。構成素 子は、端子の少なくとも幾つかから支持構造体の底面へ延びる導電性バイア(via )を有することができ、リードの少なくとも幾つかの主導体は、支持構造体の底 面に沿って延びる導電性トレース(trace)などによりバイアに接続されている。 本発明のこの観点によれば、基準導体、主導体および誘電体は、柔軟なリード に沿って延びる対をなす導体を形成する。かかる各対をなす導体は、トレースに より画成される別のストリップライン即ち対をなす導体および第１の電位基準素 子と連続させることができる。対をなす導体リードは、混線に対して実質上耐性 を有する。リード接続部は、チップその他の超小形電子素子の接点に結合される ようになっている。 本発明の別の観点によれば、上記した構成素子を、支持構造体の底面およびス トリップに対面する前面を有する超小形電子構成素子とともに有する集成体が提 供されており、超小形電子素子は前面に接点を有している。リードの主導体は、 超小形電子素子の接点に接続され、リードの基準導体は接点の近くまで延びてい る。 本発明の更に別の観点によれば、支持構造体と、１つ以上の柔軟なリードとを 備えた接続構成素子が提供されている。各リードは、支持構造体に取着された第 １の端部と、第１の端部から離隔した第２の端部とを有する接続部を備えている 。各リードは、第１の端部と第２の端部との間を延びる柔軟な誘電ストリップを 有しており、ストリップは反対側を向く上面と底面とを有している。各リードは また、ストリップの面の一方を覆う第１の導体即ち導電層を有している。第１の 導体は、厚さが１０ミクロンよりも小さく、好ましくは約５ミクロンよりも小さ く、最も好ましくは約２ミクロン乃至約５ミクロンである。本発明のこの観点に 係る構成素子は更に、柔軟な誘電ストリップの他方の面を覆う第２の導体を有す ることができる。第２の導体は、第１の導体に関して上記したのと同じ厚さを有 することができる。第１と第２の導体は金属であるのが望ましい。誘電ストリッ プは、厚さが約１０ミクロン乃至約５０ミクロンの柔軟な重合体ストリップであ るのが 望ましい。本発明のこの観点によれば、柔軟な誘電ストリップはリード接続部の 構造強度の有意の部分、望ましくは大部分を提供している。かくして、導電層は 、実質上、導電性を提供するように作用する。本発明のこの観点によれば、導電 層が脆弱でありあるいは耐屈曲疲労性を欠いていると広くみなされている金属の ような材料から形成される場合でも、１０ミクロン未満、望ましくは約５ミクロ ン未満の極めて薄い層により優れた耐屈曲疲労性を得ることができる。かくして 、金属導電層は、銅および銅ベースの合金のような低コストの金属から形成する ことができる。金属層は金のような他の金属の複数のより小さな層またはコーテ ィングを含むことができ、あるいは金のような金属から全体を形成することがで きる。金のような比較的コストの高い金属が使用される場合にも、かかる薄層を 形成するのに必要な金の量を最小にすることができる。更にまた、かかる薄い導 電層とすれば、層をめっきしあるいはエッチングするのに必要な処理時間は著し く短くすることができる。 最も好ましくは、各リードにおける接続部の第２の端部は、支持構造体に取り 外し自在に取着される。例えば、各リードの第２の端部は、リードの脆弱部によ り支持構造体に取着することができる。本発明のこの観点に係るリードは、’７ ４９特許および’９０９特許に関して上記したリードと同様の利点を提供するこ とができる。本発明のこの観点に係る特に好ましい接続構成素子は、接続部の第 １の端部から接続部の第２の端部へ延びるが、脆弱部を介しては延びない柔軟な 重合体層を有する。かくして、脆弱部は、重合体層を欠いているが、１つ以上の 金属層を有している。上記したような著しく薄い金属層が使用される場合には特 に、金属層は容易に破断することができ、信頼性のある脆弱接続部を提供するこ とができる。 本発明の更に別の変形例によれば、上記のような重合体層を有するリードは、 ’９６４特許に記載のような構造体に組み込むことができるとともに、この特許 に記載されているようなボンディングおよび変形処理に使用することができる。 本発明の別の観点によれば、ボンディングを容易にするように適合されたリー ドを有する接続構成素子が提供されている。かくして、各リードは、支持構造体 に取着された第１の端部と、第１の端部から離隔した第２の端部とを有する上記 したような接続部を備えている。この観点においても、各接続部は、反対方向を 向く上面と底面とを有する重合体ストリップと、これらの面の一方を覆う第１の 金属層とを含んでいる。本発明のこの観点に係る接続構成素子は、リードの金属 層から下方へ延びるとともに、接続部の第２の端部に隣接する結合領域における リードの残りの部分から下方へ突出する金属突起を有している。この金属突起に より、リードを介して印加される音波または超音波エネルギの集中を容易にする ことができる。第１の金属層が重合体ストリップの上面に配置される場合には、 突起はストリップを介して延びるように形成することができる。あるいは、チッ プその他の超小形電子素子の接点に対するボンディング用の主導体を形成する層 は、ストリップの底面に配置することができる。この場合には、誘電ストリップ は、結合領域において孔を有するのが望ましい。以下において説明するように、 ボンディングツールは、エネルギを中間に介在する重合体層を介して伝達させる ことを必要とせずに、エネルギがツールから底面の金属層に直接印加することが できるように孔に係合させることができる。更にまた、孔により、ツールとリー ドとを堅固に相互係合させることができるので、ツールはボンディング処理の際 にリードを案内することができる。 本発明の更に別の観点によれば、上記したような接続構成素子を結合する方法 および上記したような超小形電子構成素子を製造する方法が提供されている。図面の簡単な説明 図１は、半導体チップに関して実施されている本発明の一の実施の形態に係る 構成素子を示すが略平面図である。 図２は、図１に示す構成素子の概略底面図である。 図３は、図１に示す構成素子の一部を示す部分拡大図である。 図４は、チップおよび構成素子をボンディングツールとともに示す図３の４− ４線概略部分断面図である。 図５は、図１−４のチップおよび構成素子から形成された集成体を示す部分概 略図である。 図６は、製造における後の工程にある図５の集成体を示す図５の６ー６線部分 概略断面図である。 図７は、本発明の別の実施の形態に係る構成素子の一部を示す部分平面図であ る。 図８は、図７の８−８線断面図である。 図９は、製造における後の工程にある構成素子をチップとともに示す図８と同 様の図である。 図１０は、製造における後の工程にある構成素子とチップを示す図９と同様の 図である。 図１１Ａ乃至１１Ｈは、製造における連続する工程にある図７−１０の構成素 子の一部を示す部分図である。 図１２Ａ乃至１２Ｈは、それぞれ図１１Ａ乃至１１Ｈに示す構成素子の概略断 面図である。 図１３Ａおよび１３Ｂは、それぞれ、本発明の更に別の実施の形態に係る構成 素子に一部を示す平面図および底面図である。 図１３Ｃは、図１３Ａにおける１３Ｃ−１３Ｃ線断面図である。 図１３Ｄは、本発明の別の実施の形態に係る構成素子を示す図１３Ｃと同様の 図である。 図１４は、図１３Ａおよび１３Ｂの構成素子を用いて形成した集成体を示す部 分概略斜視図である。 図１５Ａおよび１５Ｂは、それぞれ、本発明の更に別の実施の形態に係る構成 素子を示す部分概略底面図および平面図である。 図１５Ｃは、図１５Ｂにおける１５Ｃ−１５Ｃ線断面図である。 図１５Ｄは、本発明の別の実施の形態に係る構成素子を示す図１５Ｃと同様の 図である。好ましい実施の形態の詳細な説明 本発明の一の実施の形態に係る接続構成素子は、中央領域１２と、周辺領域１ ４と、中央領域を周辺領域から分離する一連のスロット１７とを有する重合体フ ィルム支持構造体１０を備えている。スロット１７は、互いに結合されて、中央 領域を囲むリング状の環状チャンネルを形成している。フィルム１０の支持構造 体は、DuPont Chemical Corporationから商標KAPTON Eが付されて販売されてい る 材料である、厚さが好ましくは約１０ミクロン乃至約５０ミクロン、より好まし くは約１０ミクロン乃至約２５ミクロンのポリイミドのような柔軟なシート状誘 電材料から形成することができる。フィルム１０は、図１に示す上面１６と、図 ２に示す底面１８とを有している。中央領域１２においては、上面１６は、薄い 金属導電層の形態をなす第１のポテンシャル基準面即ち電位基準面２０により実 質上覆われている。層２０は、以下において説明するように、接地面(ground pl ane)として使用することができる。層２０には、数多くの孔２２が形成されてい る。複数の金属バイアライナ２４が、孔２２および支持構造体即ち誘電フィルム を介して中央領域１２の底面１８に延びている。各バイアライナ２４は、支持構 造体の上面１６に露出端子を提供している。バイライナ２４のほとんどは、層２ ０から電気的に隔離されており、層とは接触していない。幾つかのバイアライナ ２４ａは、図６に示すように、孔２０の縁部からバイア２４ａに内方へ延びる小 さい柔軟な金属ブリッジ２６により電気的に接続されているとともに、金属バス ２８が支持構造体の上面１６のスロット１７の外縁部と平行して周辺領域１４の 周囲を延びている。同様のバス３０が支持構造体の底面１８の周辺領域の周囲を 延びている。 第２のポテンシャル即ち電位基準素子３２が、中央領域１２において支持構造 体の底面に配置されている。第２の電位基準素子３２はまた、金属の薄層とする ことができる。しかしながら、第２の電位基準素子３２は、中央領域の比較的小 さな部分だけを覆っている。複数の金属トレース３４が、バイアライナ２４の底 端部から中央領域の縁部に向けて従ってスロット１７に向けて中央領域の底面に 沿って延びている。 複数のリード３６がスロットを介して延びている。各リード３６は、支持構造 体の中央領域１２に取着された第１の端部３８と、支持構造体の中心領域から離 隔しかつ第１の端部３８から離隔した第２の端部とを有する接続部を備えている 。各リードの接続部は、中央領域において支持構造体の上面１６と連続する上面 ４４と、中央領域において支持構造体の底面１８と連続する底面４６とを有する 誘電ストリップ４１を備えている。各リードは更に、ストリップ４０の底面４６ を覆う金属ストリップの形態をなす主導体４８と、ストリップ４０の上面を覆う 電 位基準導体５０とを備えている。導体４８および５０は、金属薄膜として形成さ れている。好ましくは、導体４８および５０は、厚さが約１０ミクロン未満、よ り好ましくは約５ミクロン未満、最も好ましくは約２ミクロン乃至約５ミクロン である。各主導体４８はトレース３４と連続しているので、各主導体はバイアラ イナ２４の少なくとも１つと電気的に接続され、従って、上面のバイアライナに より画成される端子の少なくとも１つに電気的に接続されている。トレース３４ の幾つかは第２の電位基準素子３２に電気的に接続されているので、これらのト レースに取着された特定の主導体４８は幾つかのバイアライナに接続されている 。かくして、第２の電位基準素子３２に接続されたトレース、主導体４８および バイアライナ２４の全ては、互いに電気的に接続されている。以下において更に 説明するように、これらの素子は、連係する半導体チップの電源接続体として作 用する。種々のリードの電位基準導体５０の全ては、第１の電位基準素子即ち接 地面２０と連続する。 各リード３６は、第２の端部４０に隣接する接続部の結合領域において主導体 即ち金属層４８から下方へ延びる突起５２を有している。各リードはまた孔５４ を有しており、孔５４は、突起５２と、孔５４に整合された電位基準導体５０の 孔とに整合されて、結合領域における重合体層４１の中へ下方へ延びているので 、孔５４は構成素子の上面に開口している。各重合体ストリップ４１の上面に電 位基準導体５０を形成する金属層は、周辺領域１４の上面のバス２８と連続して いる。しかしながら、重合体ストリップ４１と下部金属層４８は、接続部の第２ の端部４０と周辺部１４の重合体層との間でこれらの層にギャップ５６を提供す るように中断されている。これにより、取着部の第２の端部４０は上面の金属層 の小さい部分５８だけを介して周辺部１４に取着された状態となる。図３に明瞭 に示すように、この部分５８の幅Ｗは、金属層の隣接部の幅よりも小さく形成さ れている。かくして、金属層の部分５８は、接続部の第２の端部４０と支持構造 体の周辺部１４との間に脆弱接続部を構成している。発泡体、ゲルまたエラスト マのような順応性のある誘電パッド６０が、中央部の底面１８の下に配置されて いる。 使用に際しては、接続構成素子は、接点６６が設けられた前面６４を有するチ ップ６２に集成される。接点６６は、チップの周辺に沿って列をなして配置され ている。接続構成素子は、接点の各列がスロット１７の１つに沿って延びるよう に、チップと整合されている。リードの接続部３６、特に、リードの結合領域お よび突起５２は接点６６と整合されている。支持構造体の中央領域１２は、チッ プの中央を覆うとともに、順応性のある層６０を介してチップの前面６４に支持 されている。リング状支持体６８がチップの周辺を包囲するとともに、支持構造 体の周辺領域１４を支持するように配設されている。ボンディングツール７０が 、各リード３６と係合するように、集成体の上部から下方へ前進される。図４に 明瞭に示すように、ボンディングツールは、底端部に突起７２を有している。こ の突起は、上部金属層即ち基準導体５０と誘電ストリップ４１とを組み合わせた 厚さよりもわずかに長く形成されているので、突起７２は下部金属層即ち主導体 ４８の上面に当接する。ツールの肩部７８もまた、上部金属層即ち基準導体５０ に当接することができる。ツールが下方へ前進すると、接続部の第２の端部４０ を下方へ付勢するので、脆弱部５８の上部金属層を破断する。 ツールの連続動作により、突起５２がチップの接点６６と係合するまで接続部 の第２の端部４０は下方へ付勢される。かかる下方向の動きの際に、ボンディン グツール７０は、各リードを適宜の接点６６と精確に整合して案内するように側 方へ動くことができる。ボンディングツールは、適宜の機械可視系（図示せず） により制御することができる。ボンディングツールはまた、リードの第１の端部 ３８の方向へリードに対して長手方向に動くことにより、リードを略湾曲したＳ 字形状に形成するのが好ましい。リードの整合、曲げおよびボンディングのこれ らの処理は、本明細書において引用されている特許において詳細に説明されてい る。しかしながら、図１−６のリードを使用する処理においては、ボンディング ツールとリードとの係合は、突起７２の孔５４への係合により行われる。この係 合により、ボンディングツールはリードの第２の端部を側方向と長手方向の両方 に動かすことができる。リードが適宜の接点６６と係合すると、突起５２は接点 に当接する。熱および音波または超音波エネルギを印加して突起５２を接点に結 合するなどして、エネルギがツール７０を介して印加される。突起７２は下部金 属層の金属に直接当接するので、エネルギ重合体誘電ストリップ４１を通ること なく、金属−金属接触により効率的に伝達される。 得られた集成体は、チップ前面６４の中央部を覆う支持構造体の中央部を有す るとともに、チップの端子に取着された種々のリードの接続部５０を有している 。各重合体ストリップの底面の主導体即ち下部金属層４６は、チップの接点６６ に接続されている。かくして、チップの各接点６６は、中央領域１２の底面のト レース３４とバイアライナ２４の一方とに接続されることにより、各接点を中央 領域即ちチップキャリヤ１２の上面の端子に接続している。上記したように、ト レース３４の幾つか従って周辺導体４６とチップ接点６６の幾つかは、中央領域 １２の底面の第２の電位基準素子３２（図６）に共通に接続されている。これら の接続されたリードは、チップの電源接続体として使用されるのが好ましい。か くして、このように接続された特定のチップ接点は、チップの電源入力端子とな る。電位基準導体５０と第１の電位基準素子２０は、主導体４６のほとんどから 電気的に隔離されている。かくして、リード接続部３６は、１対の電気的に隔離 された共通に延びる導体４６および５０を有する個々のストリップラインコネク タを提供している。上記したように、バイア２４ａの幾つかは、第１の電位基準 素子２０に電気的に接続されることにより、導体４６の幾つかおよび幾つかのチ ップ接点６６を第１の電位基準素子に接続する。好ましくは、第１の電位基準素 子とこれらの接続されたチップ接点および端子は接地電位に接続され、集成体の 接地基準として作用する。 はんだマスク層７６（図６）が、中央領域１２の上面および周辺領域１４の上 面に被着されている。はんだマスク層は、バイア即ち端子２４と整合された開口 を有している。ゲルまたはエラストマ７８のような軟質で順応性のある封入材が 、リード接続部３６を包囲する間隔部において、はんだマスク層の下に配設され ている。はんだボール８０のような導電性ボンディング材が端子２４に設けられ ている。チップ６２の後面６５と支持体６８の対応する面とは、適宜の金属の熱 スプレッダにより覆われている。かくして、得られる集成体は完全に包装された チップとなる。集成体は、標準的な面実装技術を使用し、ボンディング材を活性 化することにより回路板その他の回路パネルに実装することができる。 使用の際には、加熱と冷却による寸法の変化により、バイアライナ即ち端子２ ４が、チップ接点６６に対してチップの前面６４と平行する水平方向とチップに 接離する垂直方向の両方に動く可能性がある。順応性のある層６０と、柔軟なリ ード３６と、柔軟なチップキャリヤ即ち支持構造体の中央領域１２とにより、端 子はチップ接点に対して自由に動くことができる。かかる動きの際に、リード３ ６は撓む。著しく薄い金属導体４６と５０は、大きな疲労を受けることなく撓む ことができる。従って、金属導体は、リードの繰り返される撓みにより誘発され る疲労破損に対して実質上耐性を有する。更に、封入材７８はリードの応力を制 限するととともに、集成体の耐疲労性を高める。 動作においては、信号が端子２４とチップの接点６６との間に伝送されると、 二重導体リードは隣接するリードの信号間の混線に対して実質上耐性を発揮する 。トレース３４と第１の電位面素子即ち接地合２０もまた、チップキャリヤ即ち 中央領域１２の底面に沿って信号伝送用の二重導体ストリップラインリード構成 体を提供している。二重導体即ちストリップラインリード構成体はリード３６を 介してリード３６の中に担持されるので、各リードと連係するトレースとの間に は良好な接続性が確保され、トレースとリードとの接合点において単位長さ当た りの特性インピーダンスに急な変化のない滑らかな遷移が得られる。これらの因 子の全てにより、系の高速動作が容易となる。 好ましくは、中央領域１２の上面の第１の電位基準素子２０と、ストリップ４ １の上面の基準導体５０と、周辺領域の上面のバス２８とは互いに一体的に形成 され、一方、中央領域の底面のトレース３４と、ストリップの底面の主導体４６ と、周辺領域の底面のバス３０も一体に形成されている。最も好ましくは、構成 素子を形成するために、先づ、連続するポリマシートの上面と底面を連続する金 属層で覆う。金属層は、所定のマスタ層を被着しかつマスク層に写真パターニン グを行うなどして、エッチングを行い種々の特徴を形成する。重合体層のスロッ ト１７、孔５４およびギャップ５６、並びに、バイアライナ２４を収容する層１ ０のバイアは、重合体層をレーザ融除しおよび／または化学エッチングすること により形成することができる。この形成工程においては、金属素子は、重合体層 のエッチングまたは融除においてマスクとして作用することができる。上部およ び底部金属層、従って、電位面素子、導体およびトレースは銅その他の銅ベース の合金、最も好ましくはベリリウム銅から形成することができる。各金属層はま た、金、白金などのような金属の１つ以上の別の層またはコーティングを含むこ とができる。これらの下層は、約０．２乃至約２．０ミクロンの厚さにすること ができる。これらは、下にある金属を酸化および腐食から保護する。バイアライ ナ２４および突起５２は、銅、ニッケル、金その他の適宜の材料から形成するこ とができる。従来のめっき処理により被着するのが好ましい。突起５２の底面は 、チップ接点６６と金属結合を形成する金その他の材料の層で覆うのが好ましい 。 本発明の別の実施の形態に係る構成素子は、図１−６に示す構成素子のリード と同様のリード１３６（図７）を有する。かくして、各リードは、チップの上面 を覆う基準導体即ち上部金属層１５０と、ストリップの底面を覆う主導体即ち底 部金属層１４８とを有する重合体ストリップ１４１を含んでいる。この実施の形 態においても、各リードの第１の端部１３８は、誘電シート即ち支持構造体１１ ０に固定して接続され、一方、各リードの第２の端部１４０はリードの第２の端 部から支持構造体に跨る上部金属層の小さな部分による構成される脆弱素子１５ ８によって、誘電シート即ち支持構造体に取り外し自在に取着されている。しか しながら、この実施の形態においては、リードは、支持部材の実質上全面に亘っ て延びる「エリアアレイ」("area array")、即ち、格子状に配置されている。各 リードは、支持構造体の個々のギャップまたは孔１１７を介して延びている。端 子即ちバイア１２４もまた、支持構造体の略全面に亘って延びるエリアアレイに 配置されているので、端子はリードおよび孔とともに散在配置されている。各リ ードの主導体１４８は、支持構造体の底面に沿って延びる短いトレース１３４に より隣接するバイア１２４の底端部に接続されている。支持構造体の上面は、支 持構造体の上面の第１の電位基準素子１２０により実質上覆われており、電位基 準素子１２０はリードの上面の基準導体１５０と一体となっている。バイア１２ ４は、誘電支持層１１０を介して延びるとともに、上面の電位基準素子１２０の 孔を介して延びている。かくして、バイア１２４と、これに連係する、底面の主 導体１４８およびトレース１３４とは、上面の第１の電位基準素子から電気的に 隔離されている。しかしながら、幾つかのバイア１２４ａは、上記したのと同様 なブリッジ１２６により第１の電位基準素子に接続されている。 図７および８に示す構成素子は、チップがチップ前面を覆うエリアアレイに分 布された接点を有するように構成されている以外は、図１−６に関して上記した 構成素子と実質上同じ態様で構成することができる。この場合にも、構成素子は 、チップの接点担持前面の上方に配置され、孔１１７と整合される孔を有する順 応性のある層（図示せず）によりチップの前面の上方に支持されている。図４に 関して上記したツールと同様のツールを各リードの上部の孔１５４と係合させて 、各リードを下方へ付勢するとともに、突起１５２をリードの接点と係合させる ことができる。 上記した構成素子はまた、図９および１０に示すようなボンディング処理に供 することができる。リードを有する支持構成体１１０を含む図７および８に示す 構成素子は、超小形電子素子１６２と整合される。構成素子と超小形電子素子は 、一対の対向するプレート状ツール１９０と１９２との間に配置されるとともに 、リードの底面の突起１５２をチップの接点１６６に結合するように加熱および 加圧下で同時に付勢される。このボンディング処理の際には、リード１３６の先 端即ち第２の端部１４０は脆弱素子１５８により誘電支持層１１０の所定の位置 に保持される。ボンディング後は、はんだマスク層１７６（図１０）が構成素子 の上面に被着され、誘電支持層の孔（図７）を閉じる。構成素子と超小形電子素 子１６２は、接続構成素子の支持構造体が超小形電子素子１６２から離れて上方 へ動くように、垂直方向の動きの成分Ｖをもって互いに対して動かされる。かく して、リードの先端即ち第２の端部１４０は、リードの端子即ち第１の端部１３ ８に対して下方に動くことにより、リードを垂直方向に延びる略Ｓ字形状に曲げ る。流動性のある液体の順応性材料１６０が接続構成素子の誘電層１１０とチッ プ１６２の前面との間に注入され、硬化されて、誘電層とチップ前面との間の所 定の個所に軟質の順応性のある層を形成する。結合、移動および注入処理は、上 記した米国特許第５，５１８，９６４号に実質上従うことができる。誘電層とチ ップとを互いに相対的に動かす工程は、誘電層と超小形電子素子即ちチップとの 間に加圧下で流体を注入することにより、全体または一部を行うことができる。 加圧下で注入される流体は、流動性のある液体封入材１６０とすることができ、 あるいは、その後に流動性流体により置換される気体とすることができる。’５ １８ 特許に更に開示されているように、誘電層および超小形電子素子の垂直方向の動 きは、各リードの第２の端部即ち先端部１４０をリードの第１の端部即ち端子１ ３８へ向けて動かしてリードをＳ字状に容易に曲げることができるように、水平 方向への相対的な動きを伴うことができる。あるいは、垂直方向の動きは、誘電 シート１１０および超小形電子素子即ちチップ１６２の相対的な水平方向の動き なしに行うことができる。かくして、リードは、米国特許第５，５１８，９６４ 号に教示されているように、製造されたままで構成素子の水平面内で湾曲させる ことができる。これにより垂直方向の動きが容易となる。別の構成においては、 本発明に係る、重合体ストリップと重合体ストリップを覆う金属導体とを有する リードは、１９９５年９月１２日付で出願され、本譲受人に譲渡された米国特許 仮特許出願第６０／００３，６１９号に記載され、あるいはThomas DiStefanoお よびJohn W.Smithの名義で１９９６年９月１２日付で出願され、本譲受人に同じ く譲渡された、発明の名称が「リード構造体」(Lead Configurations)の、前記 仮出願の利益を主張した非仮特許出願に記載されている物理的な構成で組み立て ることができる。本明細書においては、これらの出願を引用してその説明に代え る。更に、本発明に係るリードは、１９９６年９月１２日付で出願された、発明 の名称が「湾曲リード構造体」(Curved Lead Configurations)で、同じく譲渡さ れたThomas DiStefanoの米国特許仮出願に教示されている構成で組み立てること ができる。 構成素子を、図９および１０の集成方法において使用しようとする場合には、 リードの先端即ち第２の端部の突起１５２には、上記した’９６４特許に教示さ れているように熱または圧力により活性化するのに適したボンディング材料が設 けられている。使用することができる適宜のボンディング材料には共融ボンディ ング材料がある。例えば、リードまたはチップ接点が金を含む場合には、ボンデ ィング材料は、錫、ゲルマニウムおよびこれらの混合物よりなりなる群から選ば れる金属のような、金と低融点共融混合物を形成するように選定される金属を含 むことができる。他の適宜のボンディング材料には、液相を形成することなく導 電金属層即ち主導体とチップの接点との間に結合を形成するのに適した拡散ボン ディング材料、はんだあるいは金属担持重合体組成物が含まれる。あるいは、各 リード先端部は、リードを下方へ曲げることなく、リードを図１−８に関して上 記したようなツールと係合させることにより、連係するチップに結合させること ができる。ボンディング後は、誘電層１１０を、リードを下方へ曲げかつ脆弱部 １５８を図９および１０に関して上記した態様で破断するように、超小形電子素 子１６２から離れて動かすことができる。 ’９６４特許に更に記載されているように、単一の接続構成素子を、多数のチ ップを含むウエハ全体の前面即ち接点担持面に結合することができ、あるいは幾 つかの個々のチップその他の超小形電子素子の集成体に結合することができる。 更に、接続構成素子は、誘電支持構造体１１０の面を延びあるいは複数のチップ 即ち超小形電子素子を相互接続するようにかかる構造体内を延びる別のリードま たはトレース（図示せず）を含むことができる。 図１１Ａ−１１Ｈおよび図１２Ａ−１２Ｈに示すように、図７−１０の構成素 子を製造する方法においては、先づ、上記した金属の連続層２００および２１０ を上面および底面にそれぞれ有する誘電層１１０が提供される。フォトレジスト ２３０および２４０を上部および底部金属層２００および２１０に被着し、図１ １Ｂおよび1２Ｂに示すように写真パターニングを行う。次に、上部および底部 層に図１１Ｃおよび１２Ｃに示すようにエッチングを行う。フォトレジストを除 去し、図１１Ｄおよび１２Ｄに示すように、背後にパターン化された金属層を有 する誘電層１１０を得る。この処理により、上部金属層に孔２４２およびリング ２４４が形成される。リング２４４は、最終的には、バイアライナ１２４の上部 を形成する。同じ処理により、リードを形成すべき各領域の両側で上部層に開口 ２４６が形成される。開口２４６は、脆弱素子１５８を構成する狭いブリッジ部 を画成する。また、マスキングおよびエッチング処理により、リードを形成すべ き各領域の先端に隣接して上部金属層に孔２４７が形成されるとともに、各リン グ２４４の中央に別の孔２４９が形成される。底部層のレジストパターニングお よび底部層のエッチングにより、トレース１３４とともに、誘電層の底面に個々 のストリップ即ち主導体１４８も形成され、ストリップ１４８の延長部を構成す る。各トレース１３４は、リング２４４内を孔２４９の下まで延びている。レー ザと、モリブデンまたはレーザの照射に耐性がある他の材料から形成されるマス ク２５２とを使用し、孔１５４および１５５を、層１１０内に上面から上部金属 層の孔２４７および２４９を介して形成する。この処理の際に、上部金属層はマ スクとしても作用し、孔１５４および１５５の位置を制限する。次に、別のフォ トレジストを、開口を孔２４９とだけ整合させた状態で被着し、導電性のバイア ライナ１２４がこれらの孔に形成されることにより、各バイアライナがトレース １３４に金属的に結合される。バイアライナは、従来の電気めっき方法その他の 適宜の被着方法により形成することができる（図１１Ｆおよび１２Ｆ）。底面に 別のフォトレジストを使用し、導電性ボンディング材料をリード１４８の先端領 域にめっきすることにより突起１５２が形成される（図１１Ｇおよび１２Ｇ）。 フォトレジストを除去した後、上部層の開口内にレーザを使用して誘電層を更に 融除することにより、各リード１３６の構造素子を構成する誘電材料の細長いス トリップを画成する孔１１７が形成される。 本発明の別の実施の形態に係る構成素子（図１３Ａ−１３Ｃおよび図１４）は 、重合体ストリップ３４１の上面に導体３４８を１つだけ有している。導電金属 突起即ちバンプ３５２が、リードの結合領域において重合体誘電層３４１の孔を 介して導体３４８から下方へ延びている。脆弱部３５８は、リードの隣接部より も狭い幅を有しているが、金属層即ち導体３４８と重合体層３４１の双方を備え ている。この実施例においては、リードは上面の中へ延びる孔は有していない。 リードが使用される場合には、リードには米国特許第５，３９０，８４４号に教 示されているボンディングツールが係合する。熱および超音波エネルギを金属層 ３４８の上面を介して印加し、チップの接点に金属突起３５２を介して伝達する ことができる。図１３Ａ−１３Ｃおよび図１４に示すリードは、中央領域３１２ および誘電支持構造体の周辺領域３１４に接続されており、図１−６に関して上 記したように配設することができる。この実施の形態においても、各リードは、 ボンディングツールにより下方に付勢することができ、これにより個々のリード の脆弱部３５８が破断される。図１４に明瞭に示すように、重合体ストリップ３ ４１の上面の単一の導体即ち金属層３４８は、中央領域即ちチップキャリヤ３１ ２の誘電層の上面に沿って延びるトレース３３４と連続している。ボンディング 後は、リードは図１４に示すような形状を有し、突起３５２はチップの接点３６ ６ に結合される。かくして、リードおよびこれに連係するトレース３３４は、中央 部３１６の上面の端子３２４に対する接続を行う。本発明のこの実施の形態に係 る接続構成素子および集成体は、柔軟なリードに電位基準導体を設けておらず、 従って、かかる基準導体に関連する高められた電気的特性は発揮しない。しかし ながら、本発明のこの実施の形態に係る構成素子は、重合体ストリップリードを 薄い金属導体層だけとともに使用することにより得られる高められた柔軟性およ び耐疲労性は提供しない。図１３Ｄに示すように、この構成に係るリードには、 脆弱部３５８’が金属層３４８’の狭幅の部分によってのみ橋渡しされるように 、重合体層３４１’に中断部を有する脆弱部３５８’を設けることができる。 逆の構成に係るリードが図１５ａ−１５ｃに示されている。このリードは、上 面と底面とを有する重合体層４４１と、ストリップ４４１の底面の単一の金属層 即ち導体４４８とを有している。この場合にも、脆弱部４５８は、重合体層と金 属層の双方とともに、リードの狭幅部により構成されている。結合自在な材料４ ５２の小さな突起が底部金属層４４８から下方へ延びている。このリードも、層 ４４８により構成される１つの主導体だけを有している。この接続構成素子にお いては、導体即ち層４４８は、支持構造体の底面のトレース（図示せず）と連続 している。各トレースは、支持構造体の底面の端子に接続することができ、ある いは上記と同様のバイア構成により接続構造体の上面の端子に接続することがで きる。図１５ｂに示すリードは、重合体層が除去されている脆弱部４５８’を有 するとともに、図４に関して上記したボンディングツールが係合するように突起 ４５２’と整合してリードの結合領域に孔４５４を有する点を除いて、同様に構 成されている。 容易に理解することができるように、上記した構成の数多くの変更および組み 合わせを、請求の範囲に記載の本発明から逸脱することなく利用することができ るものである。単なる一例として、上記した特許およびＰＣＴ公報には、リード の数多くの構成とパターンが開示されている。これらのパターンは、本発明の教 示に従って形成することができる。例えば、図１−６には、リードおよびトレー スが「ファンイン」("fan-in")している、即ち、チップの周辺の接点からチップ の中央領域にある端子へ内方に延びる構成が示されている。しかしながら、本発 明は、リードがチップの周辺を越えて外方へ延びる「ファンアウト」("fan-out" )構造あるいは支持構造体の中央領域の端子へ内方に延びる幾つかのリードおよ びトレースを有するとともに、支持構造体の周辺領域の端子へ外方に延びる他の リードおよびトレースも有する「ファンイン−ファンアウト」構造にも適用する ことができる。実際に、本発明の構成は、柔軟なリード構造を含む実質上あらゆ る超小形電子接続構成素子に適用することができる。本明細書において説明した 特定の製造方法のほかに、数多くの製造方法を使用して上記した構造体を形成す ることができる。上記した構成のこれらおよび他の変更および組み合わせは本発 明から逸脱することなく利用することができるので、好ましい実施例についての 上記説明は、請求の範囲に記載の本発明を限定するのではなく、例示するものと して理解されるべきである。

【手続補正書】特許法第１８４条の８第１項 【提出日】１９９７年８月８日 【補正内容】 請求の範囲 １．（ａ）端子を有する誘電支持構造体と、 （ｂ）該誘電支持構造体に取着された複数の柔軟なリードとを備え、該複数の 柔軟なリードは互いに別体をなし、該別体をなすリードは前記誘電支持構造体か ら突出し、前記各リードは柔軟な誘電部材と、前記端子の少なくとも１つに接続 された主導体と、誘電部材に沿って同方向に延びる基準導体とを有することを特 徴とする超小形電子接続構成素子。 ２．前記各柔軟な誘電部材は上面および底面を有する誘電ストリップであり、前 記各リードの主導体はかかるリードのストリップの前記面に配置され、基準導体 はかかるリードのストリップの反対側の面に配置されていることを特徴とする請 求の範囲第１項に記載の構成素子。 ３．前記誘電支持構造体は上面および底面を有し、前記端子は前記基板の一方の 前記面に配置されていることを特徴とする請求の範囲第２項に記載の構成素子。 ４．前記ストリップの前記上面および底面は前記支持構造体の上面および底面に それぞれ連続していることを特徴とする請求の範囲第３項に記載の構成素子。 ５．前記ストリップと前記支持構造体は互いに一体に形成されていることを特徴 とする請求の範囲第４項に記載の構成素子。 ６．前記ストリップと前記支持構造体は同じ厚さを有することを特徴とする請求 の範囲第５項に記載の構成素子。 ７．前記支持構造体の一方の前記面に配置された導電性の第１の電位基準素子を 更に備え、前記リードの少なくとも幾つかの前記基準導体は前記電位基準素子に 電気的に接続されていることを特徴とする請求の範囲第３項に記載の構成素子。 ８．前記第１の電位基準素子は前記支持構造体の前記上面に配置され、前記第１ の電位基準素子は孔を有し、前記端子は前記孔の中で前記支持構造体の前記上面 に配置され、前記端子の少なくとも幾つかは前記第１の電位基準素子から電気的 に隔離され、前記リードの前記基準導体は前記ストリップの前記上面に配置され かつ前記第１の電位基準素子と連続しており、前記リードの前記主導体は前記ス トリップの底面に配置されていることを特徴とする請求の範囲第７項に記載の構 成素子。 ９．前記端子の少なくとも幾つかから前記支持構造体の底面へ延びる導電性のバ イアを更に備え、前記リードの少なくとも幾つかの主導体は前記バイアに接続さ れていることを特徴とする請求の範囲第８項に記載の構成素子。 １０．前記支持構造体の底面に沿って延びかつ前記バイアの少なくとも幾つかを 前記主導体の少なくとも幾つかに電気的に接続する導電性トレースを更に備える ことを特徴とする請求の範囲第９項に記載の構成素子。 １１．前記主導体の少なくとも幾つかは前記トレースに連続していることを特徴 とする請求の範囲第１０項に記載の構成素子。 １２．前記端子の少なくとも１つは前記第１の電位基準素子に電気的に接続され ていることを特徴とする請求の範囲第７項に記載の構成素子。 １３．前記リードの少なくとも１つの主導体は前記第１の電位基準素子に電気的 に接続されていることを特徴とする請求の範囲第１２項に記載の構成素子。 １４．第１の電位基準素子から反対の前記支持構造体の側に配置されかつ前記第 １の電位基準素子から電気的に隔離された第２の電位基準素子を更に備え、前記 端子の少なくとも１つおよび前記リードの少なくとも１つの主導体は前記第２の 電位基準素子に電気的に接続されていることを特徴とする請求の範囲第１３項に 記載の構成素子。 １５．前記導体は厚さが約１０ミクロン以下の金属から形成されていることを特 徴とする請求の範囲第３項に記載の構成素子。 １６．前記導体は厚さが約５ミクロン以下の金属から形成されていることを特徴 とする請求の範囲第１５項に記載の構成素子。 １７．前記金属は約２ミクロン乃至約５ミクロンの厚さを有することを特徴とす る請求の範囲第１６項に記載の構成素子。 １８．前記金属は銅および銅合金よりなる群から選ばれることを特徴とする請求 の範囲第１５項に記載の構成素子。 １９．（ａ）反対方向を向く上面および底面を有する誘電支持構造体と、 （ｂ）該誘電支持構造体に取着された複数の柔軟なリードとを備え、該各リー ドは互いに別体をなし、該別体をなすリードは前記誘電支持構造体から突出し、 前記各リードは上面と底面とを有する柔軟な誘電ストリップと、ストリップの一 方の面に配置された主導体と、ストリップの他方の面に配置された基準導体とを 有することを特徴とする超小形電子接続構成素子。 ２０．前記ストリップと前記支持構造体は共通する柔軟な誘電シートの一部とし て互いに一体に形成されていることを特徴とする請求の範囲第１９項に記載の構 成素子。 ２１．前記支持構造体の一方の面に配置された前記基準導体の少なくとも幾つか に電気的に接続された第１の電位基準素子を更に備えることを特徴とする請求の 範囲第１９項に記載の構成素子。 ２２．前記支持構造体の面に配置されかつ前記主導体の少なくとも幾つかに電気 的に接続された端子を更に備えることを特徴とする請求の範囲第１９項に記載の 構成素子。 ２３．前記支持面の底面と前記ストリップに対向する前面を有しかつ該前面に接 点を有する超小形電子素子を更に備え、前記各リードの前記主導体は前記接点の １つに接続され、前記各リードの前記基準導体は同じリードの主導体に接続され た前記接点の付近まで延びていることを特徴とする請求の範囲第２、３、８、１ ５、１９または２１項に記載の構成素子を備える集成体。 ２４．前記超小形電子素子は半導体チップであることを特徴とする請求の範囲第 ２３項に記載の集成体。 ２５．（ａ）支持構造体と、 （ｂ）１つ以上の柔軟なリードとを備え、該各リードは前記誘電支持構造体か ら突出し、前記各リードは前記支持構造体に取着された第１の端部と該第１の端 部から離隔した第２の端部とを有し、各リードは反対方向を向く上面および底面 を有する重合体ストリップと前記面の一方に配置された第１の金属層とを含み、 前記第１の導電層は厚さが１０ミクロン未満である超小形電子接続構成素子。 ２６．前記第１の導電層は金属であることを特徴とする請求の範囲第２５項に記 載の構成素子。 ２７．前記第１の金属導電層は厚さが約２乃至約５ミクロンであることを特徴と する請求の範囲第２６項に記載の構成素子。 ２８．前記リードは更に前記面の他方に配置された第２の導電層を有し、該第２ の導電層は厚さが１０ミクロン未満であることを特徴とする請求の範囲第２５項 に記載の構成素子。 ２９．前記導電層は厚さが約１０ミクロン乃至約５０ミクロンであることを特徴 とする請求の範囲第２５項に記載の構成素子。 ３０．（ａ）ギャップを画成する支持構造体と、 （ｂ）前記ギャップを介して延びる１つ以上のリードとを備え、該各リードは 前記ギャップの一方の側で前記支持構造体に取着された第１の端部と第２の端部 とを有する接続部を含み、前記各リードは更に脆弱部を有し、接続部の第２の端 部は脆弱部を介して支持構造体に取着され、前記各リードの接続部は前記接続部 の第２の端部に延びる柔軟な重合体層と該重合体層に配置された１つ以上の金属 層とを含み、脆弱部は前記重合体層はなもたないが前記金属層に１つ以上を含む ことを特徴とする超小形電子接続構成素子。 ３１．前記１つ以上の金属層は前記重合体層の両方の面に配置された２つの金属 層を有し、前記脆弱部は前記金属層の１つだけを有することを特徴とする請求の 範囲第３０項に記載の構成素子。 ３２．前記金属層の前記一方は厚さが約１０ミクロンであることを特徴とする請 求の範囲第３１項に記載の構成素子。 ３３．前記金属層は前記リードの隣接部において前記金属層の幅よりも小さい前 記脆弱部の幅を有することを特徴とする請求の範囲第３２項に記載の構成素子。 ３４．支持構造体と１つ以上のリードとを備え、該各リードは前記支持構造体か ら突出し、前記各リードは支持構造体に取着された第１の端部を有するとともに 第１の端部から離隔した第２の端部を有し、前記各接続部は反対方向を向く上面 および底面を有する重合体ストリップと、前記面の一方に配置された第１の金属 層と、該金属層から下方へ延びかつ前記第２の端部に隣接したリードから下方へ 突出する金属突起とを含むことを特徴とする超小形電子接続構成素子。 ３５．前記各第１の金属層は連係するストリップの上面に配置され、前記各突起 はかかるストリップを介して延びることを特徴とする請求の範囲第３４項に記載 の構成素子。 ３６．前記第１の金属層は連係するストリップの底面に配置されていることを特 徴とする請求の範囲第３５項に記載の構成素子。 ３７．前記各ストリップは前記突起に整合してストリップの上面からストリップ

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，Ｓ Ｚ，ＵＧ)，ＵＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＺ， ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，Ｉ Ｌ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ， ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，Ｒ Ｕ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＲ ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ

Claims (1)

1. 【特許請求の範囲】 １．（ａ）端子を有する誘電支持構造体と、 （ｂ）前記基板に取着された複数の柔軟なリードとを備え、該各リードは柔軟 な誘電部材と、前記端子の少なくとも１つに接続された主導体と、誘電部材に沿 って同方向に延びる基準導体とを有することを特徴とする超小形電子接続構成素 子。 ２．前記各柔軟な誘電部材は上面および底面を有する誘電ストリップであり、前 記各リードの主導体はかかるリードのストリップの前記面に配置され、基準導体 はかかるリードのストリップの反対側の面に配置されていることを特徴とする請 求の範囲第１項に記載の構成素子。 ３．前記誘電支持構造体は上面および底面を有し、前記端子は前記基板の一方の 前記面に配置されていることを特徴とする請求の範囲第２項に記載の構成素子。 ４．前記ストリップの前記上面および底面は前記支持構造体の上面および底面に それぞれ連続していることを特徴とする請求の範囲第３項に記載の構成素子。 ５．前記ストリップと前記支持構造体は互いに一体に形成されていることを特徴 とする請求の範囲第４項に記載の構成素子。 ６．前記ストリップと前記支持構造体は同じ厚さを有することを特徴とする請求 の範囲第５項に記載の構成素子。 ７．前記支持構造体の一方の前記面に配置された導電性の第１の電位基準素子を 更に備え、前記リードの少なくとも幾つかの前記基準導体は前記電位基準素子に 電気的に接続されていることを特徴とする請求の範囲第３項に記載の構成素子。 ８．前記第１の電位基準素子は前記支持構造体の前記上面に配置され、前記第１ の電位基準素子は孔を有し、前記端子は前記孔の中で前記支持構造体の前記上面 に配置され、前記端子の少なくとも幾つかは前記第１の電位基準素子から電気的 に隔離され、前記リードの前記基準導体は前記ストリップの前記上面に配置され かつ前記第１の電位基準素子と連続しており、前記リードの前記主導体は前記ス トリップの底面に配置されていることを特徴とする請求の範囲第７項に記載の構 成素子。 ９．前記端子の少なくとも幾つかから前記支持構造体の底面へ延びる導電性のバ イアを更に備え、前記リードの少なくとも幾つかの主導体は前記バイアに接続さ れていることを特徴とする請求の範囲第８項に記載の構成素子。 １０．前記支持構造体の底面に沿って延びかつ前記バイアの少なくとも幾つかを 前記主導体の少なくとも幾つかに電気的に接続する導電性トレースを更に備える ことを特徴とする請求の範囲第９項に記載の構成素子。 １１．前記主導体の少なくとも幾つかは前記トレースに連続していることを特徴 とする請求の範囲第１０項に記載の構成素子。 １２．前記端子の少なくとも１つは前記第１の電位基準素子に電気的に接続され ていることを特徴とする請求の範囲第７項に記載の構成素子。 １３．前記リードの少なくとも１つの主導体は前記第１の電位基準素子に電気的 に接続されていることを特徴とする請求の範囲第１２項に記載の構成素子。 １４．第１の電位基準素子から反対の前記支持構造体の側に配置されかつ前記第 １の電位基準素子から電気的に隔離された第２の電位基準素子を更に備え、前記 端子の少なくとも１つおよび前記リードの少なくとも１つの主導体は前記第２の 電位基準素子に電気的に接続されていることを特徴とする請求の範囲第１３項に 記載の構成素子。 １５．前記導体は厚さが約１０ミクロン以下の金属から形成されていることを特 徴とする請求の範囲第３項に記載の構成素子。 １６．前記導体は厚さが約５ミクロン以下の金属から形成されていることを特徴 とする請求の範囲第１５項に記載の構成素子。 １７．前記金属は約２ミクロン乃至約５ミクロンの厚さを有することを特徴とす る請求の範囲第１６項に記載の構成素子。 １８．前記金属は銅および銅合金よりなる群から選ばれることを特徴とする請求 の範囲第１５項に記載の構成素子。 １９．（ａ）反対方向を向く上面および底面を有する誘電支持構造体と、 （ｂ）前記基板に取着された複数の柔軟なリードとを備え、該各リードは上面 と底面とを有する柔軟な誘電ストリップと、ストリップの一方の面に配置された 主導体と、ストリップの他方の面に配置された基準導体とを有することを特徴と する超小形電子接続構成素子。 ２０．前記ストリップと前記支持構造体は共通する柔軟な誘電シートの一部とし て互いに一体に形成されていることを特徴とする請求の範囲第１９項に記載の構 成素子。 ２１．前記支持構造体の一方の面に配置された前記基準導体の少なくとも幾つか に電気的に接続された第１の電位基準素子を更に備えることを特徴とする請求の 範囲第１９項に記載の構成素子。 ２２．前記支持構造体の面に配置されかつ前記主導体の少なくとも幾つかに電気 的に接続された端子を更に備えることを特徴とする請求の範囲第１９項に記載の 構成素子。 ２３．前記支持面の底面と前記ストリップに対向する前面を有しかつ該前面に接 点を有する超小形電子素子を更に備え、前記リードの前記主導体は前記接点に接 続され、前記リードの前記基準導体は前記接点の付近まで延びていることを特徴 とする請求の範囲第２、３、８、１５または１９項に記載の構成素子を備える集 成体。 ２４．前記超小形電子素子は半導体チップであることを特徴とする請求の範囲第 ２３項に記載の集成体。 ２５．（ａ）支持構造体と、 （ｂ）１つ以上の柔軟なリードとを備え、該各リードは前記支持構造体に取着 された第１の端部と該第１の端部から離隔した第２の端部とを有し、各リードは 反対方向を向く上面および底面を有する重合体ストリップと前記面の一方に配置 された第１の金属層とを含み、前記第１の導電層は厚さが１０ミクロン未満であ る超小形電子接続構成素子。 ２６．前記第１の導電層は金属であることを特徴とする請求の範囲第２５項に記 載の構成素子。 ２７．前記第１の金属導電層は厚さが約２乃至約５ミクロンであることを特徴と する請求の範囲第２６項に記載の構成素子。 ２８．前記リードは更に前記面の他方に配置された第２の導電層を有し、該第２ の導電層は厚さが１０ミクロン未満であることを特徴とする請求の範囲第２５項 に記載の構成素子。 ２９．前記導電層は厚さが約１０ミクロン乃至約５０ミクロンであることを特徴 とする請求の範囲第２５項に記載の構成素子。 ３０．（ａ）ギャップを画成する支持構造体と、 （ｂ）前記ギャップを介して延びる１つ以上のリードとを備え、該各リードは 前記ギャップの一方の側で前記支持構造体に取着された第１の端部と第２の端部 とを有する接続部を含み、前記各リードは更に脆弱部を有し、接続部の第２の端 部は脆弱部を介して支持構造体に取着され、前記各リードの接続部は前記接続部 の第２の端部に延びる柔軟な重合体層と該重合体層に配置された１つ以上の金属 層とを含み、脆弱部は前記重合体層はなもたないが前記金属層に１つ以上を含む ことを特徴とする超小形電子接続構成素子。 ３１．前記１つ以上の金属層は前記重合体層の両方の面に配置された２つの金属 層を有し、前記脆弱部は前記金属層の１つだけを有することを特徴とする請求の 範囲第３０項に記載の構成素子。 ３２．前記金属層の前記一方は厚さが約１０ミクロンであることを特徴とする請 求の範囲第３１項に記載の構成素子。 ３３．前記金属層は前記リードの隣接部において前記金属層の幅よりも小さい前 記脆弱部の幅を有することを特徴とする請求の範囲第３２項に記載の構成素子。 ３４．支持構造体と１つ以上のリードとを備え、該各リードは支持構造体に取着 された第１の端部を有するとともに第１の端部から離隔した第２の端部を有し、 前記各接続部は反対方向を向く上面および底面を有する重合体ストリップと、前 記面の一方に配置された第１の金属層と、該金属層から下方へ延びかつ前記第２ の端部に隣接したリードから下方へ突出する金属突起とを含むことを特徴とする 超小形電子接続構成素子。 ３５．前記各第１の金属層は連係するストリップの上面に配置され、前記各突起 はかかるストリップを介して延びることを特徴とする請求の範囲第３４項に記載 の構成素子。 ３６．前記第１の金属層は連係するストリップの底面に配置されていることを特 徴とする請求の範囲第３５項に記載の構成素子。 ３７．前記各ストリップは前記突起に整合してストリップの上面からストリップ を介して少なくとも部分的に延びる孔を有することを特徴とする請求の範囲第３ ６項に記載の構成素子。 ３８．前記各リードは更にストリップの上部側でストリップに配置された第２の 金属層を有し、該第２の金属層はリードの第２の端部へ延びるとともにストリッ プの孔と整合しかつかかるリードと整合する孔を有することを特徴とする請求の 範囲第３７項に記載の構成素子。 ３９．支持構造体と、１つ以上のリードとを備え、該各リードは支持構造体に取 着された第１の端部を有するとともに第１の端部から離隔した第２の端部を有し 、前記各接続部は反対方向を向く上面および底面を有する重合体ストリップと、 ストリップの底面に配置された第１の金属層と、前記ストリップの上面に配置さ れた第２の金属層とを含み、前記金属層の双方は第２の端部に隣接したリードの 結合領域に延び、前記第２の金属層と前記ストリップは前記結合領域において互 いに整合する孔を有することを特徴とする超小形電子接続構成素子。 ４０．支持構造体と、１つ以上のリードとを備え、該各リードは支持構造体に取 着された第１の端部を有するとともに第１の端部から離隔した第２の端部を有し 、前記各接続部は反対方向を向く上面および底面を有する重合体ストリップと、 ストリップの底面に配置された第１の金属層とを含み、前記第１の金属層は第２ の端部に隣接するリードの結合領域に延び、前記上面から少なくとも部分的に前 記各ストリップは前記結合領域において前記重合体層を介して延びる孔を有する ことを特徴とする超小形電子接続構成素子。 ４１．リードの第２の端部を構成素子の接点と並列配置する工程と、ボンディン グツールが第１の金属層と係合するように前記リードの孔ボンディングツールを 挿入しかつボンディングツールを介して第１の金属層にエネルギをすることによ りリードを接点に結合する工程とを備えることを特徴とする請求の範囲第３７、 ３８、３９または４０項に記載の接続構成素子を結合する方法。