JPH11195666A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11195666A JPH11195666A JP9367919A JP36791997A JPH11195666A JP H11195666 A JPH11195666 A JP H11195666A JP 9367919 A JP9367919 A JP 9367919A JP 36791997 A JP36791997 A JP 36791997A JP H11195666 A JPH11195666 A JP H11195666A
- Authority
- JP
- Japan
- Prior art keywords
- bump electrode
- semiconductor device
- electrode
- pad
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体装置のバンプ電極による接続部での信
号電力損失を低減する。 【解決手段】 半導体素子４の上面に設けられた電極パ
ッド５の上にバンプ電極２を設ける。１つのバンプ電極
２は、互いに分離した複数個（例えば、４個）の分割導
体３，３，…からなり、各分割導体３，３，…は例えば
円柱状をしている。
号電力損失を低減する。 【解決手段】 半導体素子４の上面に設けられた電極パ
ッド５の上にバンプ電極２を設ける。１つのバンプ電極
２は、互いに分離した複数個（例えば、４個）の分割導
体３，３，…からなり、各分割導体３，３，…は例えば
円柱状をしている。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関す
る。具体的にいうと、本発明は、電極パッド上に形成さ
れたバンプ電極を有する半導体装置に関する。
る。具体的にいうと、本発明は、電極パッド上に形成さ
れたバンプ電極を有する半導体装置に関する。
【０００２】
【従来の技術】実装基板上にフェースダウンで表面実装
するＩＣ等の半導体装置では、その接続用電極としてバ
ンプ電極が用いられる。半導体装置に用いられている１
箇所のバンプ電極を図９に示す。この半導体装置２１に
あっては、半導体素子４の表面を覆っている表面保護膜
６を一部開口して電極パッド５を露出させてあり、この
電極パッド５には、下地金属層２２とバリアメタル２３
を介して円筒状をした１個のバンプ電極２４が接合され
ている。そして、この半導体装置２１を実装基板１２上
に実装する場合には、半導体装置２１を上下反転させて
実装基板１２の各Ａｕ電極１３上に各バンプ電極２４を
重ね合わせ、バンプ電極２４を実装基板１２のＡｕ電極
１３に熱圧着接合法や超音波併用熱圧着接合法によって
接合させている。
するＩＣ等の半導体装置では、その接続用電極としてバ
ンプ電極が用いられる。半導体装置に用いられている１
箇所のバンプ電極を図９に示す。この半導体装置２１に
あっては、半導体素子４の表面を覆っている表面保護膜
６を一部開口して電極パッド５を露出させてあり、この
電極パッド５には、下地金属層２２とバリアメタル２３
を介して円筒状をした１個のバンプ電極２４が接合され
ている。そして、この半導体装置２１を実装基板１２上
に実装する場合には、半導体装置２１を上下反転させて
実装基板１２の各Ａｕ電極１３上に各バンプ電極２４を
重ね合わせ、バンプ電極２４を実装基板１２のＡｕ電極
１３に熱圧着接合法や超音波併用熱圧着接合法によって
接合させている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
ような半導体装置にあっては、例えばミリ波帯以上の高
周波で動作させた場合、バンプ電極を流れる信号は、表
皮効果のためにバンプ電極の外周付近に著しく偏ってし
まい、実質的な電流抵抗の増大により、信号電力の損失
が増大するという問題があった。
ような半導体装置にあっては、例えばミリ波帯以上の高
周波で動作させた場合、バンプ電極を流れる信号は、表
皮効果のためにバンプ電極の外周付近に著しく偏ってし
まい、実質的な電流抵抗の増大により、信号電力の損失
が増大するという問題があった。
【０００４】本発明は叙上の従来例の欠点に鑑みてなさ
れたものであり、その目的とするところは、半導体装置
のバンプ電極による接続部での信号電力損失を低減する
ことにある。
れたものであり、その目的とするところは、半導体装置
のバンプ電極による接続部での信号電力損失を低減する
ことにある。
【０００５】
【発明の開示】本発明は、電極パッド上にバンプ電極を
形成された半導体装置において、バンプ電極が、その高
さ方向に垂直な断面のうち少なくとも一部の断面で、複
数の部分に分割されていることを特徴としている。
形成された半導体装置において、バンプ電極が、その高
さ方向に垂直な断面のうち少なくとも一部の断面で、複
数の部分に分割されていることを特徴としている。
【０００６】例えば電気伝導度σ、透磁率μ、半径ａの
円筒状をしたバンプ電極に交流電流（角周波数ω）が流
れるとき、バンプ電極の持つ有限の電気伝導度σのた
め、バンプ電極の断面における電流密度Ｊ（ｒ）は、 Ｊ（ｒ）＝Ａ・exp〔−（ａ−ｒ）／δ〕 … ただし、ｒ： バンプ電極の断面における中心からの半
径 Ａ： 半径ｒに依存しない定数 δ： 表皮の厚さ（skin depth） となる。表皮の厚さδとは、 δ＝〔２／（ωμσ）〕1/2 … ただし、ω： 交流電流の角周波数 μ： バンプ電極の透磁率 σ： バンプ電極の電気伝導度 で表されるものである。
円筒状をしたバンプ電極に交流電流（角周波数ω）が流
れるとき、バンプ電極の持つ有限の電気伝導度σのた
め、バンプ電極の断面における電流密度Ｊ（ｒ）は、 Ｊ（ｒ）＝Ａ・exp〔−（ａ−ｒ）／δ〕 … ただし、ｒ： バンプ電極の断面における中心からの半
径 Ａ： 半径ｒに依存しない定数 δ： 表皮の厚さ（skin depth） となる。表皮の厚さδとは、 δ＝〔２／（ωμσ）〕1/2 … ただし、ω： 交流電流の角周波数 μ： バンプ電極の透磁率 σ： バンプ電極の電気伝導度 で表されるものである。
【０００７】上記式及び式は、バンプ電極に交流電
流が流れるとき、近似的には、バンプ電極の表面（ほぼ
δの厚みの外周領域）にだけ電流（表皮電流）が局在し
て流れることを示しており、この現象は表皮効果として
知られている。
流が流れるとき、近似的には、バンプ電極の表面（ほぼ
δの厚みの外周領域）にだけ電流（表皮電流）が局在し
て流れることを示しており、この現象は表皮効果として
知られている。
【０００８】いま、半径ａ、高さｈのバンプ電極と、半
径ａ／ｎ、高さｈのｎ2個の部分からなるバンプ電極と
を考えると、いずれも全体積はπａ2ｈで等しいが、前
者の外周長は２πａであるのに対し、後者の全外周長は
２πｎａとなり、後者で表皮電流の流れる面積（２πｎ
ａδ）は前者で表皮電流の流れる面積（２πａδ）のｎ
倍となる。よって、バンプ電極をＮ個に分割すれば、表
皮電流の流れるバンプ電極の抵抗が１／（√Ｎ）倍に低
減される。
径ａ／ｎ、高さｈのｎ2個の部分からなるバンプ電極と
を考えると、いずれも全体積はπａ2ｈで等しいが、前
者の外周長は２πａであるのに対し、後者の全外周長は
２πｎａとなり、後者で表皮電流の流れる面積（２πｎ
ａδ）は前者で表皮電流の流れる面積（２πａδ）のｎ
倍となる。よって、バンプ電極をＮ個に分割すれば、表
皮電流の流れるバンプ電極の抵抗が１／（√Ｎ）倍に低
減される。
【０００９】従って、半導体装置のバンプ電極を少なく
とも一部で複数個に分割することにより、バンプ電極の
接合面積が同一であっても、バンプ電極の外周長さを長
くすることができ、半導体装置をミリ波帯以上の高周波
で動作させた場合でも、バンプ電極における信号電力損
失を小さくすることができる。しかも、バンプ電極を複
数個に分割するだけでよいので、例えばフォトリソグラ
フィーを用いる選択メッキ法を用いることにより、コス
トも安価で済む。特に、バンプ電極を全高にわたって複
数の部分に分割することによって高い効果を得ることが
できる。
とも一部で複数個に分割することにより、バンプ電極の
接合面積が同一であっても、バンプ電極の外周長さを長
くすることができ、半導体装置をミリ波帯以上の高周波
で動作させた場合でも、バンプ電極における信号電力損
失を小さくすることができる。しかも、バンプ電極を複
数個に分割するだけでよいので、例えばフォトリソグラ
フィーを用いる選択メッキ法を用いることにより、コス
トも安価で済む。特に、バンプ電極を全高にわたって複
数の部分に分割することによって高い効果を得ることが
できる。
【００１０】
【発明の実施の形態】図１は本発明の一実施形態による
半導体装置を示す側面図であって、実装基板（アルミナ
基板）上に実装された状態を示している。この半導体装
置１にあっては、上面の複数箇所にバンプ電極２が設け
られている。従来は、１つの電極パッド上に形成された
１個のバンプ電極は円筒状、半球状などの１つの導体に
よって形成されていたが、この半導体装置１では、１つ
の電極パッド上に形成されたバンプ電極２はそれぞれ、
複数の互いに分離された導体（以下、分割導体という）
３，３，…の集合によって形成されている。
半導体装置を示す側面図であって、実装基板（アルミナ
基板）上に実装された状態を示している。この半導体装
置１にあっては、上面の複数箇所にバンプ電極２が設け
られている。従来は、１つの電極パッド上に形成された
１個のバンプ電極は円筒状、半球状などの１つの導体に
よって形成されていたが、この半導体装置１では、１つ
の電極パッド上に形成されたバンプ電極２はそれぞれ、
複数の互いに分離された導体（以下、分割導体という）
３，３，…の集合によって形成されている。
【００１１】このバンプ電極２の構造を図２及び図３に
詳細に示す。半導体装置１（例えば、ＧａＡｓ−ＭＥＳ
ＦＥＴ等のＧａＡｓ半導体素子）の上面には、Ａｕ等の
電極パッド５が設けられており、半導体装置１の上面は
電極パッド５の上からＳｉ3Ｎ4表面保護膜６によって覆
われている。この表面保護膜６は、電極パッド５を露出
させるように、一部開口されている。この表面保護膜６
の開口部７内において、電極パッド５の上面には互いに
分離した複数（例えば、４個）の円筒状をした分割導体
３，３，…がＡｕにより形成されている。
詳細に示す。半導体装置１（例えば、ＧａＡｓ−ＭＥＳ
ＦＥＴ等のＧａＡｓ半導体素子）の上面には、Ａｕ等の
電極パッド５が設けられており、半導体装置１の上面は
電極パッド５の上からＳｉ3Ｎ4表面保護膜６によって覆
われている。この表面保護膜６は、電極パッド５を露出
させるように、一部開口されている。この表面保護膜６
の開口部７内において、電極パッド５の上面には互いに
分離した複数（例えば、４個）の円筒状をした分割導体
３，３，…がＡｕにより形成されている。
【００１２】つぎに、上記バンプ電極２の製造方法を図
４（ａ）〜（ｄ）に従って説明する。まず、上面にＡｕ
からなる電極パッド５を形成された半導体装置１の表面
を、例えば膜厚０.５μｍのＳｉ3Ｎ4表面保護膜６によ
って覆う。この電極パッド５の周辺部以外を露出させる
ようにして表面保護膜６に、１００μｍ×１００μｍ程
度の開口部７をあける。ついで、電解メッキ時の通電用
カソードとなるＡｕ膜８を、スパッタリングデポジショ
ンにより半導体装置１の上面全体に約１００ｎｍの膜厚
となるように形成する［図４（ａ）］。この後、半導体
装置１の全体にフォトレジスト１０（膜厚：約９μｍ）
を塗布してＡｕ膜８の上面を覆い、フォトリソグラフィ
により、表面保護膜６の開口部７の上方においてフォト
レジスト１０に直径約３０μｍの円筒状をした窓１１を
複数個開口する［図４（ｂ）］。このフォトレジスト１
０の窓１１の配置は、図３に示した分割導体３，３，…
の配置に対応したものとなる。
４（ａ）〜（ｄ）に従って説明する。まず、上面にＡｕ
からなる電極パッド５を形成された半導体装置１の表面
を、例えば膜厚０.５μｍのＳｉ3Ｎ4表面保護膜６によ
って覆う。この電極パッド５の周辺部以外を露出させる
ようにして表面保護膜６に、１００μｍ×１００μｍ程
度の開口部７をあける。ついで、電解メッキ時の通電用
カソードとなるＡｕ膜８を、スパッタリングデポジショ
ンにより半導体装置１の上面全体に約１００ｎｍの膜厚
となるように形成する［図４（ａ）］。この後、半導体
装置１の全体にフォトレジスト１０（膜厚：約９μｍ）
を塗布してＡｕ膜８の上面を覆い、フォトリソグラフィ
により、表面保護膜６の開口部７の上方においてフォト
レジスト１０に直径約３０μｍの円筒状をした窓１１を
複数個開口する［図４（ｂ）］。このフォトレジスト１
０の窓１１の配置は、図３に示した分割導体３，３，…
の配置に対応したものとなる。
【００１３】つぎに、Ａｕ膜８をメッキ用電極（通電用
カソード）として電解Ａｕメッキを行い、フォトレジス
ト１０に開口された全ての窓１１内に高さ（厚み）１０
μｍとなるまでＡｕを堆積させ、各分割導体３，３，…
を形成する［図４（ｃ）］。分割導体３，３，…が形成
されたら、フォトレジスト１０を剥離除去する［図４
（ｄ）］。ついで、分割導体３，３，…から露出してい
る領域のＡｕ膜８をエッチングによって剥離除去し、図
２に示したようなバンプ電極２が製作される。
カソード）として電解Ａｕメッキを行い、フォトレジス
ト１０に開口された全ての窓１１内に高さ（厚み）１０
μｍとなるまでＡｕを堆積させ、各分割導体３，３，…
を形成する［図４（ｃ）］。分割導体３，３，…が形成
されたら、フォトレジスト１０を剥離除去する［図４
（ｄ）］。ついで、分割導体３，３，…から露出してい
る領域のＡｕ膜８をエッチングによって剥離除去し、図
２に示したようなバンプ電極２が製作される。
【００１４】しかして、この半導体装置１は、図１に示
すように、アルミナ基板１２上にフェースダウンで表面
実装され、複数個の各バンプ電極２はをアルミナ基板１
２の各Ａｕ電極１３上に重ねて各Ａｕ電極１３に熱圧着
接合法又は超音波併用熱圧着法により接合される。この
接合の結果、接合前に直径３０μｍ、高さ１０μｍであ
ったバンプ電極２の各分割導体３，３，…は、接合時の
熱や圧力により変形し、直径４０μｍ、高さ５μｍとな
る。
すように、アルミナ基板１２上にフェースダウンで表面
実装され、複数個の各バンプ電極２はをアルミナ基板１
２の各Ａｕ電極１３上に重ねて各Ａｕ電極１３に熱圧着
接合法又は超音波併用熱圧着法により接合される。この
接合の結果、接合前に直径３０μｍ、高さ１０μｍであ
ったバンプ電極２の各分割導体３，３，…は、接合時の
熱や圧力により変形し、直径４０μｍ、高さ５μｍとな
る。
【００１５】こうして、半導体装置１に電源が供給さ
れ、アルミナ基板１２のＡｕ電極１３と半導体装置１の
電極パッド５との間に高周波電流が流れると、この高周
波電流は各分割導体３，３，…に分れてバンプ電極２を
流れる。
れ、アルミナ基板１２のＡｕ電極１３と半導体装置１の
電極パッド５との間に高周波電流が流れると、この高周
波電流は各分割導体３，３，…に分れてバンプ電極２を
流れる。
【００１６】いま、１つのバンプ電極２は４つの分割導
体３，３，…に分れているとすると、半導体装置１の１
つの電極パッド５とアルミナ基板１２の１つのＡｕ電極
１３の間を接続しているバンプ電極２の外周長さは、４
０π・μｍ×４個で１６０π・μｍとなり、例えば、同
一接合面積、ひいては同一体積を有する直径８０μｍ、
高さ５μｍ（接合時寸法）のバンプ電極をただ１つ形成
したときの外周長さ８０π・μｍに比べると、２倍の外
周長さとなる。これによって、ミリ波帯以上のような高
周波で動作させたときに、バンプ電極２を流れる信号が
表皮効果のために分割導体３，３，…の外周付近に著し
く偏ってしまっても、充分な信号のパスを確保でき、信
号電力損失を低減することができる。
体３，３，…に分れているとすると、半導体装置１の１
つの電極パッド５とアルミナ基板１２の１つのＡｕ電極
１３の間を接続しているバンプ電極２の外周長さは、４
０π・μｍ×４個で１６０π・μｍとなり、例えば、同
一接合面積、ひいては同一体積を有する直径８０μｍ、
高さ５μｍ（接合時寸法）のバンプ電極をただ１つ形成
したときの外周長さ８０π・μｍに比べると、２倍の外
周長さとなる。これによって、ミリ波帯以上のような高
周波で動作させたときに、バンプ電極２を流れる信号が
表皮効果のために分割導体３，３，…の外周付近に著し
く偏ってしまっても、充分な信号のパスを確保でき、信
号電力損失を低減することができる。
【００１７】（実施例）ＧａＡｓ半導体素子に形成され
たＡｕのバンプ電極を考えるものとし、Ａｕの物性値す
なわち 透磁率 μ＝４π×１０-7［Ｈ／ｍ］ 電気伝導度 σ＝４.７０６×１０7［１／（Ω・ｍ）］ を用いて周波数ｆ（＝ω／２π）が１ＧＨｚ、１５ＧＨ
ｚおよび６０ＧＨｚの各場合について表皮の厚さδを計
算すると、表皮の厚さδは下記の表１のように変化す
る。
たＡｕのバンプ電極を考えるものとし、Ａｕの物性値す
なわち 透磁率 μ＝４π×１０-7［Ｈ／ｍ］ 電気伝導度 σ＝４.７０６×１０7［１／（Ω・ｍ）］ を用いて周波数ｆ（＝ω／２π）が１ＧＨｚ、１５ＧＨ
ｚおよび６０ＧＨｚの各場合について表皮の厚さδを計
算すると、表皮の厚さδは下記の表１のように変化す
る。
【００１８】
【表１】
【００１９】ここで、直径８０μｍの全体が１つとなっ
たバンプ電極（従来例）と、直径４０μｍの４個の分割
導体からなるバンプ電極（本発明）とを考えると、これ
らは底面総面積が等しいが、１ＧＨｚ、１５ＧＨｚ、６
０ＧＨｚの各周波数ｆにおいてバンプ電極を流れる電流
の通過断面積（全外周長さ×δ）は、次の表２のように
なる。
たバンプ電極（従来例）と、直径４０μｍの４個の分割
導体からなるバンプ電極（本発明）とを考えると、これ
らは底面総面積が等しいが、１ＧＨｚ、１５ＧＨｚ、６
０ＧＨｚの各周波数ｆにおいてバンプ電極を流れる電流
の通過断面積（全外周長さ×δ）は、次の表２のように
なる。
【００２０】
【表２】
【００２１】表２から分かるように、本発明のバンプ電
極における周波数６０ＧＨｚのときの電流通過断面積
と、従来例のバンプ電極における周波数１５ＧＨｚのと
きの電流通過断面積とはほぼ同じとなり、バンプ電極の
周囲長さを大きくすることの効果が明確に現われてい
る。実際、実験データによれば、バンプ接続部１箇所当
たりの挿入損失は、表３のようになり、本発明による損
失低減の効果が顕著に現われることが確認された。
極における周波数６０ＧＨｚのときの電流通過断面積
と、従来例のバンプ電極における周波数１５ＧＨｚのと
きの電流通過断面積とはほぼ同じとなり、バンプ電極の
周囲長さを大きくすることの効果が明確に現われてい
る。実際、実験データによれば、バンプ接続部１箇所当
たりの挿入損失は、表３のようになり、本発明による損
失低減の効果が顕著に現われることが確認された。
【００２２】
【表３】
【００２３】（その他の実施形態）上記の説明からも明
らかなように、本発明の効果を得るためには、必ずしも
バンプ電極２の高さ方向全体を複数個に分割する必要は
なく、バンプ電極２が複数の分割導体３，３，…に分離
されている領域が高さ方向に一部でもあれば、その部分
では本発明の効果が得られることになる。従って、例え
ば図５（側面図）及び図６（平面図）に示すバンプ電極
２のように、大部分は分割導体３，３，…となってお
り、先端部でのみ分割導体３，３，…がつながって結合
部１４となっていてもよい。これによって、例えば実装
基板の電極との接合面積を大きくし、接合信頼性を高め
ることもできる。また、図７に示すように、結合部１４
をバンプ電極２の中央部に配置したり、図８に示すよう
に、結合部１４をバンプ電極２の基部に配置してもよ
い。
らかなように、本発明の効果を得るためには、必ずしも
バンプ電極２の高さ方向全体を複数個に分割する必要は
なく、バンプ電極２が複数の分割導体３，３，…に分離
されている領域が高さ方向に一部でもあれば、その部分
では本発明の効果が得られることになる。従って、例え
ば図５（側面図）及び図６（平面図）に示すバンプ電極
２のように、大部分は分割導体３，３，…となってお
り、先端部でのみ分割導体３，３，…がつながって結合
部１４となっていてもよい。これによって、例えば実装
基板の電極との接合面積を大きくし、接合信頼性を高め
ることもできる。また、図７に示すように、結合部１４
をバンプ電極２の中央部に配置したり、図８に示すよう
に、結合部１４をバンプ電極２の基部に配置してもよ
い。
【図１】本発明の一実施形態による半導体装置を実装基
板に実装した状態を示す側面図である。
板に実装した状態を示す側面図である。
【図２】同上の半導体装置におけるバンプ電極の部分を
示す一部破断した拡大図である。
示す一部破断した拡大図である。
【図３】同上の半導体装置におけるバンプ電極の部分を
示す一部破断した平面図である。
示す一部破断した平面図である。
【図４】（ａ）〜（ｄ）は同上のバンプ電極の製造方法
を示す工程説明図である。
を示す工程説明図である。
【図５】本発明の別な実施形態による半導体装置のバン
プ電極を示す断面図である。
プ電極を示す断面図である。
【図６】同上のバンプ電極を示す平面図である。
【図７】本発明のさらに別な実施形態による半導体装置
のバンプ電極を示す側面図である。
のバンプ電極を示す側面図である。
【図８】本発明のさらに別な一実施形態による半導体装
置のバンプ電極を示す側面図である。
置のバンプ電極を示す側面図である。
【図９】従来例の半導体装置を基板に実装した状態を示
す側面図である。
す側面図である。
２ バンプ電極 ３ 分割導体 １４ 結合部
Claims (2)
- 【請求項１】 電極パッド上にバンプ電極を形成された
半導体装置において、 バンプ電極が、その高さ方向に垂直な断面のうち少なく
とも一部の断面で、複数の部分に分割されていることを
特徴とする半導体装置。 - 【請求項２】 １つの電極パッドに形成されているバン
プ電極が、その高さ方向全長にわたって、複数の部分に
分割されていることを特徴とする、請求項１に記載の半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9367919A JPH11195666A (ja) | 1997-12-26 | 1997-12-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9367919A JPH11195666A (ja) | 1997-12-26 | 1997-12-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11195666A true JPH11195666A (ja) | 1999-07-21 |
Family
ID=18490533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9367919A Pending JPH11195666A (ja) | 1997-12-26 | 1997-12-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11195666A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353261A (ja) * | 2001-05-24 | 2002-12-06 | Asahi Kasei Corp | バンプの設計方法および形成方法 |
| JP2006098637A (ja) * | 2004-09-29 | 2006-04-13 | Seiko Epson Corp | 半導体装置、実装構造体、電気光学装置、電気光学装置の製造方法及び電子機器 |
| JP2007103859A (ja) * | 2005-10-07 | 2007-04-19 | Nec Electronics Corp | 電子回路チップ、ならびに電子回路装置およびその製造方法 |
| WO2010029659A1 (ja) * | 2008-09-09 | 2010-03-18 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| JP2010161296A (ja) * | 2009-01-09 | 2010-07-22 | Stanley Electric Co Ltd | 回路装置、回路装置の製造方法および回路装置の評価方法 |
-
1997
- 1997-12-26 JP JP9367919A patent/JPH11195666A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353261A (ja) * | 2001-05-24 | 2002-12-06 | Asahi Kasei Corp | バンプの設計方法および形成方法 |
| JP2006098637A (ja) * | 2004-09-29 | 2006-04-13 | Seiko Epson Corp | 半導体装置、実装構造体、電気光学装置、電気光学装置の製造方法及び電子機器 |
| JP4539268B2 (ja) * | 2004-09-29 | 2010-09-08 | セイコーエプソン株式会社 | 実装構造体 |
| JP2007103859A (ja) * | 2005-10-07 | 2007-04-19 | Nec Electronics Corp | 電子回路チップ、ならびに電子回路装置およびその製造方法 |
| WO2010029659A1 (ja) * | 2008-09-09 | 2010-03-18 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| JP2010161296A (ja) * | 2009-01-09 | 2010-07-22 | Stanley Electric Co Ltd | 回路装置、回路装置の製造方法および回路装置の評価方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5480841A (en) | Process of multilayer conductor chip packaging | |
| US7216419B2 (en) | Method of manufacturing a high-frequency coil device | |
| JP4366510B2 (ja) | 垂直型接続部を使用したチップおよびウェハ集積方法 | |
| JP3807508B2 (ja) | 誘電層を備えた超小形電子リード構造体 | |
| JP2817717B2 (ja) | 半導体装置およびその製造方法 | |
| WO1999004419A1 (fr) | Procede de production de plaquette en semi-conducteur, procede de production de puce de semi-conducteur et carte a circuit integre | |
| JPH11195666A (ja) | 半導体装置 | |
| JP3810867B2 (ja) | マイクロ波半導体集積回路、及びその製造方法 | |
| JPH08139503A (ja) | 高周波半導体装置用基板 | |
| JP2002280491A (ja) | 電子部品およびその製造方法 | |
| JP2001007252A (ja) | 半導体装置およびその製造方法 | |
| JP2002050715A (ja) | 半導体パッケージの製造方法 | |
| JP2003258196A (ja) | 半導体装置及びその製造方法 | |
| JPH09246416A (ja) | 半導体装置 | |
| JP2000133745A (ja) | 半導体装置 | |
| JP2766361B2 (ja) | 半導体装置 | |
| JPH03268385A (ja) | はんだバンプとその製造方法 | |
| JPH09260375A (ja) | 半導体装置 | |
| JPH05251513A (ja) | 半導体装置 | |
| JP3800872B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2004015064A (ja) | 両面の端子が連結された基板及びこれを製造する方法 | |
| JP2520584B2 (ja) | 半導体装置 | |
| JP2883065B2 (ja) | 半導体装置 | |
| JPS60140737A (ja) | 半導体装置の製造方法 | |
| JPH01128493A (ja) | 多層配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040723 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041130 |