JP2004015064A - 両面の端子が連結された基板及びこれを製造する方法 - Google Patents
両面の端子が連結された基板及びこれを製造する方法 Download PDFInfo
- Publication number
- JP2004015064A JP2004015064A JP2003163920A JP2003163920A JP2004015064A JP 2004015064 A JP2004015064 A JP 2004015064A JP 2003163920 A JP2003163920 A JP 2003163920A JP 2003163920 A JP2003163920 A JP 2003163920A JP 2004015064 A JP2004015064 A JP 2004015064A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- terminal
- connection hole
- upper terminal
- circuit pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 109
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims description 20
- 238000007747 plating Methods 0.000 claims description 14
- 238000005520 cutting process Methods 0.000 claims description 6
- 230000005611 electricity Effects 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 238000005304 joining Methods 0.000 description 8
- 230000002265 prevention Effects 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000011231 conductive filler Substances 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0397—Tab
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10977—Encapsulated connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【課題】両面の端子が連結された基板及びこれを製造する方法を提供する。
【解決手段】両面に回路パターンが形成され、少なくとも一つの連結孔が形成された基板本体と、前記基板本体の上面に形成された回路パターンと連結された少なくとも一つの上側端子と、前記基板本体の下面に形成された回路パターンと連結され、前記上側端子と対応する位置に配置された下側端子とを具備し、前記上側端子の端部及び下側端子の端部は前記連結孔内で通電可能に接合された両面の端子が連結された基板及びこれを製造する方法。これにより、経済的損失が少なく、かつ上側端子と下側端子との連結部分の耐久性に優れる。
【選択図】 図３
【解決手段】両面に回路パターンが形成され、少なくとも一つの連結孔が形成された基板本体と、前記基板本体の上面に形成された回路パターンと連結された少なくとも一つの上側端子と、前記基板本体の下面に形成された回路パターンと連結され、前記上側端子と対応する位置に配置された下側端子とを具備し、前記上側端子の端部及び下側端子の端部は前記連結孔内で通電可能に接合された両面の端子が連結された基板及びこれを製造する方法。これにより、経済的損失が少なく、かつ上側端子と下側端子との連結部分の耐久性に優れる。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
基板本体の一面にのみ回路パターンを形成して電気素子または半導体チップを装着することでは基板を小型化し難い場合、例えば、限定された面積の基板に多くの素子または半導体チップを装着しなければならない場合には、基板本体両面の回路端子のうち少なくとも一対を連結して基板本体両面に各々形成された２つの回路パターンが全体的に一つの回路を形成することによって基板の小型化を可能にする。本発明は前記のように両面に回路パターンが形成された基板に係り、より詳細には基板本体両面の回路端子が連結された基板及びこれを製造する方法に関する。
【０００２】
【従来の技術】
基板本体両面の端子が連結された従来の基板としては、基板本体に貫通孔を形成してその内部に導電性充填材を充填するか、または貫通孔の内壁にメッキ層を形成することによって基板本体の上下面に配置された端子が電気的に連結された基板があるが、これらの構成およびその問題点は次の通りである。
【０００３】
図１には特許文献１に開示された基板１が図示されているが、前記基板の上側端子２１と下側端子２２とは貫通孔３５に充填された導電性充填材４０によって通電可能に連結される。しかし、前記基板１は、前記充填材４０自体の不連続的な充填により断線が発生する恐れがあり、前記充填材を充填する工程による経済的損失がある。
【０００４】
図２には特許文献２に開示された方法によって製造できる基板が図示されているが、これは前記充填材４０の代りにメッキによって貫通孔３５の内面に導電性メッキ層５０を形成したものである。この基板１は、メッキ層が薄く形成されるために、特に熱膨張時に耐久性が弱いという短所がある。
【０００５】
【特許文献１】
米国特許第６，３３７，０３７号公報
【特許文献２】
米国特許第４，６２２，１０７号公報
【０００６】
【発明が解決しようとする課題】
本発明は前記のような従来技術の問題点を解決して、経済的損失が少なく、かつ上側端子と下側端子とを連結する部分の耐久性が優秀な両面の端子が連結された基板とこれを製造する方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は前記の目的を達成するために、両面に回路パターンが形成され、少なくとも一つの連結孔が形成された基板本体と、前記基板本体の上面に形成された回路パターンと連結された少なくとも一つの上側端子と、前記基板本体の下面に形成された回路パターンと連結され、前記上側端子と対応する位置に配置された下側端子とを具備し、前記上側端子の端部及び下側端子の端部が前記連結孔内で通電可能に接合された両面の端子が連結された基板を提供する。
【０００８】
前記上側端子の端部及び下側端子の端部の互いに対向する面のうち少なくとも一面には通電可能なメッキ層が形成されることが望ましい。
【０００９】
また、本発明は前記の目的を達成するために、両面に回路パターンが形成された基板本体、前記基板本体の上面に形成された回路パターンと連結された少なくとも一つの上側端子、及び前記基板本体の下面に形成された回路パターンと連結され前記上側端子に対応する位置に配置された下側端子とを具備した基板を準備する基板準備段階と、前記基板本体の一部をエッチングして前記上側端子の端部及び下側端子の端部を連結するための少なくとも一つの連結孔を形成する連結孔形成段階と、前記連結孔内で上側端子の端部と下側端子の端部とを通電可能に連結する端子連結段階とを具備した両面の端子が連結された基板を製造する方法を提供する。
【００１０】
前記基板準備段階は、前記上側端子及び下側端子に切断用ノッチを形成する段階を具備することが望ましく、前記端子連結段階は、上側端子の端部と下側端子の端部とを熱圧着して連結する段階を具備することが望ましく、前記端子連結段階は、上側端子の端部及び下側端子の端部の互いに対向する面のうち少なくとも一面に通電可能にかつ熱圧着を容易にするメッキ層を形成する段階をさらに具備することが望ましい。
【００１１】
本発明によれば、経済的損失が少なくてまた上側端子と下側端子とを連結する部分の耐久性が優秀な両面の端子が連結された基板及びこれを製造する方法が提供される。
【００１２】
【発明の実施の形態】
以下、前記の基板およびその基板を製造する方法について添付した図面を参照して詳細に説明する。
【００１３】
図３に本発明による基板１が図示されているが、基板本体１０の上下面には各々所定の回路パターンが形成される。基板本体の上面に配置された上側端子２１と基板本体の下面に配置された下側端子２２とはそれぞれの端部２３、２４が連結孔１３０内で接合される。
【００１４】
前記基板本体１０は上面と下面とに各々形成された回路パターンを支持し、両回路パターンを絶縁させる材料で形成される。
【００１５】
前記上側端子２１及び下側端子２２は、基板本体１０の上面及び下面各々に形成された回路パターンの一部であるか、またはその回路パターンと通電可能に連結された別途の部材でありうる。また、上側端子２１と下側端子２２とは基板１に直交する方向に連結される。
【００１６】
前記連結孔１３０は上側端子の端部２３と下側端子の端部２４とを連結するための通路であるが、これは両端部を堅く連結できる空間を提供する範囲内でその大きさを最小化することが望ましい。この連結孔１３０は基板本体のうち前記上側端子の端部２３と下側端子の端部２４とが連結される部分１００をエッチングすることによって形成することもあり、基板本体の製造当時に連結孔が形成される部分１００を空けておいて基板本体１を成形するか、または基板本体を打ち抜きすることによって形成することもある。連結孔を形成する前記方法のうちエッチングを除外しては、上側端子の端部及び下側端子の端部が連結孔上に跨って支持されるように端子２１、２２を配置しなければならない。また、前記連結孔１３０の数を減らすためには、連結される端子の端部２３、２４を基板の所定位置に集めるように形成することが望ましい。
【００１７】
一方、前記上側端子の端部２３と下側端子の端部２４とを接合する方法には熱圧着、抵抗溶接など金属を接合できる任意の方法を使用できるが、以下では熱圧着によって接合する場合を説明する。熱圧着によって両端部２３、２４を接合する場合、上側端子の端部２３及び下側端子の端部２４の互いに対向する面のうち少なくとも一面に熱圧着工程を容易にし、かつ接合を堅くする導電性メッキ層１４０を形成することが望ましく、前記メッキ層１４０に使われるメッキ金属としては金、錫などの金属を使用できる。
【００１８】
また、上側端子の端部２３及び下側端子の端部２４を接合した後、図１２のように、その連結された部分を絶縁性の固着物質１５０で包んで、上側端子と下側端子とが予想できなかった物体の接触によって分離されることを防止することが望ましい。
【００１９】
以下、前記基板を製造する方法について説明する。
【００２０】
前記基板準備段階は通常の方法によって行われるが、そのうち一方法として、所定の基板本体に絶縁性基板本体の両面に金属層を形成した後でフォトレジストコーティング、露光、現像、エッチング、剥離などの段階を実施することによって両面に所定の回路パターンが形成された基板が用意される。
【００２１】
図４及び図５は、基板準備段階によって上側端子２１が上面に形成されて下側端子２２が下面に形成された基板１を図示するが、これら端子は基板の上下面に形成された回路の一部であることもあり、これら回路の端子に別途の部材を通電可能に連結した部材であることもある。これは基板の特性、回路の集積度、回路パターンを形成する材料の特性などを考慮して決定される。
【００２２】
基板準備段階が終了した後、基板本体に連結孔１３０を形成する。この連結孔１３０は上側端子の端部２３及び下側端子の端部２４間にある基板本体の一部分１００に形成されねばならない。前記連結孔１３０は素子の配置、基板本体１０の材料などを考慮してその位置及び大きさが決定されねばならないが、図３に示したように直線に限定されるものではなく、任意の線形である場合もあり、多角形または円形などの図形である場合もある。
【００２３】
前記連結孔とは基板本体の両面を連結する通路を意味し、したがって、連結孔の周囲が必ず基板本体により限定されることではない。すなわち、前記連結孔は基板本体の中央部に形成されることはもちろん、周囲部に形成されることもある。
連結孔が中央部に形成される場合には連結孔の周囲が基板本体により限定されるが、周囲部に形成される場合には連結孔の少なくとも一側が基板本体の側方向で開放される。
【００２４】
連結孔を基板本体の中央部に形成するか、あるいは周囲部に形成するかは基板本体に装着される半導体チップなどの部品の位置および連結端子の配置により決定されるが、たとえば、半導体チップが基板本体の中央部に位置して連結端子が半導体チップの下側中央部に配置された場合には、連結孔が前記半導体チップの下側に形成されることが望ましい。これと違って、半導体チップの連結端子が半導体チップの周辺に形成される場合には、この連結端子と連結される回路パターンを基板本体の周囲部に位置させ、ここに連結孔を形成することが望ましい。
【００２５】
一方、連結すべき上側端子と下側端子が多い場合には、これらをなるべく少数の連結孔で集めて連結することが基板の小型化に有利である。
【００２６】
連結孔１３０をエッチングによって形成する場合について説明する。エッチングによって連結孔を形成するためのエッチング防止膜１２０を形成する位置は、図６及び図７に示したように基板上の連結孔が形成される場所を除外した基板の両面である。基板両面にエッチング防止膜１２０を形成した後、連結孔が形成される場所にエッチング液を塗布することによって連結孔を形成する。エッチング液は前記エッチング防止膜が形成されていない部分のうち端子が形成されていない基板の表面から始めて前記端子の端部下に存在する基板本体をエッチングする。エッチングが進行して連結孔１３０が形成されれば、エッチングを中断してエッチング液を基板から除去する。上側端子２３および下側端子２４はこのようなエッチング過程においてエッチングによってエッチングされない材料で形成される。
【００２７】
前記のように連結孔１３０が形成されれば、基板１は図８のような断面を有し、この後、連結孔１３０の内部で上側端子２３と下側端子２４とが通電可能に接合される端子連結段階に移行する。
【００２８】
上側端子２３と下側端子２４とを連結するためにはそれぞれの下部を切断して基板の厚さ方向における中心に集めながら接合することもできるが、基板本体１０が薄くて、かつ上側端子２１及び下側端子２２の延性が優秀な場合には切断しなくても接合できる。
【００２９】
上側端子及び下側端子が切断された場合には、連結孔１３０の基板１上下の左右両側に合計４つの端子の端部が形成される。この場合には、図３に示したように連結孔の上側端子と下側端子の左右側の端部を合わせて接合する必要は必ずしもなく、上側端子の左側端部と下側端子の右側端部とを接合することも出来る。ただし、同一側の端部同士で接合する場合、他側の端部同士で接合することもできるので、上側端子の端部と下側端子の端部とが一つの連結孔の両側で接合できるという長所がある。
【００３０】
前記の切断を行なうにおいて別途の切断工程で切断することもできるが、上側端子および下側端子の端部となる部分周囲にノッチ１１０を形成して、端子連結段階で熱圧着すると同時に切断することもできる。この場合におけるノッチ１１０は、基板準備段階で上側端子及び下側端子を基板上に形成した直後に形成することが望ましいが、その後にも切断前に形成すればよい。
【００３１】
また、前記接合は金属を接合するための任意の工程によって行えるが、そのうち一方法である熱圧着による接合の場合には上側端子２１と下側端子２２とが互いに接合される対向面に熱圧着のためのメッキ面１４０を形成することが望ましい。このメッキ面１４０は、図９のように前記エッチングが終了してエッチング防止膜が残っている状態で上側端子及び下側端子の端部となる部分に形成されることが望ましい。このメッキ面１４０が形成された後には、図１０のようにエッチング防止膜を除去した後、図１１のように熱圧着装置２００を利用して熱圧着することもでき、順序を変えて熱圧着した後でエッチング防止膜を除去することもできる。
【００３２】
熱圧着段階が行われて上側端子２１と下側端子２２とが通電可能に互いに接合された状態で基板１を放置すれば、予想しなかった物体の接触によって前記端子の接合部が分離される恐れがある。したがって、このような問題を回避するために、図１２に示したように、端子連結段階が終了した後で上側端子の端部２３及び下側端子の端部２４が連結された部分を絶縁性の固着物質１５０で包む固着化段階を経ることが望ましい。
【００３３】
【発明の効果】
本発明による両面の端子が連結された基板は、上側端子２１及び下側端子２２それぞれの端部２３、２４が連結孔１３０内で直接接合される構造を有しているので、従来技術とは違って経済的損失が少なく、かつ上側端子と下側端子とを連結する部分の耐久性に優れる。
【００３４】
本発明による両面の端子が連結された基板を製造する方法によって前記のような長所を有する両面の端子が連結された基板が提供される。
【００３５】
本発明は図面に図示された一実施例を参考として説明されたが、これは例示的なものに過ぎず、本技術分野の当業者であればこれより多様な変形及び均等な他実施例が可能であるという点を理解できる。したがって、本発明の真の技術的保護範囲は特許請求の範囲の技術的思想によって決まらねばならない。
【図面の簡単な説明】
【図１】図１は貫通孔に導電性充填材を充填して両面の端子を連結した従来の基板を図示する断面図である。
【図２】図２は貫通孔内壁に導電性メッキ層を形成して両面の端子を連結した従来の基板を図示する断面図である。
【図３】図３は本発明による両面の端子が連結された基板を図示する断面図である。
【図４】図４は少なくとも一つの上側端子及び少なくとも一つの下側端子を上面及び下面に各々具備した基板を図示する斜視図である。
【図５】図５は図４のＡ−Ａ線断面を図示する断面図である。
【図６】図６は基板の上下面にエッチング防止膜が形成される位置を図示する斜視図である。
【図７】図７は上下面にエッチング防止膜が形成された基板を図示する断面図である。
【図８】図８は連結孔が形成された基板を図示する断面図である。
【図９】図９は上側端子及び下側端子にメッキ層が形成された基板を図示する断面図である。
【図１０】図１０はエッチング防止膜が除去された基板を図示する断面図である。
【図１１】図１１は上側端子の端部及び下側端子の下部を熱圧着によって接合する工程を示す断面図である。
【図１２】図１２は連結孔内に絶縁性固着物質を充填することによって両端部の接合部が固着化した基板を図示する断面図である。
＜符号の説明＞
１ 基板
１０ 基板本体
２１ 上側端子
２２ 下側端子
２３ 上側端子の端部
２４ 下側端子の端部
１３０ 連結孔
【発明の属する技術分野】
基板本体の一面にのみ回路パターンを形成して電気素子または半導体チップを装着することでは基板を小型化し難い場合、例えば、限定された面積の基板に多くの素子または半導体チップを装着しなければならない場合には、基板本体両面の回路端子のうち少なくとも一対を連結して基板本体両面に各々形成された２つの回路パターンが全体的に一つの回路を形成することによって基板の小型化を可能にする。本発明は前記のように両面に回路パターンが形成された基板に係り、より詳細には基板本体両面の回路端子が連結された基板及びこれを製造する方法に関する。
【０００２】
【従来の技術】
基板本体両面の端子が連結された従来の基板としては、基板本体に貫通孔を形成してその内部に導電性充填材を充填するか、または貫通孔の内壁にメッキ層を形成することによって基板本体の上下面に配置された端子が電気的に連結された基板があるが、これらの構成およびその問題点は次の通りである。
【０００３】
図１には特許文献１に開示された基板１が図示されているが、前記基板の上側端子２１と下側端子２２とは貫通孔３５に充填された導電性充填材４０によって通電可能に連結される。しかし、前記基板１は、前記充填材４０自体の不連続的な充填により断線が発生する恐れがあり、前記充填材を充填する工程による経済的損失がある。
【０００４】
図２には特許文献２に開示された方法によって製造できる基板が図示されているが、これは前記充填材４０の代りにメッキによって貫通孔３５の内面に導電性メッキ層５０を形成したものである。この基板１は、メッキ層が薄く形成されるために、特に熱膨張時に耐久性が弱いという短所がある。
【０００５】
【特許文献１】
米国特許第６，３３７，０３７号公報
【特許文献２】
米国特許第４，６２２，１０７号公報
【０００６】
【発明が解決しようとする課題】
本発明は前記のような従来技術の問題点を解決して、経済的損失が少なく、かつ上側端子と下側端子とを連結する部分の耐久性が優秀な両面の端子が連結された基板とこれを製造する方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は前記の目的を達成するために、両面に回路パターンが形成され、少なくとも一つの連結孔が形成された基板本体と、前記基板本体の上面に形成された回路パターンと連結された少なくとも一つの上側端子と、前記基板本体の下面に形成された回路パターンと連結され、前記上側端子と対応する位置に配置された下側端子とを具備し、前記上側端子の端部及び下側端子の端部が前記連結孔内で通電可能に接合された両面の端子が連結された基板を提供する。
【０００８】
前記上側端子の端部及び下側端子の端部の互いに対向する面のうち少なくとも一面には通電可能なメッキ層が形成されることが望ましい。
【０００９】
また、本発明は前記の目的を達成するために、両面に回路パターンが形成された基板本体、前記基板本体の上面に形成された回路パターンと連結された少なくとも一つの上側端子、及び前記基板本体の下面に形成された回路パターンと連結され前記上側端子に対応する位置に配置された下側端子とを具備した基板を準備する基板準備段階と、前記基板本体の一部をエッチングして前記上側端子の端部及び下側端子の端部を連結するための少なくとも一つの連結孔を形成する連結孔形成段階と、前記連結孔内で上側端子の端部と下側端子の端部とを通電可能に連結する端子連結段階とを具備した両面の端子が連結された基板を製造する方法を提供する。
【００１０】
前記基板準備段階は、前記上側端子及び下側端子に切断用ノッチを形成する段階を具備することが望ましく、前記端子連結段階は、上側端子の端部と下側端子の端部とを熱圧着して連結する段階を具備することが望ましく、前記端子連結段階は、上側端子の端部及び下側端子の端部の互いに対向する面のうち少なくとも一面に通電可能にかつ熱圧着を容易にするメッキ層を形成する段階をさらに具備することが望ましい。
【００１１】
本発明によれば、経済的損失が少なくてまた上側端子と下側端子とを連結する部分の耐久性が優秀な両面の端子が連結された基板及びこれを製造する方法が提供される。
【００１２】
【発明の実施の形態】
以下、前記の基板およびその基板を製造する方法について添付した図面を参照して詳細に説明する。
【００１３】
図３に本発明による基板１が図示されているが、基板本体１０の上下面には各々所定の回路パターンが形成される。基板本体の上面に配置された上側端子２１と基板本体の下面に配置された下側端子２２とはそれぞれの端部２３、２４が連結孔１３０内で接合される。
【００１４】
前記基板本体１０は上面と下面とに各々形成された回路パターンを支持し、両回路パターンを絶縁させる材料で形成される。
【００１５】
前記上側端子２１及び下側端子２２は、基板本体１０の上面及び下面各々に形成された回路パターンの一部であるか、またはその回路パターンと通電可能に連結された別途の部材でありうる。また、上側端子２１と下側端子２２とは基板１に直交する方向に連結される。
【００１６】
前記連結孔１３０は上側端子の端部２３と下側端子の端部２４とを連結するための通路であるが、これは両端部を堅く連結できる空間を提供する範囲内でその大きさを最小化することが望ましい。この連結孔１３０は基板本体のうち前記上側端子の端部２３と下側端子の端部２４とが連結される部分１００をエッチングすることによって形成することもあり、基板本体の製造当時に連結孔が形成される部分１００を空けておいて基板本体１を成形するか、または基板本体を打ち抜きすることによって形成することもある。連結孔を形成する前記方法のうちエッチングを除外しては、上側端子の端部及び下側端子の端部が連結孔上に跨って支持されるように端子２１、２２を配置しなければならない。また、前記連結孔１３０の数を減らすためには、連結される端子の端部２３、２４を基板の所定位置に集めるように形成することが望ましい。
【００１７】
一方、前記上側端子の端部２３と下側端子の端部２４とを接合する方法には熱圧着、抵抗溶接など金属を接合できる任意の方法を使用できるが、以下では熱圧着によって接合する場合を説明する。熱圧着によって両端部２３、２４を接合する場合、上側端子の端部２３及び下側端子の端部２４の互いに対向する面のうち少なくとも一面に熱圧着工程を容易にし、かつ接合を堅くする導電性メッキ層１４０を形成することが望ましく、前記メッキ層１４０に使われるメッキ金属としては金、錫などの金属を使用できる。
【００１８】
また、上側端子の端部２３及び下側端子の端部２４を接合した後、図１２のように、その連結された部分を絶縁性の固着物質１５０で包んで、上側端子と下側端子とが予想できなかった物体の接触によって分離されることを防止することが望ましい。
【００１９】
以下、前記基板を製造する方法について説明する。
【００２０】
前記基板準備段階は通常の方法によって行われるが、そのうち一方法として、所定の基板本体に絶縁性基板本体の両面に金属層を形成した後でフォトレジストコーティング、露光、現像、エッチング、剥離などの段階を実施することによって両面に所定の回路パターンが形成された基板が用意される。
【００２１】
図４及び図５は、基板準備段階によって上側端子２１が上面に形成されて下側端子２２が下面に形成された基板１を図示するが、これら端子は基板の上下面に形成された回路の一部であることもあり、これら回路の端子に別途の部材を通電可能に連結した部材であることもある。これは基板の特性、回路の集積度、回路パターンを形成する材料の特性などを考慮して決定される。
【００２２】
基板準備段階が終了した後、基板本体に連結孔１３０を形成する。この連結孔１３０は上側端子の端部２３及び下側端子の端部２４間にある基板本体の一部分１００に形成されねばならない。前記連結孔１３０は素子の配置、基板本体１０の材料などを考慮してその位置及び大きさが決定されねばならないが、図３に示したように直線に限定されるものではなく、任意の線形である場合もあり、多角形または円形などの図形である場合もある。
【００２３】
前記連結孔とは基板本体の両面を連結する通路を意味し、したがって、連結孔の周囲が必ず基板本体により限定されることではない。すなわち、前記連結孔は基板本体の中央部に形成されることはもちろん、周囲部に形成されることもある。
連結孔が中央部に形成される場合には連結孔の周囲が基板本体により限定されるが、周囲部に形成される場合には連結孔の少なくとも一側が基板本体の側方向で開放される。
【００２４】
連結孔を基板本体の中央部に形成するか、あるいは周囲部に形成するかは基板本体に装着される半導体チップなどの部品の位置および連結端子の配置により決定されるが、たとえば、半導体チップが基板本体の中央部に位置して連結端子が半導体チップの下側中央部に配置された場合には、連結孔が前記半導体チップの下側に形成されることが望ましい。これと違って、半導体チップの連結端子が半導体チップの周辺に形成される場合には、この連結端子と連結される回路パターンを基板本体の周囲部に位置させ、ここに連結孔を形成することが望ましい。
【００２５】
一方、連結すべき上側端子と下側端子が多い場合には、これらをなるべく少数の連結孔で集めて連結することが基板の小型化に有利である。
【００２６】
連結孔１３０をエッチングによって形成する場合について説明する。エッチングによって連結孔を形成するためのエッチング防止膜１２０を形成する位置は、図６及び図７に示したように基板上の連結孔が形成される場所を除外した基板の両面である。基板両面にエッチング防止膜１２０を形成した後、連結孔が形成される場所にエッチング液を塗布することによって連結孔を形成する。エッチング液は前記エッチング防止膜が形成されていない部分のうち端子が形成されていない基板の表面から始めて前記端子の端部下に存在する基板本体をエッチングする。エッチングが進行して連結孔１３０が形成されれば、エッチングを中断してエッチング液を基板から除去する。上側端子２３および下側端子２４はこのようなエッチング過程においてエッチングによってエッチングされない材料で形成される。
【００２７】
前記のように連結孔１３０が形成されれば、基板１は図８のような断面を有し、この後、連結孔１３０の内部で上側端子２３と下側端子２４とが通電可能に接合される端子連結段階に移行する。
【００２８】
上側端子２３と下側端子２４とを連結するためにはそれぞれの下部を切断して基板の厚さ方向における中心に集めながら接合することもできるが、基板本体１０が薄くて、かつ上側端子２１及び下側端子２２の延性が優秀な場合には切断しなくても接合できる。
【００２９】
上側端子及び下側端子が切断された場合には、連結孔１３０の基板１上下の左右両側に合計４つの端子の端部が形成される。この場合には、図３に示したように連結孔の上側端子と下側端子の左右側の端部を合わせて接合する必要は必ずしもなく、上側端子の左側端部と下側端子の右側端部とを接合することも出来る。ただし、同一側の端部同士で接合する場合、他側の端部同士で接合することもできるので、上側端子の端部と下側端子の端部とが一つの連結孔の両側で接合できるという長所がある。
【００３０】
前記の切断を行なうにおいて別途の切断工程で切断することもできるが、上側端子および下側端子の端部となる部分周囲にノッチ１１０を形成して、端子連結段階で熱圧着すると同時に切断することもできる。この場合におけるノッチ１１０は、基板準備段階で上側端子及び下側端子を基板上に形成した直後に形成することが望ましいが、その後にも切断前に形成すればよい。
【００３１】
また、前記接合は金属を接合するための任意の工程によって行えるが、そのうち一方法である熱圧着による接合の場合には上側端子２１と下側端子２２とが互いに接合される対向面に熱圧着のためのメッキ面１４０を形成することが望ましい。このメッキ面１４０は、図９のように前記エッチングが終了してエッチング防止膜が残っている状態で上側端子及び下側端子の端部となる部分に形成されることが望ましい。このメッキ面１４０が形成された後には、図１０のようにエッチング防止膜を除去した後、図１１のように熱圧着装置２００を利用して熱圧着することもでき、順序を変えて熱圧着した後でエッチング防止膜を除去することもできる。
【００３２】
熱圧着段階が行われて上側端子２１と下側端子２２とが通電可能に互いに接合された状態で基板１を放置すれば、予想しなかった物体の接触によって前記端子の接合部が分離される恐れがある。したがって、このような問題を回避するために、図１２に示したように、端子連結段階が終了した後で上側端子の端部２３及び下側端子の端部２４が連結された部分を絶縁性の固着物質１５０で包む固着化段階を経ることが望ましい。
【００３３】
【発明の効果】
本発明による両面の端子が連結された基板は、上側端子２１及び下側端子２２それぞれの端部２３、２４が連結孔１３０内で直接接合される構造を有しているので、従来技術とは違って経済的損失が少なく、かつ上側端子と下側端子とを連結する部分の耐久性に優れる。
【００３４】
本発明による両面の端子が連結された基板を製造する方法によって前記のような長所を有する両面の端子が連結された基板が提供される。
【００３５】
本発明は図面に図示された一実施例を参考として説明されたが、これは例示的なものに過ぎず、本技術分野の当業者であればこれより多様な変形及び均等な他実施例が可能であるという点を理解できる。したがって、本発明の真の技術的保護範囲は特許請求の範囲の技術的思想によって決まらねばならない。
【図面の簡単な説明】
【図１】図１は貫通孔に導電性充填材を充填して両面の端子を連結した従来の基板を図示する断面図である。
【図２】図２は貫通孔内壁に導電性メッキ層を形成して両面の端子を連結した従来の基板を図示する断面図である。
【図３】図３は本発明による両面の端子が連結された基板を図示する断面図である。
【図４】図４は少なくとも一つの上側端子及び少なくとも一つの下側端子を上面及び下面に各々具備した基板を図示する斜視図である。
【図５】図５は図４のＡ−Ａ線断面を図示する断面図である。
【図６】図６は基板の上下面にエッチング防止膜が形成される位置を図示する斜視図である。
【図７】図７は上下面にエッチング防止膜が形成された基板を図示する断面図である。
【図８】図８は連結孔が形成された基板を図示する断面図である。
【図９】図９は上側端子及び下側端子にメッキ層が形成された基板を図示する断面図である。
【図１０】図１０はエッチング防止膜が除去された基板を図示する断面図である。
【図１１】図１１は上側端子の端部及び下側端子の下部を熱圧着によって接合する工程を示す断面図である。
【図１２】図１２は連結孔内に絶縁性固着物質を充填することによって両端部の接合部が固着化した基板を図示する断面図である。
＜符号の説明＞
１ 基板
１０ 基板本体
２１ 上側端子
２２ 下側端子
２３ 上側端子の端部
２４ 下側端子の端部
１３０ 連結孔
Claims (8)
- 両面に回路パターンが形成され、少なくとも一つの連結孔が形成された基板本体と、
前記基板本体の上面に形成された回路パターンと連結された少なくとも一つの上側端子と、
前記基板本体の下面に形成された回路パターンと連結され、前記上側端子に対応する位置に配置された下側端子とを具備し、
前記上側端子の端部及び下側端子の端部が前記連結孔内で通電可能に接合された両面の端子が連結された基板。 - 前記上側端子の端部及び下側端子の端部の互いに対向する面のうち少なくとも一面に、通電可能なメッキ層が形成されていることを特徴とする請求項１に記載の両面の端子が連結された基板。
- 前記連結孔が基板本体の中央部に形成されることを特徴とする請求項１に記載の両面の端子が連結された基板。
- 前記連結孔が基板本体の周囲部に形成されることを特徴とする請求項１に記載の両面の端子が連結された基板。
- 両面に回路パターンが形成された基板本体、前記基板本体の上面に形成された回路パターンと連結された少なくとも一つの上側端子、及び前記基板本体の下面に形成された回路パターンと連結され前記上側端子に対応する位置に配置された下側端子を具備した基板を準備する基板準備段階と、
前記基板本体の一部をエッチングして前記上側端子の端部及び下側端子の端部を連結するための少なくとも一つの連結孔を形成する連結孔形成段階と、
前記連結孔内で上側端子の端部と下側端子の端部とを通電可能に連結する端子連結段階とを具備した両面の端子が連結された基板を製造する方法。 - 前記基板準備段階は、前記上側端子及び下側端子に切断用ノッチを形成する段階を具備することを特徴とする請求項５に記載の両面の端子が連結された基板を製造する方法。
- 前記端子連結段階は、上側端子の端部と下側端子の端部とを熱圧着して連結する段階を具備することを特徴とする請求項５または６に記載の両面の端子が連結された基板を製造する方法。
- 前記端子連結段階は、上側端子の端部及び下側端子の端部の互いに対向する面のうち少なくとも一面に通電可能に、かつ熱圧着を容易にするメッキ層を形成する段階をさらに具備することを特徴とする請求項７に記載の両面の端子が連結された基板を製造する方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020032334A KR100850457B1 (ko) | 2002-06-10 | 2002-06-10 | 양면의 단자가 연결된 기판 및 이를 제조하는 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004015064A true JP2004015064A (ja) | 2004-01-15 |
Family
ID=30439286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003163920A Pending JP2004015064A (ja) | 2002-06-10 | 2003-06-09 | 両面の端子が連結された基板及びこれを製造する方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20040050586A1 (ja) |
| JP (1) | JP2004015064A (ja) |
| KR (1) | KR100850457B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006173283A (ja) * | 2004-12-14 | 2006-06-29 | Furukawa Electric Co Ltd:The | 端子付き平面回路およびその製造方法 |
| JP2010183046A (ja) * | 2009-02-03 | 2010-08-19 | Samsung Electro-Mechanics Co Ltd | プリント基板及びその製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009158892A (ja) * | 2007-12-28 | 2009-07-16 | Nec Corp | 多層配線基板及びその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4622107A (en) * | 1986-05-05 | 1986-11-11 | Olin Hunt Specialty Products Inc. | Process for preparing the through hole walls of a printed wiring board for electroplating |
| JP3151219B2 (ja) * | 1992-07-24 | 2001-04-03 | テツセラ，インコーポレイテッド | 取り外し自在のリード支持体を備えた半導体接続構成体およびその製造方法 |
| JP3226628B2 (ja) * | 1992-10-15 | 2001-11-05 | 三菱電機株式会社 | テープキャリア、それを用いた半導体装置及びその製造方法 |
| JPH06334292A (ja) * | 1993-05-26 | 1994-12-02 | Ricoh Co Ltd | 可撓性基板の端子構造 |
| JPH0846321A (ja) * | 1994-07-28 | 1996-02-16 | Yazaki Corp | プリント基板の穴明け加工方法及び部品実装方法 |
| US6337037B1 (en) * | 1999-12-09 | 2002-01-08 | Methode Electronics Inc. | Printed wiring board conductive via hole filler having metal oxide reducing capability |
-
2002
- 2002-06-10 KR KR1020020032334A patent/KR100850457B1/ko not_active IP Right Cessation
-
2003
- 2003-06-09 JP JP2003163920A patent/JP2004015064A/ja active Pending
- 2003-06-10 US US10/458,400 patent/US20040050586A1/en not_active Abandoned
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006173283A (ja) * | 2004-12-14 | 2006-06-29 | Furukawa Electric Co Ltd:The | 端子付き平面回路およびその製造方法 |
| JP4558473B2 (ja) * | 2004-12-14 | 2010-10-06 | 古河電気工業株式会社 | 端子付き平面回路およびその製造方法 |
| JP2010183046A (ja) * | 2009-02-03 | 2010-08-19 | Samsung Electro-Mechanics Co Ltd | プリント基板及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030095435A (ko) | 2003-12-24 |
| KR100850457B1 (ko) | 2008-08-07 |
| US20040050586A1 (en) | 2004-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3784976B2 (ja) | 半導体装置 | |
| US6562660B1 (en) | Method of manufacturing the circuit device and circuit device | |
| TWI363585B (en) | Method for manufacturing a substrate having embedded component therein | |
| TWI409884B (zh) | 半導體裝置之製造方法 | |
| JP3502800B2 (ja) | 半導体装置の製造方法 | |
| JP5933103B1 (ja) | 導波路基板の製造方法 | |
| EP1659092B1 (en) | Method for fabricating an electrode in a packaging substrate | |
| JP2002043458A5 (ja) | ||
| JPH079953B2 (ja) | 半導体装置の製造方法 | |
| KR100679470B1 (ko) | 리드 프레임 및 그 제조방법과, 반도체 디바이스 및 그제조방법 | |
| JP2004342991A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2004015064A (ja) | 両面の端子が連結された基板及びこれを製造する方法 | |
| JP2007220873A (ja) | 半導体装置及びその製造方法 | |
| JP2004342990A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US7018219B2 (en) | Interconnect structure and method for connecting buried signal lines to electrical devices | |
| JP2002280491A (ja) | 電子部品およびその製造方法 | |
| KR100336769B1 (ko) | 웨이퍼 레벨의 칩 사이즈 패키지 및 그 제조방법 | |
| JP2004363351A (ja) | 積層型の半導体装置 | |
| JP3490601B2 (ja) | フィルムキャリアおよびそれを用いた積層型実装体 | |
| JP2008529283A (ja) | 誘電体の表面に埋め込まれた金属トレースを有する相互接続要素を作る構成および方法 | |
| JPH11195666A (ja) | 半導体装置 | |
| JP2003258196A (ja) | 半導体装置及びその製造方法 | |
| JP2002050715A (ja) | 半導体パッケージの製造方法 | |
| JP4182340B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2001313365A (ja) | 半導体装置 |