JPS61196391A - Ｉｃカ−ドおよびその製造方法 - Google Patents
Ｉｃカ−ドおよびその製造方法Info
- Publication number
- JPS61196391A JPS61196391A JP60038008A JP3800885A JPS61196391A JP S61196391 A JPS61196391 A JP S61196391A JP 60038008 A JP60038008 A JP 60038008A JP 3800885 A JP3800885 A JP 3800885A JP S61196391 A JPS61196391 A JP S61196391A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- card
- conductor
- electrode
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07745—Mounting details of integrated circuit chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明は記憶回路、制御回路等の半導体装置を内蔵し
たＩＣカードおよびその製造方法に関、する。
たＩＣカードおよびその製造方法に関、する。
従来の技術
近年、ＩＣ，ＬＳＩを内蔵して大容量のメモリ−機能を
もちキャッシュカード、クレジットカード等種々の機能
を発揮するいわゆるＩＣカードの開発が行なわれている
。このＩＣカードは携帯性を重要視するならば従来の磁
気ストライブ部を背面に設けた磁気ストライプカードあ
るいはカードに孔を設けたシ凹凸を設けたエンボスカー
ドと同様にその厚さは少なくとも１ｆｆ以下望ましくは
０・７６ｆｆに薄くする必要があシ、また、カードの折
曲げに対して、内蔵したＩＣ，ＬＳＩの破損や回路導体
の断線を防ぐため実装面積も著しるしく小さくする必要
がある。
もちキャッシュカード、クレジットカード等種々の機能
を発揮するいわゆるＩＣカードの開発が行なわれている
。このＩＣカードは携帯性を重要視するならば従来の磁
気ストライブ部を背面に設けた磁気ストライプカードあ
るいはカードに孔を設けたシ凹凸を設けたエンボスカー
ドと同様にその厚さは少なくとも１ｆｆ以下望ましくは
０・７６ｆｆに薄くする必要があシ、また、カードの折
曲げに対して、内蔵したＩＣ，ＬＳＩの破損や回路導体
の断線を防ぐため実装面積も著しるしく小さくする必要
がある。
第４図は一般的なＩＣカードにおけるカードに埋設した
ＩＣ，ＬＳＩチップの実装モジュールを示している。
ＩＣ，ＬＳＩチップの実装モジュールを示している。
ガラスエポキシ基板１等にムＵメッキ処理した導体配線
３が形成され、前記基板１上の一方にはＩＣ、ＬＳＩテ
ップ２がダイボンドされ、かつワイヤー４で導体配線３
と接続されている。また基板１上の他方には電気的信号
の入出力を行なうために、外部回路と接続するだめの複
数の端子群５が形成されている。第６図は第４図の平面
図を示したものである。前記基板１は樹脂で形成された
カード６に、該カード形成時に埋設されるかもしくは装
着され、第６図に示すように前記端子群５のみが外部に
露出するように樹脂フィルムにより形成されるものであ
る。
３が形成され、前記基板１上の一方にはＩＣ、ＬＳＩテ
ップ２がダイボンドされ、かつワイヤー４で導体配線３
と接続されている。また基板１上の他方には電気的信号
の入出力を行なうために、外部回路と接続するだめの複
数の端子群５が形成されている。第６図は第４図の平面
図を示したものである。前記基板１は樹脂で形成された
カード６に、該カード形成時に埋設されるかもしくは装
着され、第６図に示すように前記端子群５のみが外部に
露出するように樹脂フィルムにより形成されるものであ
る。
発明が解決しようとする問題点
しかし、このような構成にあっては、ＩＣ。
ＬＳＩチップを搭載する領域と端子群の領域が同一平面
に位置するために基板１の寸法が大きくなり、折曲げ等
によシ導体配線の断線を招きやすいものであった。また
ＩＣ，ＬＳＩチップの実装がダイボンディングやワイヤ
ボンディングを用いているために、接続箇所がＩＣ，Ｌ
ＳＩチップ上の電極部と基板上の導体配線の２箇所も存
在し、接続の信頼性を低下せしめるものである。また、
ワイヤボンディングによる接続を行なっているために、
前記ワイヤがＩＣ，ＬＳＩチップの表面から少なくとも
０．３ｆｆはみ出してしまったり、あるいはダイボンデ
ィングを行なうため、基板１の厚さを０．２ＭＭ以上に
しなければならない。仮にＩＣ。
に位置するために基板１の寸法が大きくなり、折曲げ等
によシ導体配線の断線を招きやすいものであった。また
ＩＣ，ＬＳＩチップの実装がダイボンディングやワイヤ
ボンディングを用いているために、接続箇所がＩＣ，Ｌ
ＳＩチップ上の電極部と基板上の導体配線の２箇所も存
在し、接続の信頼性を低下せしめるものである。また、
ワイヤボンディングによる接続を行なっているために、
前記ワイヤがＩＣ，ＬＳＩチップの表面から少なくとも
０．３ｆｆはみ出してしまったり、あるいはダイボンデ
ィングを行なうため、基板１の厚さを０．２ＭＭ以上に
しなければならない。仮にＩＣ。
ＬＳＩチップの厚さが０・２ｆｉの場合、実装モジュー
ルの厚さは０．７ｆｌに達し、カード６に装着する際、
カード保護用フィルムの厚さも加算され、カード全体の
厚さは１ｆｉ以上になり著しるしく実用性を欠くもので
あった。
ルの厚さは０．７ｆｌに達し、カード６に装着する際、
カード保護用フィルムの厚さも加算され、カード全体の
厚さは１ｆｉ以上になり著しるしく実用性を欠くもので
あった。
そこで本発明は、ＩＣ，ＬＳＩチップをカードに装着、
内蔵させた時、実装モジュールの厚さが薄く、実装面積
が小さく、製造コストが安価でかつ信頼性が高くなるよ
うにしようとするものである。
内蔵させた時、実装モジュールの厚さが薄く、実装面積
が小さく、製造コストが安価でかつ信頼性が高くなるよ
うにしようとするものである。
問題点を解決するための手段
上記問題点を解決するため、本発明ではカード外部との
信号の授受を行なう電極端子部と半導体装置の電極部と
を接続する複数の導体リード部を電極端子と一体化する
という構造的に改良を加え。
信号の授受を行なう電極端子部と半導体装置の電極部と
を接続する複数の導体リード部を電極端子と一体化する
という構造的に改良を加え。
合せて製造し易いようにしたものである。
作用
たとえば、金属層一層のみの長尺のテープで半導体装置
の電極と接合する導体リードと電極端子を一体に形成、
これを切断してカード内に装着。
の電極と接合する導体リードと電極端子を一体に形成、
これを切断してカード内に装着。
内蔵することができる。したがってカードを構成する要
素は、半導体装置、導体リードとカード本体のみで、別
個の電極端子が不要となる。本発明では部品点数が少な
く、接続箇所も少ないので、コストが安価で、高信頼性
のＩＣカードを得る事ができる。
素は、半導体装置、導体リードとカード本体のみで、別
個の電極端子が不要となる。本発明では部品点数が少な
く、接続箇所も少ないので、コストが安価で、高信頼性
のＩＣカードを得る事ができる。
実施例
本発明の一実施例を第１図に示す。ＩＣ，ＬＳＩなどの
半導体装置２の電極２３に前記半導体装置の外縁方向に
延在した導体リード２ｏの一端が接合され、前記半導体
装置２はカード本体２１の凹部２１２Ｌに配設されてい
る。前記導体リード２゜の他端に設けた電極端子部２２
は、カード本体２１の表面に載置され、電極端子２２の
みを露出するように、フィルム２６がカード本体２１の
表面に設けられている。これによって導体リード２ｏの
電極端子部２２がカード本体２１の表面で固定され、半
導体装置２はカード本体２１の凹部２１２Ｌにおいて導
体リード２ｏによって支持される。しだがってカード本
体２１の凹部と半導体装置２との隙間は、気体であって
も良いし、柔軟性を有する材料２４で満たされていても
良い。いずれにせよ、カード体２１に曲げの応力が発生
しても５導体リード２ｏが可撓性を有するから、これら
の応力に対し一半導体装置２を保護し、その損傷を防ぐ
ものである。また前記導体リード２０は。
半導体装置２の電極２３に前記半導体装置の外縁方向に
延在した導体リード２ｏの一端が接合され、前記半導体
装置２はカード本体２１の凹部２１２Ｌに配設されてい
る。前記導体リード２゜の他端に設けた電極端子部２２
は、カード本体２１の表面に載置され、電極端子２２の
みを露出するように、フィルム２６がカード本体２１の
表面に設けられている。これによって導体リード２ｏの
電極端子部２２がカード本体２１の表面で固定され、半
導体装置２はカード本体２１の凹部２１２Ｌにおいて導
体リード２ｏによって支持される。しだがってカード本
体２１の凹部と半導体装置２との隙間は、気体であって
も良いし、柔軟性を有する材料２４で満たされていても
良い。いずれにせよ、カード体２１に曲げの応力が発生
しても５導体リード２ｏが可撓性を有するから、これら
の応力に対し一半導体装置２を保護し、その損傷を防ぐ
ものである。また前記導体リード２０は。
第１図すに示すように、一端２０＆が半導体装置２の電
極２３に接合され、他端に外部端子２６と接する電極端
子２２を一体に形成しているが、電極端子２２間の間隔
Ｌ１は、半導体装置２の電極２３の間隔Ｌ２よりも広＜
、１極端子部２２の巾Ｗ１も半導体装置２の電極２３に
接合されている導体リード２ｏの一端２０＆の巾Ｗ２よ
りも広く形成されているものである。すなわち本実施例
の構成は、半導体装置２の電極２３に接合される導体リ
ード２ｏに外部端子２６と接する電極端子２２を一体に
形成し、カード本体２１に前記導体リード２０を取付け
た半導体装置２を配設し、導体リード２ｏの電極端子部
２２のみを外部に露出させたものである。したがって、
ＩＣカードを構成する部品点数が少ないものである。
極２３に接合され、他端に外部端子２６と接する電極端
子２２を一体に形成しているが、電極端子２２間の間隔
Ｌ１は、半導体装置２の電極２３の間隔Ｌ２よりも広＜
、１極端子部２２の巾Ｗ１も半導体装置２の電極２３に
接合されている導体リード２ｏの一端２０＆の巾Ｗ２よ
りも広く形成されているものである。すなわち本実施例
の構成は、半導体装置２の電極２３に接合される導体リ
ード２ｏに外部端子２６と接する電極端子２２を一体に
形成し、カード本体２１に前記導体リード２０を取付け
た半導体装置２を配設し、導体リード２ｏの電極端子部
２２のみを外部に露出させたものである。したがって、
ＩＣカードを構成する部品点数が少ないものである。
次に第２図を用いて本実施例のＩＣカードの製造方法に
ついて説明する。
ついて説明する。
Ｃｕ’、Ｎｉ等の導体フィルム３ｏ（板厚２０ｐｍ〜２
００μｍ）の長尺に、半導体装置２の電極２３を接合す
るための導体リード２ｏと電極端子部２２をフォトエツ
チング法で形成する。半導体装置２の電極２３に接合さ
れる導体リード２ｏの一端は、前記半導体装置の電極の
間隔に合致するように構成され、また電極端子部２２の
間隔も外部端子２６０間隔に合致するように構成される
。
００μｍ）の長尺に、半導体装置２の電極２３を接合す
るための導体リード２ｏと電極端子部２２をフォトエツ
チング法で形成する。半導体装置２の電極２３に接合さ
れる導体リード２ｏの一端は、前記半導体装置の電極の
間隔に合致するように構成され、また電極端子部２２の
間隔も外部端子２６０間隔に合致するように構成される
。
このようなパターンが長尺の導体フィルム３０上に複数
個形成される。孔３１は長尺の導体フィルムを搬送する
ために設けたものである（第５図ａ）。
個形成される。孔３１は長尺の導体フィルムを搬送する
ために設けたものである（第５図ａ）。
なおフィルム３０の両側縁にはフィルム送υ用のスプロ
ケット孔３１が設けである。また、導体リード２０は少
なくとも電極端子部２２において、全て導体フィルム３
ｏに一体に形成されている。
ケット孔３１が設けである。また、導体リード２０は少
なくとも電極端子部２２において、全て導体フィルム３
ｏに一体に形成されている。
ここで−例として前記導体フィルム３ｏがＣｕ箔で形成
されるならば、前記電極端子部２２の領域のみをムＵメ
ッキ処理し、他をＳｎ メッキ処理する。半導体装置２
の電極２３に金属薄膜を介してＡｕ突起を形成し、これ
を導体リード２ｏと位置合せし、加圧・加熱すれば、ム
ｕ−５ｎの合金で半導体装置２の電極２３に導体リード
２ｏを接合する事ができる（第５図ｂ）。また、他の方
法として、導体リード２０にあらかじめ別な基板に形成
したＡｕ突起を接合させ、このＡｕ突起を半導体装置の
電極に加圧・加熱するいわゆる転写バンブ方式により直
接接合する事ができ、この方法によれば半導体装置の電
極上に金属薄膜を介してＡｕ突起を形成する必要がない
ので、製造コストが著しるしく安価になる。
されるならば、前記電極端子部２２の領域のみをムＵメ
ッキ処理し、他をＳｎ メッキ処理する。半導体装置２
の電極２３に金属薄膜を介してＡｕ突起を形成し、これ
を導体リード２ｏと位置合せし、加圧・加熱すれば、ム
ｕ−５ｎの合金で半導体装置２の電極２３に導体リード
２ｏを接合する事ができる（第５図ｂ）。また、他の方
法として、導体リード２０にあらかじめ別な基板に形成
したＡｕ突起を接合させ、このＡｕ突起を半導体装置の
電極に加圧・加熱するいわゆる転写バンブ方式により直
接接合する事ができ、この方法によれば半導体装置の電
極上に金属薄膜を介してＡｕ突起を形成する必要がない
ので、製造コストが著しるしく安価になる。
次に電極端子２２の外縁領域の導体フィルム３０に接続
された所定位置で切断しく第６図Ｃ）、第６図ｄのよう
１テ、導体リード２０を有する半導体装置を得る事がで
きる。前記電極端子２２のみを露出するようにカード本
体に配設するものである。
された所定位置で切断しく第６図Ｃ）、第６図ｄのよう
１テ、導体リード２０を有する半導体装置を得る事がで
きる。前記電極端子２２のみを露出するようにカード本
体に配設するものである。
第３図は電極端子部２２で、外部端子２６と接しない反
対面の領域を環状の絶縁体３２で固定した構成である。
対面の領域を環状の絶縁体３２で固定した構成である。
絶縁体３２は、少なくとも複数の電極端子部２２同志を
固定し製造工程中に電極端子の間隔が変動したり、変形
するのを防止できる効果がある。
固定し製造工程中に電極端子の間隔が変動したり、変形
するのを防止できる効果がある。
発明の効果
以上のように１本発明によれば次のような効果を得るこ
とができる。
とができる。
（１）本発明では半導体装置の電極に接合される導体リ
ードを外部端子に接触する電極端子と一体に形成してい
る。したがって使用する構成材料が、導体リードが主体
となるため材料コストが著しるしく安価になるばかりか
、電極端子から半導体装置までの接合箇所が１箇所しか
なく、接合の工程数が少なく、かつ高い信頼性を得る事
ができる。
ードを外部端子に接触する電極端子と一体に形成してい
る。したがって使用する構成材料が、導体リードが主体
となるため材料コストが著しるしく安価になるばかりか
、電極端子から半導体装置までの接合箇所が１箇所しか
なく、接合の工程数が少なく、かつ高い信頼性を得る事
ができる。
（謁 また、構成部品が半導体装置と導体リードであっ
て、例えば導体リード厚を７５μｍ、半導体装置Ｇ厚さ
を２００μｍ、Ａｕ突起の厚さを２０μｍとすると、全
体厚さはわずか２９６μｍしかならず、著しるしく薄型
のカードを構成できる。
て、例えば導体リード厚を７５μｍ、半導体装置Ｇ厚さ
を２００μｍ、Ａｕ突起の厚さを２０μｍとすると、全
体厚さはわずか２９６μｍしかならず、著しるしく薄型
のカードを構成できる。
（３）カード本体の凹部に配設された半導体装置は。
導体リードでカード体に支持され凹部内では固体されて
いないから、カード体にそりや曲げが発生してもリード
体が伸びるだけで凹部内の半導体装置は損傷を受けない
ものである。
いないから、カード体にそりや曲げが発生してもリード
体が伸びるだけで凹部内の半導体装置は損傷を受けない
ものである。
（４）また１本発明の製造方法では導体リードの全てが
導体フィルムで一体に構成されているので、半導体装置
を前記導体リードに接合後の搬送等で静電気による半導
体装置の損傷を防止できる効果がある。
導体フィルムで一体に構成されているので、半導体装置
を前記導体リードに接合後の搬送等で静電気による半導
体装置の損傷を防止できる効果がある。
第１図ａ、ｂは本発明の一実施例のＸＣカードの断面図
およびこのＩＣカードに内蔵する導体リードを形成した
半導体装置の斜視図、第２図ａ〜ｄは本実施例のＩＣカ
ードの製造方法を説明するための斜視図、第３図は本発
明の他の実施例のＩＣカードの半導体装置部分の斜視図
、第４図は従来のＩＣカードの内部構成を示す側面図、
第５図は第４図に示す構成の平面図、第６図は従来のＩ
Ｃカードの平面図である。 ２・・・・・・半導体装置、２０・・・・・・導体リー
ド、２１・・・・・・カード本体、２２・・・・・・電
極端子部、３０・・・・・・導体フィルム、３２・・・
・・・絶縁体。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名２ｆ
〜−一カード禾ｆム ２２− 電’ｍ賜＋好 第２図 第４図
およびこのＩＣカードに内蔵する導体リードを形成した
半導体装置の斜視図、第２図ａ〜ｄは本実施例のＩＣカ
ードの製造方法を説明するための斜視図、第３図は本発
明の他の実施例のＩＣカードの半導体装置部分の斜視図
、第４図は従来のＩＣカードの内部構成を示す側面図、
第５図は第４図に示す構成の平面図、第６図は従来のＩ
Ｃカードの平面図である。 ２・・・・・・半導体装置、２０・・・・・・導体リー
ド、２１・・・・・・カード本体、２２・・・・・・電
極端子部、３０・・・・・・導体フィルム、３２・・・
・・・絶縁体。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名２ｆ
〜−一カード禾ｆム ２２− 電’ｍ賜＋好 第２図 第４図
Claims (4)
- （１）カード本体に半導体装置が配設され、連続した導
体リード群の一端が前記半導体装置の電極に接合され他
端が前記カード本体の表面に露出し、前記他端の間隔が
前記半導体装置の電極間隔よりも広く、かつリード巾が
前記露出した所定領域において他の領域のリード巾より
巾広くした事を特徴とするＩＣカード。 - （２）リード群の他端の巾広の領域近傍において、カー
ド本体に配設した時に、露出しない反対面にリード群同
志を固定する絶縁体を設けている事を特徴とする特許請
求の範囲第１項記載のＩＣカード。 - （３）カード本体の凹部に配設された半導体装置の導体
リード群の他端がカード本体の一部に固定され、前記半
導体装置がカード本体の凹部において、前記リード群で
支持されてなる特許請求の範囲第１項記載のＩＣカード
。 - （４）導体フィルムに、一端が半導体装置の電極領域ま
で突出し、他端が所定領域において巾広となっているリ
ード群を形成する工程と、少なくともリード群の他端の
巾広の領域近傍において前記リード群が一体に構成され
た導体フィルムの前記リード群の一端に半導体装置を接
合する工程と、前記導体フィルムから前記リード群の他
端の領域を切断、分離する工程と、前記切断したリード
群を有する半導体装置を、前記リード群の他端の巾広の
領域が露出するようにカード本体に配設する工程とから
なる事を特徴とするＩＣカードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60038008A JPS61196391A (ja) | 1985-02-27 | 1985-02-27 | Ｉｃカ−ドおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60038008A JPS61196391A (ja) | 1985-02-27 | 1985-02-27 | Ｉｃカ−ドおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61196391A true JPS61196391A (ja) | 1986-08-30 |
Family
ID=12513544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60038008A Pending JPS61196391A (ja) | 1985-02-27 | 1985-02-27 | Ｉｃカ−ドおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61196391A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0292694A (ja) * | 1988-09-30 | 1990-04-03 | Sony Corp | 情報カード製造方法 |
| FR2674681A1 (fr) * | 1991-03-28 | 1992-10-02 | Em Microelectronic Marin Sa | Composant electronique ultramince et procede pour sa fabrication. |
-
1985
- 1985-02-27 JP JP60038008A patent/JPS61196391A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0292694A (ja) * | 1988-09-30 | 1990-04-03 | Sony Corp | 情報カード製造方法 |
| FR2674681A1 (fr) * | 1991-03-28 | 1992-10-02 | Em Microelectronic Marin Sa | Composant electronique ultramince et procede pour sa fabrication. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6646335B2 (en) | Flexible tape carrier with external terminals formed on interposers | |
| US6343019B1 (en) | Apparatus and method of stacking die on a substrate | |
| EP0498446B1 (en) | Multichip packaged semiconductor device and method for manufacturing the same | |
| US6403398B2 (en) | Semiconductor device, manufacturing method thereof and aggregate type semiconductor device | |
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| US6103547A (en) | High speed IC package configuration | |
| US7176062B1 (en) | Lead-frame method and assembly for interconnecting circuits within a circuit module | |
| US20060038235A1 (en) | Semiconductor device | |
| JPH0786477A (ja) | 回路パッケージおよびその形成方法 | |
| US6037662A (en) | Chip scale package | |
| US5382546A (en) | Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same | |
| US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
| JPH11214606A (ja) | 樹脂封止型半導体装置及びリードフレーム | |
| JP3417095B2 (ja) | 半導体装置 | |
| US6281437B1 (en) | Method of forming an electrical connection between a conductive member having a dual thickness substrate and a conductor and electronic package including said connection | |
| JPS61139894A (ja) | Ｉｄカ−ドおよびその製造方法 | |
| JPS61196391A (ja) | Ｉｃカ−ドおよびその製造方法 | |
| JP2001007252A (ja) | 半導体装置およびその製造方法 | |
| JP3174238B2 (ja) | 半導体装置およびその製造方法 | |
| JPS61196389A (ja) | Ｉｃカ−ド | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP2700253B2 (ja) | 電子部品装置 | |
| JP3665609B2 (ja) | 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット | |
| JP3485736B2 (ja) | 半導体装置とその製造方法 | |
| JP2763234B2 (ja) | 半導体装置 |