JPH0786477A - 回路パッケージおよびその形成方法 - Google Patents

回路パッケージおよびその形成方法

Info

Publication number
JPH0786477A
JPH0786477A JP6184543A JP18454394A JPH0786477A JP H0786477 A JPH0786477 A JP H0786477A JP 6184543 A JP6184543 A JP 6184543A JP 18454394 A JP18454394 A JP 18454394A JP H0786477 A JPH0786477 A JP H0786477A
Authority
JP
Japan
Prior art keywords
major surface
conductor
chip
package
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6184543A
Other languages
English (en)
Other versions
JP2710213B2 (ja
Inventor
Edward J Dombroski
エドワード・ジョン・ドンブロスキー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0786477A publication Critical patent/JPH0786477A/ja
Application granted granted Critical
Publication of JP2710213B2 publication Critical patent/JP2710213B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y10T29/49172—Assembling electrical component directly to terminal or elongated conductor with encapsulating by molding of insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 パッケージのストレスをバランスさせるよう
に構成されたヒート・シンクを有し、かつ小さな寸法を
有する、スタック配置するのに適したリード・オン・チ
ップ（ＬＯＣ）パッケージを提供する。 【構成】 これは、半導体チップ１８の活動面上にリー
ド・フレーム１０を置き、活動面上のそれぞれの入出力
パッド２４にリード・フレーム導体１４を接続し、チッ
プの６つの面のうちの５つの面の周りに完全に封止材３
０を成形するが、第６の面の大部分を封止しないままで
おくことによって達成される。チップの第６の面の露出
した、すなわち封止されていない部分上にヒート・シン
ク３４を接着する。ヒート・シンクは熱を伝導し、廃熱
をチップから散逸させることができる金属から成り、リ
ード・フレームおよび封止材をチップに付与することに
よってチップに導入される、曲げ応力などのストレスを
バランスさせる質量、厚さ、および面積を有している。
ヒート・シンクを接地面として使用して、チップをスタ
ック状に構成したときに電磁遮蔽を提供することもでき
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、リード線接着半導体チ
ップに関する。さらに詳細には、本発明はパッケージの
ストレスをバランスさせるように構成されたヒート・シ
ンクを有し、かつ小さな寸法を有する、スタック配置に
適したいわゆるリード・オン・チップ（ＬＯＣ）パッケ
ージ、及び該スタックを形成する方法に関する。
【０００２】
【従来技術】リード・オン・チップ（ＬＯＣ）パッケー
ジは、半導体業界で周知であり、米国特許第４８６２２
４５号明細書に詳細に記載されている。米国特許第３９
２２７１２号明細書に示されているように、半導体チッ
プの裏側、すなわち非活動面にヒート・シンクも取り付
けられている。米国特許第４８６８７１２号明細書は、
ヒート・シンクが取り付けられた半導体デバイスのスタ
ックを開示している。
【０００３】半導体チップに形成される回路は数年の間
に小形で、高速で、密度の高いものになったが、ユーザ
は、特有のパッケージ寸法および熱条件を課す、さらに
小形で高速で高密度の構成を要求している。本発明は、
現在、従来技術で知られているいかなるものよりはるか
に小さい寸法を、改良された電気特性および熱特性と共
に提供する。
【０００４】
【発明が解決しようとする課題】本発明の一目的は、Ｌ
ＯＣ技術を使用して、現在業界で必要とされている寸法
および熱条件を満たす半導体チップ用の極薄型パッケー
ジを提供することである。この望ましい結果は、６つの
面のうちの少なくとも５つの面をプラスチック封止材料
で封止するとともに、ヒート・シンクをチップの第６の
面に直接取り付けることによって達成される。
【０００５】さらに、本発明の他の目的は、活動チップ
面上へのリード線の付与および封止によってもたらされ
るチップ上のストレスをバランスさせるようにヒート・
シンクを設計することである。
【０００６】本発明の他の目的は、改良された機械性能
および電気性能をもつパッケージ半導体チップを提供す
ることである。
【０００７】本発明の他の目的は、ヒート・シンクを備
えた、従来技術でこれまで得られていたものよりも薄い
半導体パッケージを提供することである。
【０００８】本発明の他の目的は、ストレス・バランス
および熱抽出が改善されたことにより、信頼性が向上し
た多重半導体パッケージ構成を提供することである。
【０００９】
【課題を解決するための手段】本発明のこれらおよび他
の目的は、厚さが薄くされた導体を有するリード・フレ
ームを半導体チップの活動面上に置き、活動面上のそれ
ぞれの入出力パッドにリード・フレーム導体を接着し、
チップの６つの面のうちの５つの面の周りに完全に封止
材を成形するが、第６の面の大部分を封止しないままで
おくことによって実現され、提供される。リード・フレ
ーム導体の厚さが薄くされていない部分を、封止材から
延びるように構成し、チップの第６の面の露出した、す
なわち封止されていない部分上にヒート・シンクを接着
する。ヒート・シンクは熱を伝導し、廃熱をチップから
散逸させることができる金属から成り、リード・フレー
ムおよび封止材をチップに付与することによってチップ
にもたらされる、曲げ応力などのストレスをバランスさ
せる質量、厚さ、および面積を有している。ヒート・シ
ンクを接地面として使用して、チップをスタック状に構
成したときに電磁遮蔽を提供することもできる。
【００１０】
【実施例】図１は、本発明で使用されるリード・フレー
ムの平面図である。リード・フレーム１０は、金属シー
ト・ストックで作製され、複数の位置合せ穴１２が形成
され、複数の延長導体１４が設けられている。そのよう
なリード・フレームは、銅合金で作製することが好まし
く、周知であり、半導体技術分野で明確な意味を有す
る。そのようなリード・フレームの材料、厚さ、および
強度は、当技術分野で非常に古くから知られているの
で、そのような品目を購入するのに必要なのは、当技術
分野で使用される「リード・フレーム」の語を使用する
ことだけである。実際は、「リード・フレーム」の語
は、特定の機械強度要件をみたすのに十分な寸法および
強度のシート・ストックで形成された金属構造、好まし
くはメッキされた銅合金を意味する。たとえば、そのよ
うなリード・フレームはSemiconductor International
（１９８５年４月）に示されている。本発明では、リー
ド・フレームは通常、０．１２５ないし０．１９５ｍｍ
のシート・ストックで形成され、個々の導体は幅０．２
ないし０．５ｍｍである。
【００１１】図２、図３、および図４は、互いに実質的
に平行な、第１および第２の主面１６および１７、すな
わち表面および裏面と、前記主面に垂直であり前記主面
と結合する、４つの側面すなわち副面１９ａ、１９ｂ、
１９ｃ、および１９ｄを有する半導体チップ１８を示
す。一方の主面、すなわち主面１６は、集積回路が形成
され、入出力パッド２４が配設された、チップの活動面
であり、他方の主面はチップの裏側または基板側であ
る。図１のリード・フレームは、主面１６上に配置さ
れ、ワイヤ・ボンドを使用して、パッド２４に結合され
ている。本発明では、チップ１８は通常、長さ１３．８
ｍｍ、幅６．８ｍｍ、および厚さ０．７６ｍｍである。
チップ１８の活動面１６に載ったリード・フレーム導体
１４の部分が活動面１６中の集積回路を短絡させるのを
防ぐために、リード・フレーム導体１４と活動面１６の
下の部分の間に絶縁材料層２０が配置されている。
【００１２】層２０は、１７５℃を超える温度に耐える
ことができるポリマー膜であり、ナトリウム（Ｎａ）、
カリウム（Ｋ）、およびリン（Ｐ）を含むハライド金属
や活性金属などのイオン性種を含まない。層２０は、た
とえば、デュポン（DuPont de Nemours）がカプトン（K
apton）の商標で販売しているような厚さ０．０５ｍｍ
のポリイミド膜で形成することができる。そのようなポ
リイミド膜は、様々な厚さで得ることができ、本発明の
場合は、厚さ０．０２５ｍｍないし０．０５ｍｍであ
る。この膜は通常、本発明の場合、チッ化アルミニウム
およびチッ化ケイ素を添加することによって熱に対して
強化される。
【００１３】層２０は、接着性被覆２０ａおよび２０ｂ
を有しており、これらの被覆は、厚さ約０．０２ｍｍの
薄い被覆として層２０の主面に付与され、リード・フレ
ーム１４およびチップ１０に層２０を固定するのを助け
るために使用される。この層２０は、リード・フレーム
とチップの間の短絡が発生しないようにするのを助け
る。必要に応じ、層２０の異なる面に付与される接着層
は異なる材料であってよい。たとえば、層２０を半導体
チップ１０に固定する接着性被覆２０ｂは、エポキシ、
アクリリックス・シリコーン、ポリイミドの群から選択
することができ、エポキシが好ましい。リード・フレー
ム導体を層２０に保持する他方の接着性被覆２０ａは、
同じ材料群から選択することができ、エポキシ、アクリ
リックス、およびフェノールを含むポリイミドが好まし
い。接着層２０ａおよび２０ｂとして使用するのに適し
た１つの材料は、アリゾナ州のロジャーズ・コーポレー
ション・オブ・チャンドラー（Rogers Corporation of
Chandler）が「ロジャーズ８９７０（Rogers 8970）」
の商標で販売しているものである。
【００１４】所望の絶縁品質を提供するのに十分な厚さ
で作製されれば、カプトン膜の代わりに、上記の接着剤
のうちの１つまたは複数を使用することもできる。
【００１５】図２および３は、絶縁層２０を介してチッ
プの活動面に接着されたリード・フレーム導体の内側端
部を示す。この図では、当技術分野で周知の技術を使用
して、位置合せ穴１２を含む周囲領域が導体から切り離
されていることに留意されたい。このようにリード・フ
レーム導体をチップ１８の活動面１６に接着するには、
アセンブリを約１００℃の温度まで加熱し、絶縁層２０
としてまたは絶縁層２０と共に使用される接着剤を十分
に硬化する必要がある。この硬化ステップの後のアセン
ブリの冷却中に、チップと層２０とリード・フレーム導
体の間の熱膨張率の差によってシリコン・チップにたわ
みまたは曲がりが誘発されることが分かっている。半導
体技術分野で周知のように、半導体チップ１８がそのよ
うに曲がると、チップ中に形成されたデバイスまたは集
積回路の電気特性が変わることがある。導体をチップの
活動面に接着した後、通常、それぞれの導体１４の先端
１４ｂとチップ１８の活動面１６上の入出力パッド２４
の間に金のワイヤ２２を接着する。
【００１６】図４で、リード・フレーム導体１４の内側
部分すなわち近位端１４ｂ、すなわち導体がチップの活
動面に乗る領域は、通常、幅０．２５４ｍｍであり、チ
ップのエッジを越えて延びる導体の部分、すなわち該導
体の遠位端１４ａの半分の厚さにしてある。導体１４の
遠位端１４ａを最初のリード・フレーム厚さ、すなわち
通常、厚さ０．１５５ｍｍに維持することによって、導
体が、首尾よく扱われて、ソケットに挿入され、あるい
ははんだ付けまたはその他の方法でプリント基板に接続
されるのに十分な強度になることが保証される。図４に
示すように、導体１４の近位端１４ｂは厚さを通常０．
０７６ｍｍまで減らされ、チップの活動面に載るように
設計されている。所与の例では、遠位端１４ａは通常、
幅０．４１ｍｍであり、近位端１４ｂは幅を通常０．２
５４ｍｍまで減らされていることにも留意されたい。
【００１７】導体１４の幅および厚さを近位端１４ｂで
減らすことによって、エポキシ硬化ステップと、チップ
１８の活動面１６への導体の近位端の付与の後に、チッ
プ１８に加えられる応力、したがってチップ１８のたわ
みが大きく緩和され、したがってチップ中に組み立てら
れた集積回路の電気特性が変わる確率がなくならないま
でも大幅に減る。このように導体の厚さが減ると、導体
が下の接着層から離層する確度も最小限に抑えられる。
この領域の導体を減らすことによって、かなり薄いプロ
ファイル・パッケージを実現することもできる。チップ
の活動面に載る導体の内側部分は厚さが減らされるが、
チップのエッジを越えて延びるリード・フレーム導体１
４の部分、すなわち遠位端１４ａは、デバイスを次のア
センブリ・レベルに固定するための曲げ手順および結合
手順で必要とされる頑丈なリード線を提供するのに十分
な厚さに維持される。
【００１８】図５および６は、ワイヤ・ボンディング技
術の代替例を示す。ここで、リード・フレーム導体１４
の近位端１４ｂは、絶縁層上で終わらずに、導体が接着
されるパッド２４上へ片持ちばり状に突き出た先端１４
ｃまで延びている。リード・フレームを絶縁層上に置い
た後に、導体１４の先端１４ｃを一点熱音波ボンディン
グ・ツール２６によってパッド２４に押し付けて、各先
端１４ｃを下のそれぞれのパッド２４に直接接着する。
ワイヤ・ボンディングの代わりにこの技術を使用するこ
とによって、さらに薄いパッケージ・プロファイルを得
ることができる。
【００１９】導体とパッドを直接相互接続するこの方法
はさらに、金ワイヤの除去と、より大きなパッド２４と
断面がより小さなワイヤ２２の間の信号反射に関連する
不連続性とによって相互接続のインダクタンスを減らす
ことで電気性能も向上している。
【００２０】チップの活動面に導体１４を固定し、導体
１４の近位端１４ｂと入出力パッドの間を接着した後、
周知のトランスファー成形技術を使用して、適当なプラ
スチック製材料中にアセンブリを封止する。
【００２１】図７および８は、チップ１８（図示せず）
を包むようにチップ１８の６つの面のうちの５つの面の
周りに封止材３０を成形した時の平面図と底面図を示し
ている。チップ１８の裏側が露出したままになるよう
な、封止されない大きな凹部３２が封止材中に形成され
るように、第６の面は実質的に封止材で覆われないまま
にしておく。チップの裏面上のこの領域を露出しておく
ことによって、平坦なプレート３４の形をした通常厚さ
０．１３ｍｍの追加薄型金属部材をチップに固定するこ
とができる。このプレート３４はいくつかの機能を果た
す。チップの裏面と良好に熱接触することによってヒー
ト・シンクとして働くだけでなく、チップ上の接地接続
との良好な導電ボンドを有することによって接地面とし
ても働く。これは、第１に、基板が接地されるときは、
プレート３４を取り付けるチップの裏面上の酸化物を取
り除き、次いでプレート３４をチップ１８に導電接着
し、あるいは第２に、基板が接地されないときは、プレ
ート３４をチップ１８に絶縁接着し、適当な手段によっ
てリード・フレーム上の適切な接地にプレートを電気接
続することによって達成する。上記の第１のケースは、
バルク・シリコン、すなわち基板が、活動面に形成され
た回路の電気接地であるときに使用すべきである。この
プレート３４は、接地面として働くと、接地経路インダ
クタンスを減らすことによって電流立上り性能を向上さ
せ、不整合によって発生する電気雑音に対する良好な耐
性を提供する。さらに重要なことには、リード・フレー
ムを構成するシート・ストックの厚さとほとんど等しく
なるように、すなわち厚さ０．１２ｍｍないし０．１６
５ｍｍになるようにプレートの厚さを選択することによ
って、プレートは、リード・フレーム導体の付与と封止
ステップによってチップで誘発される曲げモーメントを
補償する。実際には、プレートの厚さは、リード・フレ
ーム導体１４の近位端１４ｂの厚さと絶縁層２０の厚さ
との和にほぼ等しい厚さにすればよい。このように、最
終パッケージに正味たわみが発生することはない。封止
材のエッジを越えるようにプレート３４を延ばすことに
よって、パッケージからの熱の散逸もさらに強化され
る。
【００２２】このプレートをチップの裏面に接着する実
際のステップは通常、チップ封止プロセス中に行われ
る。チップの封止と同時にプレートをチップの裏面に結
合することによって、チップがさらに曲がる可能性が実
質的になくなる。好ましい方法は以下のとおりである。
エマーソン・アンド・カミングス社（Emerson and Cumm
ings Co.）がアミコンＣ−９９１（AMICON C-991）の商
標で販売しているもののような適当な熱硬化導電接着
剤、またはアブレスチック社（Ablestick Co.）がアブ
レボンド１６５−１Ｌ（ABLEBOND 165-1L）の商標で販
売されている修飾エポキシ・アミンで導電プレートを被
覆し、適当に形成されたモールドに入れて、すでにリー
ド・フレームが取り付けられたチップを粘着被覆プレー
トに載せ、接着剤が導電性でない場合は、必要な接地接
続をプレートに施す。次いで、モールドを閉じて、適当
な温度および圧力で封止材をモールドに射出する。これ
らのパラメータをうまく選択することによって、チップ
をプレートに結合するために使用されるエポキシ接着剤
を、封止材料が硬化するのと同時に硬化させることがで
きる。この手順に従うことによって、パッケージのたわ
みの最終相を除去することができる。このようにして形
成されたパッケージの全体の厚さは約１．２７ｍｍ以下
である。
【００２３】封止の前や封止と同時にはプレートを固定
しない場合、後でプレートを接着できるようにする凹領
域を含めるように、適切な設計によるモールドを作製す
ることができる。そうすれば、プレート取付け用接着剤
を事後モールド硬化プロセスと同時に硬化することがで
きる。
【００２４】減結合コンデンサを追加すると、チップ上
の回路の電気特性が著しく向上し、かつ該向上がコンデ
ンサとチップ回路の間の誘導性経路の長さに直接関係し
ていることが周知である。減結合コンデンサを追加する
ことが非常に望ましいので、減結合コンデンサを固定で
きる開口部３６を封止材の表と裏の両方に残すようにモ
ールドを形成することができる。これらの開口部３６は
通常、幅１．８ｍｍで長さ３．３０ｍｍであり、挿入さ
れるコンデンサ上に形成されたタブが、チップから延び
るリード・フレーム上の導体の適当な遠位端と交差する
ように配置することもできる。これらの開口部中の選択
されたリード・フレーム導体を適度に露出し、露出され
た導体にコンデンサを接続することによって、チップ回
路とコンデンサの間の誘電性経路が最小限に抑えられ
る。
【００２５】図９は、多数のパッケージを立体的にスタ
ックするために特に適応された本発明の構成を示す。こ
の図に示したように、通常０．５０ｍｍの半径を有する
半球バンプの形をした成形突起３８をパッケージのリー
ド・フレーム側に成形し、反対側には、典型的な半径が
０．６０ｍｍの、成形突起３８に一致するがわずかに大
きな対応するソケット４０を形成する。これらのバンプ
およびソケットは、パッケージがスタックされてキュー
ブを形成するように、パッケージを相互に整列させるよ
うに働く。
【００２６】図１０は、スタック構成で配置された図７
の複数のパッケージを示す。このスタックは、３Ｍ社が
「スコッチ・ブランド３８６（Scotch Brand 386）」の
商標で販売している熱可塑性ポリイミド接着剤でパッケ
ージの裏面を被覆することによって達成される。この接
着剤を表面上に置くことによって、他のパッケージの裏
面をそれに結合することができる。パッケージを結合す
るとき、パッケージのリード・フレーム側に成形され
た、半球バンプの形をした突起３８が、対向側に形成さ
れた、該突起に一致する対応するソケット４０と嵌合す
る。これらのバンプ３８およびソケット４０は、各パッ
ケージを隣接するパッケージに整列させ、それによっ
て、パッケージを容易にかつ積極的にスタックされるよ
うにする。
【００２７】接着剤が熱可塑性接着剤であるから、スタ
ックでは、接着剤に各パッケージを隣接するパッケージ
にしっかり接着させるようにするための加熱ステップが
必要である。上述の実施例では、約２３０℃の温度を使
用している。この温度は、もちろんこの接着層を除く、
パッケージの作製で使用されるどの材料の融解温度また
は軟化温度より低い。この加熱ステップによって、パッ
ケージどうしが接着される。このように、いくつのパッ
ケージでも単一スタック状に接着することができる。
【００２８】そのようなスタックは、組み立てた後、試
験して使用することができる。試験またはその後の使用
中に、１つまたは複数のパッケージで故障が発生し、あ
るいは欠陥が見つかった場合は、スタックを容易に分解
することができる。この分解は、スタックが金属プレー
トから容易に離層する２１０℃までスタックを再び加熱
することによって行われる。この手順に従うことによっ
て、スタックを容易に個別のパッケージに分離し、欠陥
のあるパッケージをスタックから取り除き、有効なパッ
ケージと交換して、スタックを上述のように組み立て直
すことができる。
【００２９】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００３０】（１）入力および出力ボンディング・パッ
ドを含む第１の主面と、第１の主面に実質的に平行な第
２の主面と、前記主面に実質的に垂直であり前記主面と
結合する４つの副面とを有する半導体チップと、遠位端
と、前記チップの前記第１の主面に隣接して位置決めさ
れた近位端とを含む複数の導体を有するリード・フレー
ムと、前記導体の前記近位端とチップ上の前記ボンディ
ング・パッドとの間の電気接続部と、前記第１の主面、
前記４つの副面、前記導体の近位端上に配設され、それ
らを実質的に封止し、前記導体の前記遠位端の一部が封
止部から片持ちばり状に突き出るように前記遠位端の一
部を部分的に封止する、絶縁封止部と、前記第２の主面
と良好な熱接触を保つように前記凹部に配設された金属
プレートとを備えることを特徴とする半導体パッケー
ジ。 （２）前記封止部が第２の主面を越えて延び、前記第２
の主面の周りの前記封止材中に凹部を形成することを特
徴とする、上記（１）に記載のパッケージ。 （３）さらに、前記導体の近位端と前記第１の主面の間
に位置決めされ、それらに絶縁的に接着された、選択さ
れた厚さを有する絶縁層を備え、前記リード・フレーム
中の前記導体の前記遠位端が、前記絶縁層を越えて延
び、前記絶縁層から片持ちばり状に突き出ていることを
特徴とする、蒸気（１）に記載のパッケージ。 （４）前記導体の前記近位端が、前記遠位端の半分の厚
さを有することを特徴とする、上記（１）に記載のパッ
ケージ。 （５）前記プレートが、前記チップの前記副面の少なく
とも１つを越えて延び、前記チップに熱結合されて熱を
前記チップから散逸させることを特徴とする、上記
（１）に記載のパッケージ。 （６）前記プレートが、前記導体の近位端の厚さと、第
１の主面と前記導体の近位端の間の絶縁層の厚さとの和
に実質的に等しい厚さを有することを特徴とする、上記
（３）に記載のパッケージ。 （７）前記第１の主面を封止する前記封止部が、複数の
突出した半球を備えていることを特徴とする、上記
（２）に記載のパッケージ。 （８）前記副面を囲む封止部が、隣接するパッケージの
第１の主面を封止する封止材上の突出した半球と嵌合す
る複数のソケットを備えていることを特徴とする、上記
（７）に記載のパッケージ。 （９）前記封止部が、前記リード・フレーム導体のうち
の選択された導体の選択された部分を露出するための小
さな凹部を備え、この凹部にコンデンサが配置されて、
選択された導体に結合されていることを特徴とする、上
記（５）に記載のパッケージ。 （１０）入力および出力ボンディング・パッドを含む第
１の主面と、第１の主面に実質的に平行な第２の主面
と、前記主面に実質的に垂直であり前記主面と結合する
４つの副面とを有する半導体チップを用意するステップ
と、前記第１の主面の選択された部分上に、選択された
厚さを有する絶縁層を形成するステップと、遠位端と近
位端を含む複数の導体を有するリード・フレームを用意
し、前記チップの前記第１の主面に隣接してかつ前記絶
縁層上に導体の近位端を位置決めするステップと、前記
導体の前記近位端とチップ上の前記ボンディング・パッ
ドとの間の電気接続部を形成するステップと、前記第２
の主面との良好な熱接触を提供するために、前記リード
・フレームの前記近位端の厚さおよび前記絶縁層の厚さ
の和に実質的に等しい厚さを有する金属プレートを前記
第２の主面に固定するステップと、前記第１の主面、前
記４つの副面、前記導体の近位端を実質的に封止し、前
記導体の前記遠位端の一部が封止部から片持ちばり状に
突き出るように前記遠位端の一部を部分的に封止するス
テップとを備えることを特徴とする、半導体パッケージ
を形成する方法。 （１１）複数の半導体チップ・パッケージから成り、各
パッケージが、入力および出力ボンディング・パッドを
含む第１の主面と、第１の主面に実質的に平行な第２の
主面と、前記主面に実質的に垂直であり前記主面と結合
する４つの副面とを有する半導体チップと、遠位端と、
前記チップの前記第１の主面に隣接して位置決めされた
近位端とを含む複数の導体を有するリード・フレーム
と、前記導体の前記近位端とチップ上の前記ボンディン
グ・パッドとの間の電気接続部と、前記第１の主面、前
記４つの副面、前記導体の近位端上に配設され、それら
を実質的に封止し、前記導体の前記遠位端一部が封止部
から片持ちばり状に突き出るように前記遠位端の一部を
部分的に封止する、絶縁封止部と、前記第２の主面上
に、前記第２の主面と良好な熱接触を保つように配設さ
れた金属プレートとを備え、前記プレートが、前記リー
ド・フレームの前記近位端の厚さおよび前記絶縁層の厚
さの和に実質的に等しい厚さを有し、前記半導体チップ
・パッケージが、隣接するチップ・パッケージ間に接着
層を有することを特徴とする半導体チップ・パッケージ
のスタック。 （１２）各パッケージがさらに、前記導体の前記近位端
と前記第１の主面の間に位置決めされ、それらに絶縁的
に接着された、選択された厚さを有する絶縁層を備え、
前記リード・フレーム中の前記導体の前記遠位端が前記
絶縁層を越えて延び、前記絶縁層から片持ちばり状に突
き出ており、前記導体の前記近位端が前記遠位端の厚さ
の約半分であることを特徴とする、上記（１１）に記載
のスタック。 （１３）前記パッケージに接着された各プレートが、前
記スタックから延びて熱を散逸させることを特徴とす
る、上記（１１）に記載のスタック。 （１４）各前記パッケージが、前記第１の主面上の封止
部に複数の突出した半球を有し、隣接するパッケージ上
の前記第１の主面上の突出した半球と整列する複数のソ
ケットを第２の主面上に有することを特徴とする、上記
（１１）に記載のスタック。 （１５）各前記パッケージが、前記パッケージ中の前記
リード・フレーム導体のうちの選択された１つに結合さ
れたコンデンサを備えることを特徴とする、上記（１
１）に記載のスタック。
【００３１】
【発明の効果】チップの活動面上に乗るリード内側部分
の厚さまたは厚さと幅の両方を減らすことによって、チ
ップにかかる応力を軽減することができ、またチップの
裏面に、ヒート・シンクとしてあるいは大地面として働
くことができる金属プレートを接着することにより、放
熱作用および接地作用だけでなく、チップにかかる応力
をバランスさせ、チップ応力による電気特性の変動を防
止することができる。本発明のパッケージ構造はコンパ
クトであり、かつ厚さが薄く、立体形状に簡単にスタッ
クすることができる。
【図面の簡単な説明】
【図１】本発明で使用できる典型的なリード・フレーム
を示す図である。
【図２】図１のリード・フレームが、ワイヤ・ボンドを
使用して位置決めされ接着される、半導体チップを示す
図である。
【図３】リード・フレームをチップに接着するワイヤを
示す、図１のリード・フレームの選択された部分の平面
図である。
【図４】図３で示されたリード・フレームの部分の側面
図である。
【図５】リード・フレームをチップに接着する異なる実
施例を示す、リード・フレームの選択された部分の平面
図である。
【図６】図５で示されたリード・フレームの部分の側面
図である。
【図７】本発明による封止されたチップの平面図であ
る。
【図８】本発明による封止されたチップの底面図であ
る。
【図９】図７および８の封止されたチップの側面図であ
る。
【図１０】本発明による成形されたメモリ・キューブを
示す図である。
【符号の説明】
１０ リード・フレーム １２ 位置合せ穴 １４ 導体 １６ 主面 １８ 半導体チップ １９ 副面 ２０ 絶縁層 ２２ 金製ワイヤ ２４ 入出力パッド ２６ 一点熱音波ボンディング・ツール ３２ 凹部 ３４ 平坦なプレート
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 25/11 25/18

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】入力および出力ボンディング・パッドを含
    む第１の主面と、第１の主面に実質的に平行な第２の主
    面と、前記主面に実質的に垂直であり前記主面と結合す
    る４つの副面とを有する半導体チップと、 遠位端と、前記チップの前記第１の主面に隣接して位置
    決めされた近位端とを含む複数の導体を有するリード・
    フレームと、 前記導体の前記近位端とチップ上の前記ボンディング・
    パッドとの間の電気接続部と、 前記第１の主面、前記４つの副面、前記導体の近位端上
    に配設され、それらを実質的に封止し、前記導体の前記
    遠位端の一部が封止部から片持ちばり状に突き出るよう
    に前記遠位端の一部を部分的に封止する、絶縁封止部
    と、 前記第２の主面と良好な熱接触を保つように前記凹部に
    配設された金属プレートとを備えることを特徴とする半
    導体パッケージ。
  2. 【請求項２】前記封止部が第２の主面を越えて延び、前
    記第２の主面の周りの前記封止材中に凹部を形成するこ
    とを特徴とする、請求項１に記載のパッケージ。
  3. 【請求項３】さらに、前記導体の近位端と前記第１の主
    面の間に位置決めされ、それらに絶縁的に接着された、
    選択された厚さを有する絶縁層を備え、 前記リード・フレーム中の前記導体の前記遠位端が、前
    記絶縁層を越えて延び、前記絶縁層から片持ちばり状に
    突き出ていることを特徴とする、請求項１に記載のパッ
    ケージ。
  4. 【請求項４】前記導体の前記近位端が、前記遠位端の半
    分の厚さを有することを特徴とする、請求項１に記載の
    パッケージ。
  5. 【請求項５】前記プレートが、前記チップの前記副面の
    少なくとも１つを越えて延び、前記チップに熱結合され
    て熱を前記チップから散逸させることを特徴とする、請
    求項１に記載のパッケージ。
  6. 【請求項６】前記プレートが、前記導体の近位端の厚さ
    と、第１の主面と前記導体の近位端の間の絶縁層の厚さ
    との和に実質的に等しい厚さを有することを特徴とす
    る、請求項３に記載のパッケージ。
  7. 【請求項７】前記第１の主面を封止する前記封止部が、
    複数の突出した半球を備えていることを特徴とする、請
    求項２に記載のパッケージ。
  8. 【請求項８】前記副面を囲む封止部が、隣接するパッケ
    ージの第１の主面を封止する封止材上の突出した半球と
    嵌合する複数のソケットを備えていることを特徴とす
    る、請求項７に記載のパッケージ。
  9. 【請求項９】前記封止部が、前記リード・フレーム導体
    のうちの選択された導体の選択された部分を露出するた
    めの小さな凹部を備え、この凹部にコンデンサが配置さ
    れて、選択された導体に結合されていることを特徴とす
    る、請求項５に記載のパッケージ。
  10. 【請求項１０】入力および出力ボンディング・パッドを
    含む第１の主面と、第１の主面に実質的に平行な第２の
    主面と、前記主面に実質的に垂直であり前記主面と結合
    する４つの副面とを有する半導体チップを用意するステ
    ップと、 前記第１の主面の選択された部分上に、選択された厚さ
    を有する絶縁層を形成するステップと、 遠位端と近位端を含む複数の導体を有するリード・フレ
    ームを用意し、前記チップの前記第１の主面に隣接して
    かつ前記絶縁層上に導体の近位端を位置決めするステッ
    プと、 前記導体の前記近位端とチップ上の前記ボンディング・
    パッドとの間の電気接続部を形成するステップと、 前記第２の主面との良好な熱接触を提供するために、前
    記リード・フレームの前記近位端の厚さおよび前記絶縁
    層の厚さの和に実質的に等しい厚さを有する金属プレー
    トを前記第２の主面に固定するステップと、 前記第１の主面、前記４つの副面、前記導体の近位端を
    実質的に封止し、前記導体の前記遠位端の一部が封止部
    から片持ちばり状に突き出るように前記遠位端の一部を
    部分的に封止するステップとを備えることを特徴とす
    る、半導体パッケージを形成する方法。
  11. 【請求項１１】複数の半導体チップ・パッケージから成
    り、各パッケージが、 入力および出力ボンディング・パッドを含む第１の主面
    と、第１の主面に実質的に平行な第２の主面と、前記主
    面に実質的に垂直であり前記主面と結合する４つの副面
    とを有する半導体チップと、 遠位端と、前記チップの前記第１の主面に隣接して位置
    決めされた近位端とを含む複数の導体を有するリード・
    フレームと、 前記導体の前記近位端とチップ上の前記ボンディング・
    パッドとの間の電気接続部と、 前記第１の主面、前記４つの副面、前記導体の近位端上
    に配設され、それらを実質的に封止し、前記導体の前記
    遠位端一部が封止部から片持ちばり状に突き出るように
    前記遠位端の一部を部分的に封止する、絶縁封止部と、 前記第２の主面上に、前記第２の主面と良好な熱接触を
    保つように配設された金属プレートとを備え、 前記プレートが、前記リード・フレームの前記近位端の
    厚さおよび前記絶縁層の厚さの和に実質的に等しい厚さ
    を有し、 前記半導体チップ・パッケージが、隣接するチップ・パ
    ッケージ間に接着層を有することを特徴とする半導体チ
    ップ・パッケージのスタック。
  12. 【請求項１２】各パッケージがさらに、前記導体の前記
    近位端と前記第１の主面の間に位置決めされ、それらに
    絶縁的に接着された、選択された厚さを有する絶縁層を
    備え、 前記リード・フレーム中の前記導体の前記遠位端が前記
    絶縁層を越えて延び、前記絶縁層から片持ちばり状に突
    き出ており、前記導体の前記近位端が前記遠位端の厚さ
    の約半分であることを特徴とする、請求項１１に記載の
    スタック。
  13. 【請求項１３】前記パッケージに接着された各プレート
    が、前記スタックから延びて熱を散逸させることを特徴
    とする、請求項１１に記載のスタック。
  14. 【請求項１４】各前記パッケージが、前記第１の主面上
    の封止部に複数の突出した半球を有し、隣接するパッケ
    ージ上の前記第１の主面上の突出した半球と整列する複
    数のソケットを第２の主面上に有することを特徴とす
    る、請求項１１に記載のスタック。
  15. 【請求項１５】各前記パッケージが、前記パッケージ中
    の前記リード・フレーム導体のうちの選択された１つに
    結合されたコンデンサを備えることを特徴とする、請求
    項１１に記載のスタック。
JP6184543A 1993-09-03 1994-08-05 回路パッケージおよびその形成方法 Expired - Fee Related JP2710213B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US116320 1993-09-03
US08/116,320 US5457071A (en) 1993-09-03 1993-09-03 Stackable vertical thin package/plastic molded lead-on-chip memory cube

Publications (2)

Publication Number Publication Date
JPH0786477A true JPH0786477A (ja) 1995-03-31
JP2710213B2 JP2710213B2 (ja) 1998-02-10

Family

ID=22366491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6184543A Expired - Fee Related JP2710213B2 (ja) 1993-09-03 1994-08-05 回路パッケージおよびその形成方法

Country Status (3)

Country Link
US (2) US5457071A (ja)
EP (1) EP0642164A3 (ja)
JP (1) JP2710213B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215169B1 (en) 1998-05-15 2001-04-10 Nec Corporation Semiconductor device with adhesive tape not overlapping an opening in the uppermost surface of the semiconductor element surface

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5849607A (en) * 1993-11-27 1998-12-15 Samsung Electronics Co., Ltd. Process for attaching a lead frame to a semiconductor chip
US5545921A (en) * 1994-11-04 1996-08-13 International Business Machines, Corporation Personalized area leadframe coining or half etching for reduced mechanical stress at device edge
US5798558A (en) * 1995-06-27 1998-08-25 Mission Research Corporation Monolithic x-ray image detector and method of manufacturing
US5796158A (en) * 1995-07-31 1998-08-18 Micron Technology, Inc. Lead frame coining for semiconductor devices
JPH0964244A (ja) * 1995-08-17 1997-03-07 Hitachi Ltd 半導体装置およびその製造方法
US5754405A (en) * 1995-11-20 1998-05-19 Mitsubishi Semiconductor America, Inc. Stacked dual in-line package assembly
US6198172B1 (en) * 1997-02-20 2001-03-06 Micron Technology, Inc. Semiconductor chip package
US20020180605A1 (en) * 1997-11-11 2002-12-05 Ozguz Volkan H. Wearable biomonitor with flexible thinned integrated circuit
US20050096513A1 (en) * 1997-11-11 2005-05-05 Irvine Sensors Corporation Wearable biomonitor with flexible thinned integrated circuit
US7786562B2 (en) * 1997-11-11 2010-08-31 Volkan Ozguz Stackable semiconductor chip layer comprising prefabricated trench interconnect vias
US6515359B1 (en) * 1998-01-20 2003-02-04 Micron Technology, Inc. Lead frame decoupling capacitor semiconductor device packages including the same and methods
US6326687B1 (en) 1998-09-01 2001-12-04 Micron Technology, Inc. IC package with dual heat spreaders
US6093029A (en) * 1998-09-08 2000-07-25 S3 Incorporated Vertically stackable integrated circuit
US7023700B2 (en) * 2003-12-24 2006-04-04 Super Talent Electronics, Inc. Heat sink riveted to memory module with upper slots and open bottom edge for air flow
US20090091009A1 (en) * 2007-10-03 2009-04-09 Corisis David J Stackable integrated circuit package
CN101651106B (zh) * 2008-08-15 2012-01-04 坤远科技股份有限公司 堆叠芯片封装结构的制造方法
US8624199B2 (en) * 2011-10-28 2014-01-07 Fei Company Sample block holder
CN102508369B (zh) * 2011-11-16 2014-06-25 深圳市华星光电技术有限公司 用于液晶面板的软板上芯片构造
US8665407B2 (en) 2011-11-16 2014-03-04 Shenzhen China Star Optoelectronics Technology Co., Ltd. Chip-on-film structure for liquid crystal panel

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6441253A (en) * 1987-08-06 1989-02-13 Mitsubishi Electric Corp Semiconductor device frame
JPH0230169A (ja) * 1988-07-19 1990-01-31 Fujitsu Ltd 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3922712A (en) * 1974-05-01 1975-11-25 Gen Motors Corp Plastic power semiconductor flip chip package
SE437900B (sv) * 1976-10-21 1985-03-18 Ates Componenti Elettron Halvledaranordning innefattande en vermeavledare eller kylkropp
US4894706A (en) * 1985-02-14 1990-01-16 Nippon Telegraph And Telephone Corporation Three-dimensional packaging of semiconductor device chips
US4862245A (en) * 1985-04-18 1989-08-29 International Business Machines Corporation Package semiconductor chip
US5198888A (en) * 1987-12-28 1993-03-30 Hitachi, Ltd. Semiconductor stacked device
US5260601A (en) * 1988-03-14 1993-11-09 Texas Instruments Incorporated Edge-mounted, surface-mount package for semiconductor integrated circuit devices
JP2799408B2 (ja) * 1989-12-22 1998-09-17 株式会社日立製作所 半導体装置及びそれを実装した電子装置
US5266834A (en) * 1989-03-13 1993-11-30 Hitachi Ltd. Semiconductor device and an electronic device with the semiconductor devices mounted thereon
JPH04354363A (ja) * 1991-05-31 1992-12-08 Fujitsu Ltd 半導体装置ユニット
US5134094A (en) * 1991-07-22 1992-07-28 Silicon Power Corporation Single inline packaged solid state relay with high current density capability
EP0550013B1 (en) * 1991-12-27 2000-07-26 Fujitsu Limited Semiconductor device and method of producing the same
US5286679A (en) * 1993-03-18 1994-02-15 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a patterned adhesive layer
US5424580A (en) * 1993-11-01 1995-06-13 Unisys Corporation Electro-mechanical assembly of high power and low power IC packages with a shared heat sink
US5444602A (en) * 1994-02-25 1995-08-22 Intel Corporation An electronic package that has a die coupled to a lead frame by a dielectric tape and a heat sink that providees both an electrical and a thermal path between the die and teh lead frame

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6441253A (en) * 1987-08-06 1989-02-13 Mitsubishi Electric Corp Semiconductor device frame
JPH0230169A (ja) * 1988-07-19 1990-01-31 Fujitsu Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215169B1 (en) 1998-05-15 2001-04-10 Nec Corporation Semiconductor device with adhesive tape not overlapping an opening in the uppermost surface of the semiconductor element surface

Also Published As

Publication number Publication date
JP2710213B2 (ja) 1998-02-10
EP0642164A2 (en) 1995-03-08
US5543660A (en) 1996-08-06
US5457071A (en) 1995-10-10
EP0642164A3 (en) 1995-07-12

Similar Documents

Publication Publication Date Title
JP2710213B2 (ja) 回路パッケージおよびその形成方法
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
US5602059A (en) Semiconductor device and method for manufacturing same
EP0513521B1 (en) Method of forming a planarized thin film surface covered wire bonded semiconductor package
KR100256293B1 (ko) 반도체장치 및 그 제조방법
EP0421005B1 (en) Process of assembling an electronic package
US6343019B1 (en) Apparatus and method of stacking die on a substrate
EP0660383B1 (en) Electronic device package
EP0689243B1 (en) Semiconductor device assembly
TW386272B (en) Wafer level and chip size packaging
US7037756B1 (en) Stacked microelectronic devices and methods of fabricating same
US4891687A (en) Multi-layer molded plastic IC package
US5767447A (en) Electronic device package enclosed by pliant medium laterally confined by a plastic rim member
US5151559A (en) Planarized thin film surface covered wire bonded semiconductor package
JP2637919B2 (ja) 半導体チップ・モジュールおよび半導体チップ・モジュールを形成する方法
US6020219A (en) Method of packaging fragile devices with a gel medium confined by a rim member
KR950006439B1 (ko) 반도체장치 및 그 제조방법
KR20000048471A (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
KR19980054346A (ko) 반도체소자 적층형 반도체 패키지
JPH04277636A (ja) 半導体装置とその製造方法及びこれに用いる接合体
US4423435A (en) Assembly of an electronic device on an insulative substrate
JPH08293524A (ja) 半導体装置およびその製造方法
JPH05326735A (ja) 半導体装置及びその製造方法
KR100370529B1 (ko) 반도체 장치
GB2199988A (en) Multi-layer molded plastic ic package

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees