JPS61196389A - Icカ−ド - Google Patents

Icカ−ド

Info

Publication number
JPS61196389A
JPS61196389A JP60038003A JP3800385A JPS61196389A JP S61196389 A JPS61196389 A JP S61196389A JP 60038003 A JP60038003 A JP 60038003A JP 3800385 A JP3800385 A JP 3800385A JP S61196389 A JPS61196389 A JP S61196389A
Authority
JP
Japan
Prior art keywords
semiconductor device
electrode
group
card
electrode terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60038003A
Other languages
English (en)
Inventor
Kenzo Hatada
畑田 賢造
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP60038003A priority Critical patent/JPS61196389A/ja
Publication of JPS61196389A publication Critical patent/JPS61196389A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743External electrical contacts

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は記憶回路、制御回路等の半導体装置を埋設し
た10カードに関する。
従来の技術 近年、IC,LSIを内蔵して大容量のメモリー機能を
もちキャッシュカード、クレジットカード等種々の機能
を発揮するいわゆるICカードの開発が行なわれている
。このICカードは携帯性を重要視するならば従来の磁
気ストライプ部を背面に設けた磁気ストライプカードあ
るいはカードに孔を設けたり凹凸を設けたエンボスカー
ドと同様にその厚さは少なくとも1n以下望ましくは0
.7611Mに薄くする必要があり、また、カードの折
曲げに対して、内蔵したIC,LSIの破損や回路導体
の断線を防ぐため実装面積も著しく小さくする必要があ
る。
第4図はi般的なICカードにおけるカードに埋設した
10.LSIチップの実装モジュールを示している。
ガラスエポキシ基板1等にムUメッキ処理した導体配線
3が形成され、前記基板1上の一方にはIC,LSIチ
ップ2がダイボンドされ、かつワイヤー4で導体配線3
と接続されている。また基板1上の他方には電気的信号
の入出力を行なうために、外部回路と接続するための複
数の端子群6が形成されている。第5図は第4図の平面
図を示したものである。前記基板1は樹脂で形成された
カード6に、該カード形成時に埋設されるかもしくは装
着され、第6図に示すように前記端子群5のみが外部に
露出する様に樹脂フィルムにより形成されるものである
発明が解決しようとする問題点 しかし、このような構成にあっては、re。
LSIチップを搭載する領域と端子群の領域が同一平面
に位置するために基板1の寸法が犬きくなり、折曲げ等
によシ導体配線の断線を招きやすいものであった。ま7
’(IC,LSIチップの実装がグイボンディングやワ
イヤーボンディングを用いているために、接続箇所がI
C,I、SIチップ上の電極部と基板上の導体配線の2
箇所も存在し、接続の信頼性を低下せしめるものである
。また、ワイヤーボンディングによる接続を行なってい
るために、前記ワイヤーがIC,LSIチップの表面か
ら少なくとも0.3111Mはみ出してしまったシ、あ
るいはグイボンディングを行なうため、基板1の厚さを
0.211ff以上にしなければならない。仮にIC,
LSIチップの厚さが0.2肩肩の場合、実装モジュー
ルの厚さは0.7朋に達し、カード6に装着する際、保
護用フィルムの厚さも加算され、カード全体の厚さは1
ff以上になり著しく実用性を欠くものであった。
そこで、本発明はIC、LSIチップをカードに装着、
内蔵させた時、実装モジュールの厚さが薄く、実装面積
が小さく、かつ信頼性が高く、製造コストを安価にしよ
うとするものである。
問題点を解決するための手段 上記問題点を解決する本発明の技術的手段は、rc、L
SI等の半導体装置の所定の電極に、外部端子と接触す
る電極端子群と一体になった導体リード群を接合し、前
記電極端子群を半導体装置側に折り曲げ、これをカード
内に装着、内蔵せしめ、前記電極端子群をカード表面に
露出させるものである。
作用 このような構成であり、半導体装置の電極に接合したリ
ードを半導体装置側に折9曲げた構成であるため実装面
積が小さくなる一方、リード自体が半導体装置の電極に
接合される導体リード群と外部端子と接する電極端子群
とが同一材料で一体で構成されるものであるから、構成
材料が少なく、薄く構成できるものである。
実施例 本発明の一実施例の構成を第1図で説明する。
外部回路(図示せず)と信号の授受を行なわせるための
外部端子9と接触する電極端子21と、前記半導体装置
2の電極8に接続された導体リード22とが一体に形成
されたり一ド20は、半導体装置22側の方へ折曲げら
れている。リード20を有する半導体装置2はカード体
6に内蔵、埋設され、前記電極端子のみがカード体6よ
シ露出した構造を有するC第1図a)。リード20を有
する半導体装置2を詳述すれば、第1図中)の如く、半
導体装置2の電極8には導体リード群22が接合され、
電極端子群21は、少なくとも前記導体リード群22よ
りも巾広に形成される。電極端子群21は半導体装置2
側の方へ折り曲げられ所定の位置関係を有するものであ
る。
この様に電極端子群21を半導体装置の内側に折り曲げ
る事によシ、全体の平面積が著しく小さくなるものであ
る。第1図の例では、前記電極端子群21は、半導体装
置の電極側へ折り曲げられているが、半導体装置2の裏
面側(電極8を形成しである面の反対面)へ折り曲げて
も良い。
次に第2図で他の実施例を説明する。第2図(2L)は
半導体装置2の電極上に形成され折り曲げられたリード
20の前記電極端子群21と半導体装置2の表面との間
に薄板状材3oを挿入した構成である。すなわち前記薄
板状材30の上に電極端子21が配設された構成であっ
て、この様にする事によシ外部端子が前記電極端子21
に接した時に前記電極端子が変形することを防止できる
ばかりでなく、電極端子群21を、前記薄板状材30上
に接着固定する事ができるから、製造が著しく容易でか
つ、電極端子群を精度良く配列できるものである。また
第2図(b)は、−m−リード20を半導体装置2の裏
面側に折り曲げ、前記裏面上に薄板状材3oを載置し、
この上に電極端子群21を設置した構成である。前記薄
板状材3oはプラスチック等の樹脂セラミックあるいは
、表面に絶縁膜を形成した金属板を用いる事ができる。
次に第3図を用いてリードに半導体装置を接合する工程
を説明する。
Cu 、 Ni等の長尺の導体薄板をフォトエツチング
もしくは打抜き加工して、導体リード22と電極端子2
1が一体になったリード20を有する導体フィルム31
を形成する。前記電極端子21はその近傍で導体フィル
ム31と連続しており、前記導体リード22と半導体装
置2の電極とを接合させる。この接合の方法について詳
述すれば例えば、前記導体フィルムを39〜200μm
厚のCu材で形成し、フォトエツチング後、Snメッキ
処理し、−男手導体装置2の電極上にTi−Pd−Au
Or −Cu−人U等の多層膜を介して10〜3Q/、
tm厚のAu突起を形成せしめ、前記導体リード22と
位置合せし、加圧・加熱せしむれば、Au −Snの合
金で前記半導体装置の電極上のAu突起と導体リードと
を接合する事ができる(第3図2L)。
あるいは、またムU突起を別な基板上に形成し、これと
導体リードとを位置合せし、加圧・加熱し、導体リード
に前記ムU突起を転写・接合せしめ、しかるのち、半導
体装置の電極(アルミ電極)に接合する、いわゆる転写
バンプ方式においては、著しく製造コストを安価にでき
るものである。なお、フィルム31はその両側縁に設け
たスプロケット孔32によって自動送シされ得るように
なっている。
次いで、導体フィルム31の電極端子21の近傍で切断
(第3図b)L、電極端子21を半導体装置2側に折り
曲げれば第1図(b)の如く本発明の構成を得る事がで
きる。
発明の効果 以上のように本発明によ・れば次のような効果を得るこ
とができる。
(1)従来の如く外部端子と接するカードの電極端子と
半導体装置が同一基板上に載置されておらず、電極端子
を半導体装置の上に形成しであるため、実装面積が著し
く小さくなシ、カード自体の曲げや応力に対し、半導体
装置や電極端子が損傷を受けない。
(2)  また、構成材料がリードと半導体装置、薄板
状材のみで構成され、かつ電極端子とリードが一体に形
成されるため製造コストが著しく安価になる。
(3)外部端子と接するカードの電極端子と半導体装置
の電極間の接合が一体となったリードのみで構成されて
いるから接合箇所が著しく少なく高い信頼性を得る事が
できる。
【図面の簡単な説明】
第1図(2L) 、 (b)は本発明の一実施例のIC
カードの構成を示す断面図および同ICカードに内蔵の
半導体装置にリードを接合した状態を示す斜視図、第2
図(a) 、 (b)は本発明の他の実施例の断面図、
第3図(IL) 、 (b)はICカードの半導体装置
の電極にリードを接合する工程を説明するための斜視図
、第4図は従来のICカードの半導体装置の実装状態を
示す断面図、第5図は第4図の構成の平面図、第6図は
同ICカードの平面図である。 2・・・・・・半導体装置、6・・・・・・カード本体
、8・旧・・電極、20・・・・・・リード、21・・
・・・・電極端子、22・・・・・・導体リード、30
・・・・・・薄板状材。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名  
   ゛z−44−i梯1 第2図 j30 第3図 第4図 第6図  !

Claims (3)

    【特許請求の範囲】
  1. (1)半導体装置の電極に接合された導体リード群と、
    この導体リード群が接続されかつ外部信号端子に当接可
    能な電極端子群とを一体に形成し、前記電極端子群を前
    記半導体装置側に折り曲げ、カード本体に埋設した事を
    特徴とするICカード。
  2. (2)折り曲げた電極端子群と半導体装置との間に薄板
    状材を挿入した事を特徴とする特許請求の範囲第1項記
    載のICカード。
  3. (3)導体リード群と電極端子群が一層で長尺の導体フ
    ィルム上に連続して形成され、半導体装置を導体リード
    群に接合後、前記電極端子群近傍で切断した事を特徴と
    する特許請求の範囲第1項記載のICカード。
JP60038003A 1985-02-27 1985-02-27 Icカ−ド Pending JPS61196389A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60038003A JPS61196389A (ja) 1985-02-27 1985-02-27 Icカ−ド

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60038003A JPS61196389A (ja) 1985-02-27 1985-02-27 Icカ−ド

Publications (1)

Publication Number Publication Date
JPS61196389A true JPS61196389A (ja) 1986-08-30

Family

ID=12513394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60038003A Pending JPS61196389A (ja) 1985-02-27 1985-02-27 Icカ−ド

Country Status (1)

Country Link
JP (1) JPS61196389A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01186390A (ja) * 1988-01-22 1989-07-25 Hitachi Ltd 半導体装置
JPH0351196A (ja) * 1989-07-19 1991-03-05 Ibiden Co Ltd Icカード

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01186390A (ja) * 1988-01-22 1989-07-25 Hitachi Ltd 半導体装置
JPH0351196A (ja) * 1989-07-19 1991-03-05 Ibiden Co Ltd Icカード

Similar Documents

Publication Publication Date Title
EP0498446B1 (en) Multichip packaged semiconductor device and method for manufacturing the same
US6342724B1 (en) Thin film capacitor coupons for memory modules and multi-chip modules
US6646335B2 (en) Flexible tape carrier with external terminals formed on interposers
US5519936A (en) Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
TW398063B (en) Lead frame and its manufacturing method thereof
TW512498B (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
US7372131B2 (en) Routing element for use in semiconductor device assemblies
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
JPS629642A (ja) 半導体装置の製造方法
KR970702579A (ko) 테이프 적용 플랫포옴 및 적용 방법(tape application platform and processes therefor)
US7396763B2 (en) Semiconductor package using flexible film and method of manufacturing the same
JPH02184054A (ja) ハイブリッド型樹脂封止半導体装置
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
JPS61196389A (ja) Icカ−ド
JPS61139894A (ja) Idカ−ドおよびその製造方法
JPH06204390A (ja) 半導体装置
JPH06177315A (ja) 多層リードフレーム
JPS61196391A (ja) Icカ−ドおよびその製造方法
EP0212020B1 (en) Data processing card system and method of forming same
JPS6283196A (ja) Icカ−ド
JPH0786340A (ja) 半導体素子の接続方法
KR0134646B1 (ko) 역적층 초박형 패키지 및 그 제조방법
KR100219473B1 (ko) 탭리드를 이용한 반도체 장치 및 그 실장방법
JPS63152160A (ja) 半導体装置用リ−ドフレ−ム
JPH05326814A (ja) 電子回路素子搭載用リードフレーム