JPS63152160A - 半導体装置用リ−ドフレ−ム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、集積回路（以下、ＩＣと略称する）等の半導
体装置に用いられるリードフレームに関する。

〈従来の技術〉 従来から、ＩＣの高集積化及び多機能化のため、リード
端子数が多くとれるパッケージの要求が高くなってきて
いる。

このような要求に対して、安価で且つ使い易いプラスチ
ックパッケージやガラスセラミックパッケージで対応し
ようとする場合は、多ピンのリードフレームが必要とな
る。

従来、多ピンリードフレームを製造する方法としては、
スタンピングやエツチングによって、単一素材をリード
フレーム形状に成形する方法が採られている。

またリードフレームデザインとしては、第２図に縦断面
構造を示すように、 （ａ）　　リードフレーム１４のアイランド部１５の上
面にＡＩまたは貴金属からなる被膜１７を形成し、この
被膜１７の上に半導体素子１８をフェースアップ（上向
き）で取付け、ｆｂｌ　　一方、リードフレーム１４の
インナーリード先端部１６を半導体素子１８から所定距
ｆｌｌ１１だけ離隔するように形成し、インナーリード
先端部１６の上面にＡＰまたは貴金属からなる被膜２１
を形成し、この被膜２１と半導体素子１８との間にワイ
ヤ１９によって内部結線を施し、 （ｅ）　　そしてアイランド部１５、半導体素子１８、
ワイヤ１９及びインナーリード先端部１６を樹脂２０等
でパッケージした構造を採用している。

〈発明が解決しようとする問題点〉 上述した従来のリードフレーム１４は、後述する理由に
より、 （ａｌ　　多ピン化を図るにはリードフレームサイズを
大きくせざるを得ず、また、 ｆｂｌ　　リードフレームサイズが大きいと半導体素子
１８自体を、それの小形化が可能なサイズ以上に不必要
に大きくせざるを得ずコスト上の圧迫になり、更に、 （ｃｌ　　半導体素子１８の大形化は樹脂２０等による
パッケージ部分２２を大形化し、しかもリードフレーム
サイズを一層大形化する要因になる、という悪循環的な
問題がある。

理由ニスタンピングやエツチング法によって単一素材を
リードフレーム形状に成形する場合、素材の板厚以下の
リード間隔を得ることは不可能であるから、リードフレ
ームサイズを従来思上に大きくしないで多ビン化を図る
には、素材板厚を小さくせざるを得ないのが実情である
。

ところが素材板厚には実用上、限界がある。

例えば、リードフレーム材料として優れた特性を有して
いるために現在多用されている４２−アロイや銅合金テ
ープにおいては、機械的強度の面で０．１ｎｏ＋ｐＪ下
の板厚にすることは実用上の問題があって不可能である
。

以上の如く、リード間隔を素材板厚息下にできないため
、多ピン化するとリードフレームサイズが大きくなって
しまう。

このことは、第２図に示すリードフレームデザインにお
いて、対向するインナーリード先端部１６，１６間の距
離１２がピン数の増加に従って長くなることを意味する
。その結果、半導体素子１８を大きくしない限り半導体
素子１８の電極とインナーリード先端部１６との距離１
１が長くなってしまう。

この距１ｍｇ、が長くなると、内部結線用ワイヤが長く
なるため、樹脂２０による封止後もワイヤ１９を安定し
たループ形状に保持して短絡や断線を生じさせないよう
な内部結線を得ることが困難となる。

そこで、やむを得ず、ワイヤ結線距ｙ１ｍｌを短かくす
るため、リードフレーム１４の多ピン化に伴って半導体
素子１８自体を大きくせざるを得ない。

半導体素子１８の大形化はコスト増を招く。

また、半導体素子１８が大形化すると樹脂２０によるパ
ッケージ部分２２の寸法ｌが大きくなり、従ってリード
長ｉ４も長くなる。

リード長１４が長いと、リードの機械的強度を罹保する
ためにリードの板厚または幅を大きくせざるを得ず、い
ずれにしてもリード間隔が大きくなるから、リードフレ
ームサイズが一層大きくなってしまう。

本発明は上述した従来技術の問題点に鑑み、多ビンを必
要とする半導体素子を、それを小形化したままのサイズ
でパッケージングすることが可能なリードフレームを提
供することを目的とする。

く問題点を解決するための手段〉 本発明による半導体装置用リードフレームは、半導体素
子を搭載するアイランド部に形成した第１中継配線層と
、該第１中継配線層の外側端部とインナーリード先端部
とを接続した絶縁シート上の第２中継配線層とを具備し
、第１中継配線層の内側端部は前記半導体素子の電極に
直接接合できる位置にバンプを有するものである。

く作　　　用〉 上記構成のリードフレームにおいては、第１及び第２中
継配線層が従来の内部結線用ワイヤの代りになり、ワイ
ヤを必要としない。

即ち、半導体素子をフェイスダウン（下向き）でアイラ
ンド部に搭載し、そこの第１中継配線層のバンプに電極
を突合せて両者を直接接台すると、電極は第１及び第２
中継配線層を介してインナーリード先端部に接続される
。

ワイヤ結線が無いから、インナーリード先端部と半導体
素子との距離がいくら長くてもかまわず、半導体素子の
小形化を制限することがない。

従って、半導体素子が多ビンを必要としたものでも、そ
れを小形化したままでパッケージングできるからパッケ
ージ寸法は大きくならず、またリード長も長くする必要
がないから機械的強度は低下せず、リードの板厚または
幅を大きくする必要がな（、リードフレームサイズが大
きくならない。

く実　施　例〉 本発明の一実施例を第１図を一参照して説明する。

第１図は本発明によるリードフレームを使用した半導体
装置の縦断面図である。

第１図において、リードフレーム１の本体は４２−アロ
イ　（４２重量％Ｎ１−Ｆθ）で構成され、そのアイラ
ンド部２に第１中継配線層４が予め個々に絶縁して形成
しである。

第１中継配線層４は、アイランド部２の上面に絶縁皮膜
３を形成し、更に、この絶縁皮膜３の上に中継配線とし
ての導電体を形成したものである。

第１中継配線層４の内側端部１１には、半導体素子１０
の電極１０ａと直接接合するための導電体からなるバン
プ１３を形成しである。

また、第１中継配線ｊｉｊｉ４の外側端部６とインナー
リード先端部５とは、個々に絶縁された第２中継配線層
７で接続しである。なお、インナーリード先端部５の上
面には、ＡＩまたは貴金属からなる金属被膜９を形成し
である。

第２中継配線層７はリードフレーム本体とは別に作成し
たものであり、ポリイミド等よりなる絶縁シート８上に
中継配線としての導電体を形成したものである。第２中
継配線層７は、その内側端部が第１中継配線層４の外側
端部６に、その外側端部がインナーリード先端部５にそ
れぞれ重なり合うように形成しである。

リードフレーム１と半導体素子１０との電気的接続方法
としては、 （ａ＋　　アイランド部２に半導体素子１０をフェイス
ダウンで搭載し、 （ｂｌ　　半導体素子１０の電極１０ａと第１中継配線
１’ｉ４の内側端部１１とを、内側端部１１のバンプ１
３を介して熱圧着または超音波圧着等により直接接合す
れば良い。なお、第２中継配線層７の接続は、半導体素
子１０の搭載前に第１中継配線Ｒ４及びインナーリード
先端部５に予め熱圧着または超音波圧着等により接続し
ておいても良く、あるいは電１１０ａとバンプ１３との
接合後でも良いが、前者が好ましい。

一方、封止方法としては、通常のトランスファーモール
ド方式により、樹脂１２によってアイランド部２、第１
．第２中継配線層４゜７及び半導体素子１０を封止して
いる。

ところで、上記絶縁皮膜３、第１．第２中継配線層４，
７及び金属皮膜９の形成については、イオンブレーティ
ング１真空蒸着Ａスパッタリング等の物理蒸着によって
行うことができるが、ＣｖＤ１プラズマＣＶＤ等他の方
法によって行うこともできる。

リードフレーム１のアイランド部２及びリードの形成は
従来通り、スタンピング、エツチング等の方法によって
行うことができる。

またリードフレーム１本体の材質としては、４２−アロ
イ以外の導電物質を使用することができるほか、絶縁物
質を使用することもできる。絶縁物質を用いる場合は、
別途導電層を形成する。

リードフレーム１本体の少なくとも表面が絶縁物質で形
成されている場合には、第１中継配線層４をアイランド
部２上に直接形成しても個々の絶縁が確保できるので、
絶縁皮膜３を省略することができる。しかし、リードフ
レーム１本体の少なくとも表面が導電物質で形成されて
いる場合は、絶縁皮膜３を形成して第１中継配線層４の
個々の絶縁を確保する。

この場合絶縁物質としては、ＩＣ実装工程で受ける熱履
歴によっても下地との剥離、絶縁劣化を生じない物質で
あれば何でも良く、Ａｌ２Ｏ３、ＳｉＯ□、Ｓｉ３Ｎ４
などであれば通常の気相コーティングで絶縁皮膜３を形
成できる。

また、第１中継配線層４の内側端部１１に形成するバン
プ１３としては、同じ＜ＩＣ実装工程で受ける熱履歴に
よっても下地との剥離、溶解、劣化を生じず、しかも半
導体素子１０の電１１ｉ　１０　ａと熱圧着、超音波圧
着が可能な導電体であれば何でも良く、ＡＩまたはＡｕ
であれば形成が容易であり好ましい。このことは、第１
中継配線層４自体もまた第２中継配線層７も同様である
。

なお、リードフレーム１のアイランド部２の中央を切除
して孔を形成しである。この孔は従来通り無（でも良い
が、これがあると封止の際に樹脂１２が半導体素子１０
の上下両面に接着し、良好な封止が得られる。

また、上記の説明ではリードフレーム１を用いた四指封
止型半導体装置を対象としたが、本発明のリードフレー
ムはガラス・セラミック封止型半導体装置にも、また積
層セラミック型半導体装置にも適用できる。

く具　体　例〉 本例では、電極数が１２０個のＳｉチップを搭載対象の
半導体素子とした。このＳｉチップ１０はわざわざ大形
にせずとも、従来の電極数が６０個のＳｌチップと同じ
大きさに小さく作ることが可能である。

そこで、０．１５ｔの４２−アロイ素材をプレスで打抜
き、従来の６０ビンクラスと同じフレームサイズで、１
２０ピンのリードフレーム形状に形成した。また、中央
のアイランド部２上に絶縁皮膜３として、イオンブレー
ティング法により２μｍの層厚のＡｔ２０．層を形した
。

その後、Ａｔ２０．層３上に第１中継配線層４として、
メタルマスクを用い且つイオンブレーティング法により
、３μｍの層厚のＡ１層を１２０本形成した。

各第１中継配線用ＡｊｒｒＩ４は、内側端部１１が搭載
すべきＳｉチップ１０゛上の１２０個の電１パッド部と
それぞれ一致するように形成した。

また、Ａｊ’ＦＪ４の内側端部１１にはバンプ１３とし
て、メタルマスクを用い且つイオンブレーティング法に
より５０μｍの層厚のＡ１層を形成し、インナーリード
先端部５には第２中継配！Ｓ層７どの圧着用皮膜９とし
て、同じくメタルマスクを用い且つイオンブレーティン
グ法により３μｍの層厚のＡｉｒ＠を形成した。

更に、第２中継配線層７として、０．１０’のポリイミ
ドフィルム８の上に、メタルマスクを用い且つイオンブ
レーティング法により１０μｍの層厚のＡ１層を１２０
本形成した。第２中継配線ＦＪ７は、各Ａ１層の内側端
部が第１中継配線層４の外側端部６に、また各Ａ１層の
外側端部がインナーリード先端部５にそれぞれ当接する
ように載置し、超音波熱圧着によってリードフレーム１
を得た。

かくして得たリードフレーム１のアイランド部２上に、
第１中継配線用ＡＪ層４の１２０個のバンプ１３に電極
１０ａが当るようにＳｉチップ１０を搭載し、Ｓｉチッ
プ１０の荷重と超音波とを印加しながらバンプ１３と電
極１０ａとを熱圧着した。次いで樹脂１２で封止して、
１２０ピンの樹脂封止型半導体装置を得た。

か（して得た１２０ピンの樹脂封止型半導体装置は、本
発明によらない従来の６０ビンクラスの樹脂封止型半導
体装置と同一サイズであり、Ｓ１チツプサイズ、リード
フレームサイズ及びパッケージサイズ１３を大形化する
ことなく多ピン化を達成することができた。

〈発明の効果〉 本発明のリードフレームは、半導体素子の電極に直接接
合するバンプを有する第１中継配線層をアイランド部に
備え、且つ、第１中継配線層とインナーリード先端部と
を接続した第２中継配線層を備えるので、ワイヤ結線が
不要となり、リードフレームサイズ、半導体素子サイズ
及びパッケージサイズを大形化することなく、半導体装
置を多ピン化することができる。

【図面の簡単な説明】

第１図は本発明によるリードフレームの一実施例を示す
半導体装置のｗ！断面図、第２図は従来例を示す半導体
装置の縦断面図である。 図面中、１はリードフレーム、２はアイランド部、３は
絶縁被膜、４は第１中継配線層、５はインナーリード先
端部、６は第１中継配線層の外側端部、７は第２中継配
線層、８は絶縁シート、９は金属被膜、１０は半導体素
子、１０ａは電極、１１は第１中継配線層の内側端部、
１２は樹脂、１３はバンブである。 特　　許　　出　　願　人 住友電気工業株式会社 代　　　　理　　　　人

Claims (1)

【特許請求の範囲】
1. 半導体素子を搭載するアイランド部に形成した第１中継
   配線層と、該第１中継配線層の外側端部とインナーリー
   ド先端部とを接続した絶縁シート上の第２中継配線層と
   を具備し、第１中継配線層の内側端部は前記半導体素子
   の電極に直接接合できる位置にバンプを有する半導体装
   置用リードフレーム。