JPS63150953A - 半導体装置用リ−ドフレ−ム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、集積回路（息下、ＩＣと略称する）等の半導
体装置に用いられるリードフレームに関する。

〈従来の技術〉 従来から、ＩＣの高条積化及び多機能化のため、リード
端子数が多くとれるパッケージの要求が高くなってきて
いる。

このような要求に対して、安価で且つ使い易いプラスチ
ックパッケージやガラスセラミックパッケージで対応し
ようとする場合は、多ピンのリードフレームが必要とな
る。

従来、多ビンリードフレームを製造する方法としては、
スタンピングやエツチングによって、単一素材をリード
フレーム形状に成形する方法が採られている。

またリードフレームデザインとしては、第２図に縦断面
構造を示すように、 （ａ）　　リードフレーム１４のアイランド部１５の上
面にＡＪまたは貴金属からなる被膜１７を形成し、この
被膜１７の上に半導体素子１８をフェースアップ（上面
き）で取付け、（ｂｌ　　−４、リードフレーム１４の
インナーリード先端部１６を半導体素子１８から所定距
ｍｔ、ｈけ離隔するように形成し、インナーリード先端
部１６の上面にＡｊまたは貴金属からなる被膜２１を形
成し、この被膜２１と半導体素子１８との間にワイヤ１
９によって内部結線を施し、 ｆｃｌ　　そしてアイランド部１５、半導体素子１８、
ワイヤ１９及びインナーリード先端部１６を樹脂２０等
でパッケージした構造を採用している。

〈発明が解決しようとする問題点〉 上述した従来のリードフレーム１４は、後述する理由に
より、 （ａｌ　　多ビン化を図るにはリードフレームサイズを
大きくせざるを得ず、また、 （ｂｌ　　’Ｊ−ドフレームサイズが大きいと半導体素
子１８自体を、それの小形化が可能なサイズ以上に不必
要に大きくせざるを得ずコスト上の圧迫になり、更に、 （ｃｌ　　半導体素子１８の大形化は樹脂２０等による
パッケージ部分２２を大形化し、しかもリードフレーム
サイズを一層大形化する要因になる、という悪循環的な
問題がある。

理由ニスタンピングやエツチング法によって単一素材を
リードフレーム形状に成形する場合、素材の板厚以下の
リード間隔を得ることは不可能であるから、リードフレ
ームサイズを従来以上に大きくしないで多ピン化を図る
には、素材板厚を小さくせざるを得ないのが実情である
。

ところが素材板厚には実用上、限界がある。

例えば、リードフレーム材料として（資）れな特性を有
しているために現在多用されている４２−アロイや銅合
金テープにおいては、機械的強度の面で０．１ｍｍ以下
の板厚にすることは実用上の問題があって不可能である
。

以上の如く、リード間隔を素材板厚以下にできないため
、多ピン化するとリードフレームサイズが大きくなって
しまう。

このことは、第２図に示すリードフレームデザインにお
いて、対向するインナーリード先端部１６．１６間の距
離１２がピン数の増加に従って長くなることを意味する
。その結果、半導体素子１８を大きくしない限り半導体
素子１８の電極とインナーリード先端部１６との距離！
、が長くなってしまう。

この距ｇ＠ｌ、が長くなると、内部結線用ワイヤ１９が
長くなるため、樹脂２０による封止後もワイヤ１９を安
定したループ形状に保持して短絡や断線を生じさせない
ような内部結線を得ることが困難となる。

そこで、やむを得ず、ワイヤ結線圧ｇ１１を短かくする
ため、リードフレーム１４の多ビン化に伴って半導体素
子ｌｓ自体を大きくせざるを得ない。

半導体素子１８の大形化はコスト増を招く。

また、半導体素子１８が大形化すると樹脂２゜によるパ
ッケージ部分２２の寸法１３が大きくなり、従ってリー
ド長１４も長くなる。

リード長Ｉ４が長いと、リードの機械的強度を確保する
ためにリードの板厚または幅を大きくせざろを得す、い
ずれにしてもリード間隔が大きくなるから、リードフレ
ームサイズが一層太き（なってしまう。

本発明は上述した従来技術の問題点に鑑み、多ビンを必
要とする半導体素子を、それを小形化したままのサイズ
でパッケージングすることが可能なリードフレームを提
供することを目的とする。

く問題点を解決するための手段〉 本発明による半導体装置用リードフレームは、半導体素
子を搭載するアイランド部に中継配線層を具備し、中継
配線層の内側端部は前記半導体素子の電極に直接接合で
きる位置にバンプを有し、中継配線層の外側端部はイン
ナーリード先端部に相対位しているものである。

く作　　　用〉 上記構成のリードフレームにおいて、中継配線層はイン
ナーリード先端部と半導体素子のＭＷｓとの間の内部結
線の中継に使用する。

即ち、半導体素子をフェイスダウン（下向き）でアイラ
ンド部に搭載し、そこの中継配線層のバンプに半導体素
子の電極を突合せて両者を直接接合する。一方、中継配
線層の外側端部をワイヤによりインナーリード先端部と
接続する。

これにより、従来のワイヤ結線の一部が中継配線層に置
換わるから、半導体素子が可能な限り小形であっても、
ワイヤ結線距離が長くならない。

従って、半導体素子が多ビンを必要としたものでも、そ
れを小形化したままでパッケージングできるからパッケ
ージ寸法は大きくならず、またリード長も長くする必要
がないから機械的゛強度は低下せず、リードの板厚また
は幅を大きくする必要がなく、リードフレームサイズが
大きくならない。

く実　施　例〉 本発明の一実施例を第１図を参照して説明する。

第１図は本発明によるリードフレームを使用した半導体
装置の縦断面図である。

第１図において、リードフレーム１の本体は４２−アロ
イ　（４２重量％Ｎ１−Ｆｅ）で構成され、そのアイラ
ンド部２に中継配線層５が個々に絶縁して形成しである
。

中継配線層５は、アイランド部２の上面に絶縁皮膜４を
形成し、更に、この絶縁皮膜４の上に中継配線としての
導電体を形成したものである。

中継配線層５の内側端部１１には、半導体素子９の電８
ｉｉ１３と直接接合するための導電体からなるバンプ６
を形成しである。

また、中継配線層５の外側端部１ｏをインナーリード先
端部３に相対位させて配設しである。

リードフレーム１と半導体素子９との電気的接続方法と
しては、 （ａ）　　アイランド部２に半導体素子９をフェイスダ
ウンで搭載し、 ［ｂ）　　半導体素子９の電極１３と中継配線層５の内
側端部１１とを、内側端部１１のバンプ６を介して熱圧
着または超音波圧着等により直接接合し、 （Ｃ）　　中継配線４５の外側端部１０とインナーリー
ド先端部３との距離１５は短かく、両者をＡｊまたはＡ
ｕのワイヤ８によって内部結線している。なお、インナ
ーリード先端部３の上面には従来と同様、ワイヤ結線の
ために、Ａ！または貴金属からなる皮膜７を形成しであ
る。

一方、封止方法としては、通常のトランスファーモール
ド方式により、樹脂１２によってアイランド部２、中継
配線層５、半導体素子９及びワイヤ８を封止している。

ところで、上記絶縁皮膜４、中継配線層５及び金属皮膜
７の形成については、イオンブレーティング、真空蒸着
、スパッタリング等の物理蒸着によって行うことができ
るが、ＣＶＤ、プラズマＣＶＤ等他の方法によって行う
こともできる。

リードフレーム１のアイランド部２及びリードの形成は
従来通り、スタンピング、エツチング等の方法によって
行うことができる。

またリードフレーム１の材質としては、４２−アロイ以
外の導電物質を使用することができるほか、絶縁物質を
使用することもできる。

絶縁物質を用いる場合は、別途導電層を形成する。

リードフレーム１の少な（とも表面が絶縁物質で形成さ
れている場合には、中継配線層５をアイランド部２上に
直接形成しても個々の絶縁が確保できるので、絶縁度ｙ
Ａ４を省略することができる。しかし、リードフレーム
１の少なくとも表面が導電物質で形成されている場合は
、絶縁皮膜４を形成して中継配線層５の個々の絶縁を確
保する。

この場合絶縁物質としては、ＩＣ実装工程で受ける熱履
歴によっても下地との剥離、絶縁劣化を生じない物質で
あれば何でも良く、Ａｌ２Ｏ３、Ｓｉｏ２、Ｓｉ３Ｎ４
なトチアレば通常の気相コーティングで絶縁度ｖｉ１．
４を形成できる。

また、中継配線層５の内側端部１１に形成するバンプ６
としては、同じ＜ＩＣ実装工程で受ける熱履歴によって
も下地との剥離、溶解、劣化を生じず、しかも半導体素
子９の電極１３と熱圧着、超音波圧着が可能な導電体で
あれば何でも良り、ＡＩまたはＡｕであれば形成が容易
であり好ましい。中継配線層５自体も同様である。

更に、内部結線用ワイヤ８の材質についても、ＩＣ実装
工程で受ける熱履歴によっても下地との剥離、溶解、劣
化を生じない導電体であれば良く、従来から内部結線、
電極に使用されているＡｊ、Ａｕ、Ａｇであればその形
成も容易であり好ましい。

なお、リードフレーム１のアイランド部２の中央を切除
して孔を形成しである。この孔は従来通り無（でも良い
が、これがあると封止の際に樹脂１２が半導体素子９の
上下両面に接着し、良好な封止が得られる。

また、上記の説明ではリードフレーム１を用いた樹脂封
止型半導体装置を対象としたが、本発明のリードフレー
ムはガラス・セラミック封止型半導体装置にも、また積
層セラミック型半導体装置にも適用できる。

く具　体　例〉 本例では、電極数が１２０個のＳｉチップを搭載対象の
半導体素子とした。このＳｉチップ９は大形にせず一１
従来の電極数が６０個の８１チツプと同じ大きさに作る
ことが可能である。

そこで、０．１５“の４２−アロイ素材をプレスで打抜
き、従来の６０ビンクラスと同じフレームサイズで、１
２０ピンのリードフレーム形状に形成した。また、中央
のアイランド部２上に絶縁皮膜４として、イオンブレー
ティング法により２μｍの層厚のＡ　Ｉ　２０３層を形
した。

その後、Ａｌ２Ｏ３層４上に中継配線層５として、メタ
ルマスクを用い且つイオンブレーティング法により、３
μｍの層厚のＡ１層を１２０本形成した。

各Ａ１層５は、内側端部１１が搭載すべきＳｉチップ９
上の１２０個の電極パッド部とそれぞれ一致するように
、また外側端部１０がそれぞれ１２０本のインナーリー
ド先端部３に相対位するように形成した。

更に、Ａｊ層５の内側端部１１にはバンプ６として、メ
タルマスクを用い且つイオンブレーティング法により５
０μｍの層厚のＡ４層を形成し、インナーリード先端部
３にはワイヤ結線用皮膜７として、同じくメタルマスク
を用い且つイオンブレーティング法により３μｍの層厚
のＡ４層を形成した。

かくして得たリードフレーム１のアイランド部２上に、
中継用Ａ１層５の１２０個のバンプ６に電極１３が当る
ようにＳｉチップ９を搭載し、Ｓｉチップ９の荷重と超
音波とを印加しながらバンプ６とＩｊ４極１３とを熱圧
着した。

更に、中継用Ａ１層５の外側端部１０とインナーリード
先端部３とをＡｌワイヤ８により内部結線し、次いで樹
脂１２で封止して、１２０ピンの樹脂封止型半導体装置
を得た。

かくして得た１２０ピンの樹脂封止型半導体装置は、本
発明によらない従来の６０ピンクラスの樹脂封止型半導
体装置と同一サイズであり、Ｓｉチップサイズ、リード
フレームサイズ及びパッケージサイズ１．を大形化する
ことなく多ビン化を達成することができた。

〈発明の効果〉 本発明のリードフレームは、半導体素子の電極に直接接
合するバンプを有する中継配線層をアイランド部に備え
るので、リードフレームサイズ、半導体素子サイズ及び
パッケージサイズを大形化することなく、半導体装置を
多ビン化することができる。

【図面の簡単な説明】

第１図は本発明によるリードフレームの一実施例を示す
半導体装置の縦断面図、第２図は従来例を示す半導体装
置の縦断面図である。 図面中、１はリードフレーム、２はアイランド部、３は
インナーリード先端部、４は絶縁皮膜、５は中継配線層
、６はバンプ、７はワイヤ結線用皮膜、８はワイヤ、９
は半導体素子、１０は外側端部、１１は内側端部、１２
は樹脂、１３は電極である。

Claims (1)

【特許請求の範囲】
1. 半導体素子を搭載するアイランド部に中継配線層を具備
   し、中継配線層の内側端部は前記半導体素子の電極に直
   接接合できる位置にバンプを有し、中継配線層の外側端
   部はインナーリード先端部に相対位している半導体装置
   用リードフレーム。