JPS62165349A - 半導体装置用リ−ドフレ−ム - Google Patents
半導体装置用リ−ドフレ−ムInfo
- Publication number
- JPS62165349A JPS62165349A JP61006933A JP693386A JPS62165349A JP S62165349 A JPS62165349 A JP S62165349A JP 61006933 A JP61006933 A JP 61006933A JP 693386 A JP693386 A JP 693386A JP S62165349 A JPS62165349 A JP S62165349A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- island
- metal
- semiconductor element
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49531—Additional leads the additional leads being a wiring board
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野〕
本発明は集積回路(以下ICと略称する)等の半導体装
置に用いられるリードフレームに関する。
置に用いられるリードフレームに関する。
工Cの高集積化及び多機能化に伴ないリード端子が数多
くとれるパンケージの要求が益々高くなってきている。
くとれるパンケージの要求が益々高くなってきている。
この要求に対して安価で使い易い樹脂封止型またはガラ
ス−セラミック封止型のパッケージで対応しようとすれ
ば、必然的にリードピン数が極めて多い多ピンリードフ
レームが必要になる。
ス−セラミック封止型のパッケージで対応しようとすれ
ば、必然的にリードピン数が極めて多い多ピンリードフ
レームが必要になる。
他方、リードフレームはFe−Ni合金等の金属シート
からプレス加工やエツチングにより製造されるが、これ
らの製法では金属シートの板厚以下のリード間隔を得る
ことは不可能である。従って、従来以上の多ピンリード
フレームを製造しようとすれば、リード間隔を変えずに
全体サイズを大さくするか、若しくは金属シートの板厚
を薄くしてリード間隔を小さくする必要がある。しかし
金属シートの板厚は、例えば42Ni−Fθ合金や銅合
金等の優れた特性を有し多用されている金属シートにお
いては、機械的強度の点から0.1關以下にすることは
実用上の問題があり、リード間隔を現在より小さくする
ことは不可能である。
からプレス加工やエツチングにより製造されるが、これ
らの製法では金属シートの板厚以下のリード間隔を得る
ことは不可能である。従って、従来以上の多ピンリード
フレームを製造しようとすれば、リード間隔を変えずに
全体サイズを大さくするか、若しくは金属シートの板厚
を薄くしてリード間隔を小さくする必要がある。しかし
金属シートの板厚は、例えば42Ni−Fθ合金や銅合
金等の優れた特性を有し多用されている金属シートにお
いては、機械的強度の点から0.1關以下にすることは
実用上の問題があり、リード間隔を現在より小さくする
ことは不可能である。
上記の理由によりリード間隔を小さくできない現状では
、多ピンリードフレームのサイズは大きくなる傾向にあ
り、半導体装置を小型化できないばかりか半導体素子自
体も小型化できず、コスト的にも大きな圧迫となってい
た。
、多ピンリードフレームのサイズは大きくなる傾向にあ
り、半導体装置を小型化できないばかりか半導体素子自
体も小型化できず、コスト的にも大きな圧迫となってい
た。
この点を第2図により詳細に説明する。通常、リードフ
レーム1はアイランド部2及びアイランド部2と所定距
離だけ離隔したインナーリード先端部3に夫々A4また
は貴金属からなる金属被膜4を有し、アイランド部2の
金属被膜上に半導体素子5をマウントし、半導体素子5
の各端子と各インナーリード先端部3とをAu等のボン
ティングワイヤ6で接続し、これらを第2図のごとく樹
脂7で封止して半導体装置を構成している。しがし、前
記のごとくピン間隔をもはや小さくできないので、ピン
数の増加と共に半導体素子5とインナーリード先端部3
との距離が長くなり、樹脂7による封止時にボンディン
グワイヤ6が短絡したり断線し安定したループ族状を保
持できなくなる。
レーム1はアイランド部2及びアイランド部2と所定距
離だけ離隔したインナーリード先端部3に夫々A4また
は貴金属からなる金属被膜4を有し、アイランド部2の
金属被膜上に半導体素子5をマウントし、半導体素子5
の各端子と各インナーリード先端部3とをAu等のボン
ティングワイヤ6で接続し、これらを第2図のごとく樹
脂7で封止して半導体装置を構成している。しがし、前
記のごとくピン間隔をもはや小さくできないので、ピン
数の増加と共に半導体素子5とインナーリード先端部3
との距離が長くなり、樹脂7による封止時にボンディン
グワイヤ6が短絡したり断線し安定したループ族状を保
持できなくなる。
そこで、やむなくボンディングワイヤ6の結線距離を短
かくするために、アイランド部2を大きくしまた半導体
素子5自体を大きくせざるを得ないのである。
かくするために、アイランド部2を大きくしまた半導体
素子5自体を大きくせざるを得ないのである。
本発明は、多ピンを必要とする半導体素子をそのまくの
サイズで装着し且つ安定した内部結線と封止が可能な多
ピンリードフレームを提供することを目的とする。
サイズで装着し且つ安定した内部結線と封止が可能な多
ピンリードフレームを提供することを目的とする。
本発明の半導体装置用リードフレームは、半導体素子を
装着するアイランド部のほぼ中央部に形成した半導体素
子をマウントするだめの第1金属被膜と、第1金属被膜
と分離してアイランド部の周縁部に相互に絶縁され且つ
インナーリード先端部と相対して形成したボンディング
ワイヤを中継するための複数の第2金属被膜とを有する
。
装着するアイランド部のほぼ中央部に形成した半導体素
子をマウントするだめの第1金属被膜と、第1金属被膜
と分離してアイランド部の周縁部に相互に絶縁され且つ
インナーリード先端部と相対して形成したボンディング
ワイヤを中継するための複数の第2金属被膜とを有する
。
本発明のリードフレームの材質としては、通常の42重
量%Ni−Fe合金等の導電物質の他アルミナ、窒化ケ
イ素等の絶縁物質も使用できる。材質が絶縁物質の場合
及び少なくとも表面が絶縁物質で被覆されている場合に
は、第2金属被膜相互の絶縁を容易に確保できるが、材
質が導電物質の場合及び少なくとも表面が導電物質で被
覆されている場合には、絶縁被膜を介して各第2金属被
膜を形成する等の手段により第2金属被膜の絶縁を確保
する必要がある。
量%Ni−Fe合金等の導電物質の他アルミナ、窒化ケ
イ素等の絶縁物質も使用できる。材質が絶縁物質の場合
及び少なくとも表面が絶縁物質で被覆されている場合に
は、第2金属被膜相互の絶縁を容易に確保できるが、材
質が導電物質の場合及び少なくとも表面が導電物質で被
覆されている場合には、絶縁被膜を介して各第2金属被
膜を形成する等の手段により第2金属被膜の絶縁を確保
する必要がある。
第1金属被膜及び第2金属被膜としては、安定して半導
体素子のマウント及びワイヤーボンディングができる導
電体であれば良いが、従来がら使用されているAu等の
貴金属やAIを用いることが好ましく、第1及び第2金
属被膜を別の金属で形成することもできる。また、上記
の絶縁被膜としては、IC実装工程での熱サイクルによ
り下地との剥離及び絶縁劣化を生じない材質であればよ
く、例えばA40 、 SiO、Si N 等を使用
できる。
体素子のマウント及びワイヤーボンディングができる導
電体であれば良いが、従来がら使用されているAu等の
貴金属やAIを用いることが好ましく、第1及び第2金
属被膜を別の金属で形成することもできる。また、上記
の絶縁被膜としては、IC実装工程での熱サイクルによ
り下地との剥離及び絶縁劣化を生じない材質であればよ
く、例えばA40 、 SiO、Si N 等を使用
できる。
これらの金属被膜及び絶縁被膜は真空蒸着、イオンブレ
ーティング、スパッタリング等の物理的蒸着法若しくは
CVD、プラズマCVD等の化学的蒸着法により形成で
きる。
ーティング、スパッタリング等の物理的蒸着法若しくは
CVD、プラズマCVD等の化学的蒸着法により形成で
きる。
更に、内部結線用のボンディングワイヤとしては、実装
工程での熱サイクルにより下地からの剥離、溶解、劣化
等を生じない導電体であれば何でも良いが、Al5Au
及びAgであればボンディングが容易であり好ましい。
工程での熱サイクルにより下地からの剥離、溶解、劣化
等を生じない導電体であれば何でも良いが、Al5Au
及びAgであればボンディングが容易であり好ましい。
アイランド部の周縁部に形成された第2金属被膜は半導
体素子とインナーリード先端部とを接続するボンディン
グワイヤを中継する。ボンディングワイヤは半導体素子
またはインナーリード先端部から第2金属被膜に圧着さ
れた後、切断されずにインナーリー・ド先端部または半
導体素子に接続されても良いし、第2金属被膜に圧着後
に切断され、第2金属被膜の他端からインナーリード先
端部または半導体素子に接続されてもよい。
体素子とインナーリード先端部とを接続するボンディン
グワイヤを中継する。ボンディングワイヤは半導体素子
またはインナーリード先端部から第2金属被膜に圧着さ
れた後、切断されずにインナーリー・ド先端部または半
導体素子に接続されても良いし、第2金属被膜に圧着後
に切断され、第2金属被膜の他端からインナーリード先
端部または半導体素子に接続されてもよい。
第1図を参照して本発明の詳細な説明する。
この半導体装置用リードフレーム1は、アイランド部2
のほぼ中央部に半導体素子5をマウントスルための第1
金属被膜4aと、アイランド部2の周縁部に絶縁被膜8
により相互に絶縁された複数の第2金属被膜4bとを有
している。この第2金属被膜4bはインナーリード先端
部3と相対して形成され、半導体素子5とインナーリー
ド先端部3上の第3金属被膜4cとを接続するボンディ
ングワイヤ6a及び6bを中継する。
のほぼ中央部に半導体素子5をマウントスルための第1
金属被膜4aと、アイランド部2の周縁部に絶縁被膜8
により相互に絶縁された複数の第2金属被膜4bとを有
している。この第2金属被膜4bはインナーリード先端
部3と相対して形成され、半導体素子5とインナーリー
ド先端部3上の第3金属被膜4cとを接続するボンディ
ングワイヤ6a及び6bを中継する。
このリードフレーム1の製造及びこれを用いた半導体素
子の実装について以下具体的に説明する。
子の実装について以下具体的に説明する。
0.5tの42Ni−1ie合金シートをプレスで打ち
抜き120ピンの多ピンリードフレーム状に形成した。
抜き120ピンの多ピンリードフレーム状に形成した。
このリードフレームのアイランド部2の中央部にシリコ
ンチップ塔載用の第1金属被膜4aとして及びインナー
リード先端部3に第3金属被膜4cとして夫々電気メツ
キ法により部分的に2μmの膜厚のAu層を形成した。
ンチップ塔載用の第1金属被膜4aとして及びインナー
リード先端部3に第3金属被膜4cとして夫々電気メツ
キ法により部分的に2μmの膜厚のAu層を形成した。
次に、アイランド部2の周縁部にイオンブレーティング
法により2μmの膜厚のAt O層をリング状に形成し
て絶縁被膜8とした。このAt O層上で半導体素子の
各電極部及び各インナーリード先端部3に相対する位置
に夫々イオンブレーティング法により第2金属被膜4b
として3μmの膜厚のA1層を部分的に形成して本発明
のリードフレームを得り。
法により2μmの膜厚のAt O層をリング状に形成し
て絶縁被膜8とした。このAt O層上で半導体素子の
各電極部及び各インナーリード先端部3に相対する位置
に夫々イオンブレーティング法により第2金属被膜4b
として3μmの膜厚のA1層を部分的に形成して本発明
のリードフレームを得り。
ボンディングワイヤ6としてAu線を使用し、半導体素
子5から第2金属被膜4bであるA1層の一端にボンデ
ィングワイヤ6aを結線し、次にA4層の他端からイン
ナーリード先端部3のAu層にボンディングワイヤ6b
を結線した。その後、通常の方法に従って樹脂7で封止
して120ピンの樹脂封市型工Cを得た。得られた12
0ピンの樹脂封止型工Cは従来の60ビンクラスの樹脂
封止型ICと同一サイズであり、サイズを大型化するこ
となく多ピン化を達成できた。
子5から第2金属被膜4bであるA1層の一端にボンデ
ィングワイヤ6aを結線し、次にA4層の他端からイン
ナーリード先端部3のAu層にボンディングワイヤ6b
を結線した。その後、通常の方法に従って樹脂7で封止
して120ピンの樹脂封市型工Cを得た。得られた12
0ピンの樹脂封止型工Cは従来の60ビンクラスの樹脂
封止型ICと同一サイズであり、サイズを大型化するこ
となく多ピン化を達成できた。
尚、上記実施例は樹脂封止型半導体装置について説明し
たが、本発明のリードフレームはガラス−セラミック封
止型及び積層セラミック型半導体装置にも適用すること
ができる。
たが、本発明のリードフレームはガラス−セラミック封
止型及び積層セラミック型半導体装置にも適用すること
ができる。
本発明によれば、ボンディングワイヤの中継個所として
アイランド部の周縁部に相互に絶縁された複数の金属被
膜を形成しているので、リードフレームの多ピン化によ
り半導体素子とインナーリード先端部との間隔が大きく
なっても、上記金属被膜でボンディングワイヤを中継し
且つ金属被膜の犬ささを変えることにより内部結線距離
を短くでき、封止後も安定したループ形状を保持して短
絡や断線等のないワイヤボンディングを達成でき □
る。従って、本発明のリードフレームにより多ピンを必
要とする半導体素子をそのま\のサイズで装着し且つ安
定した内部結線と封止が可能となった。
アイランド部の周縁部に相互に絶縁された複数の金属被
膜を形成しているので、リードフレームの多ピン化によ
り半導体素子とインナーリード先端部との間隔が大きく
なっても、上記金属被膜でボンディングワイヤを中継し
且つ金属被膜の犬ささを変えることにより内部結線距離
を短くでき、封止後も安定したループ形状を保持して短
絡や断線等のないワイヤボンディングを達成でき □
る。従って、本発明のリードフレームにより多ピンを必
要とする半導体素子をそのま\のサイズで装着し且つ安
定した内部結線と封止が可能となった。
第1図は本発明のリードフレームを使用して構成した半
導体装置の断面図であり、第2図は従来のリードフレー
ムを使用して構成した半導体装置の断面図である。 1・・リードフレーム 2・・アイランド部3・・イン
ナーリード先端部 4a・・第1金属被膜 4b・・第2金属被膜4c・・
第3金属被膜 5・・半導体素子6)6as、6b・・
ボンディングワイヤ7・・樹脂 8・・絶縁被膜 宅1図
導体装置の断面図であり、第2図は従来のリードフレー
ムを使用して構成した半導体装置の断面図である。 1・・リードフレーム 2・・アイランド部3・・イン
ナーリード先端部 4a・・第1金属被膜 4b・・第2金属被膜4c・・
第3金属被膜 5・・半導体素子6)6as、6b・・
ボンディングワイヤ7・・樹脂 8・・絶縁被膜 宅1図
Claims (1)
- (1)半導体素子を装着するアイランド部のほぼ中央部
に形成した第1金属被膜と、第1金属被膜と分離してア
イランド部の周縁部に相互に絶縁され且つインナーリー
ド部先端と相対して形成した複数の第2金属被膜とを有
することを特徴とする、半導体装置用リードフレーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61006933A JPS62165349A (ja) | 1986-01-14 | 1986-01-14 | 半導体装置用リ−ドフレ−ム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61006933A JPS62165349A (ja) | 1986-01-14 | 1986-01-14 | 半導体装置用リ−ドフレ−ム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62165349A true JPS62165349A (ja) | 1987-07-21 |
Family
ID=11652051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61006933A Pending JPS62165349A (ja) | 1986-01-14 | 1986-01-14 | 半導体装置用リ−ドフレ−ム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62165349A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62259450A (ja) * | 1986-04-28 | 1987-11-11 | モノリシツク メモリ−ズ,インコ−ポレイテツド | 集積回路ダイ・リ−ドフレ−ム相互接続組立体及び方法 |
JPH0372585A (ja) * | 1989-05-29 | 1991-03-27 | Tomoegawa Paper Co Ltd | 接着シート及び半導体装置 |
JPH04192449A (ja) * | 1990-11-27 | 1992-07-10 | Sumitomo Metal Mining Co Ltd | 複合リードフレーム |
JPH0595015A (ja) * | 1991-10-01 | 1993-04-16 | Mitsubishi Electric Corp | 半導体装置 |
US5365409A (en) * | 1993-02-20 | 1994-11-15 | Vlsi Technology, Inc. | Integrated circuit package design having an intermediate die-attach substrate bonded to a leadframe |
JP2021077817A (ja) * | 2019-11-13 | 2021-05-20 | 三菱電機株式会社 | 半導体装置 |
-
1986
- 1986-01-14 JP JP61006933A patent/JPS62165349A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62259450A (ja) * | 1986-04-28 | 1987-11-11 | モノリシツク メモリ−ズ,インコ−ポレイテツド | 集積回路ダイ・リ−ドフレ−ム相互接続組立体及び方法 |
JPH0372585A (ja) * | 1989-05-29 | 1991-03-27 | Tomoegawa Paper Co Ltd | 接着シート及び半導体装置 |
JPH04192449A (ja) * | 1990-11-27 | 1992-07-10 | Sumitomo Metal Mining Co Ltd | 複合リードフレーム |
JPH0595015A (ja) * | 1991-10-01 | 1993-04-16 | Mitsubishi Electric Corp | 半導体装置 |
US5365409A (en) * | 1993-02-20 | 1994-11-15 | Vlsi Technology, Inc. | Integrated circuit package design having an intermediate die-attach substrate bonded to a leadframe |
JP2021077817A (ja) * | 2019-11-13 | 2021-05-20 | 三菱電機株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62165349A (ja) | 半導体装置用リ−ドフレ−ム | |
JPS61237459A (ja) | 半導体装置用リ−ドフレ−ム | |
GB2309121A (en) | Fabrication method for semiconductor diode | |
JPH0645504A (ja) | 半導体装置 | |
JPS63152160A (ja) | 半導体装置用リ−ドフレ−ム | |
JPS63146453A (ja) | 半導体パツケ−ジおよびその製造方法 | |
JPS63150953A (ja) | 半導体装置用リ−ドフレ−ム | |
JPS63155753A (ja) | 半導体装置用リ−ドフレ−ム | |
JPS61241954A (ja) | 半導体装置 | |
JP3406710B2 (ja) | 半導体素子収納用パッケージ | |
JPS5998544A (ja) | 半導体装置およびその製造方法 | |
JPH05129508A (ja) | 半導体装置用リードフレーム及びその製造方法 | |
JPS62185349A (ja) | 半導体装置用リ−ドフレ−ム | |
JPH11186465A (ja) | 半導体装置およびその製造方法 | |
JP3187239B2 (ja) | 半導体素子収納用パッケージ | |
JP3213880B2 (ja) | 高周波半導体装置 | |
JPH0685165A (ja) | 半導体装置及び半導体装置の製造方法 | |
KR200148753Y1 (ko) | 반도체 패키지 | |
JPH04322435A (ja) | 半導体装置およびその製造方法 | |
JPH0547985A (ja) | 半導体装置の製造方法 | |
JPS5823451A (ja) | 半導体装置 | |
CN111769091A (zh) | 框架封装结构及其制备方法 | |
JPH08191129A (ja) | 半導体装置 | |
JPS58162053A (ja) | 半導体用基板材料 | |
JPS62169458A (ja) | 半導体装置 |