JPS58162053A - 半導体用基板材料 - Google Patents

半導体用基板材料

Info

Publication number
JPS58162053A
JPS58162053A JP57046586A JP4658682A JPS58162053A JP S58162053 A JPS58162053 A JP S58162053A JP 57046586 A JP57046586 A JP 57046586A JP 4658682 A JP4658682 A JP 4658682A JP S58162053 A JPS58162053 A JP S58162053A
Authority
JP
Japan
Prior art keywords
tape
alloy
forming
thickness
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57046586A
Other languages
English (en)
Inventor
Nobuo Ogasa
小笠　伸夫
Akira Otsuka
昭 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP57046586A priority Critical patent/JPS58162053A/ja
Publication of JPS58162053A publication Critical patent/JPS58162053A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は熱放散性を向上り九薄肉小型の半導体回路基
板として用いる半導体用基板材ＮＫ関するものである。
従来、モノリシックＩＣの基板としては、一般にＦｅ−
Ｎｉ合金？Ｃｕ合金を用い、これを打抜き法またはエツ
チング法によっていわゆるリードフレームに形成した導
電リードが用いられている。
しかしなから、近年ＩＣ機能の向上に伴ない半導体部品
の熱放散性の向上や基板そのものの薄肉小型化Ｋｌｌす
る豊水が益々増大しつつある。
またその一方てＦｉ導電リードビンの数も増加する傾向
がある。
こうした状況下で現在最も広く用いられているＤＩＰ型
樹脂モールドＩＣについて考察すると、使用しているモ
ールド用ｍｌ＆の熱伝導率が低いこと中り〒ド７レーム
のグイバット部の８転ビンの断面積が小さいことがら熱
放散性を向上させることＦｉ難かしい。また薄肉化につ
いては、モールド樹脂の耐透水性を維持する目的からし
て樹脂厚みをうすくすることが難しく、従って基板全体
を薄肉小型化することは困難である。
これらの点から熱伝導性良好でかつ耐透水性もよくて厚
みを薄くすることのできる檎−の開発も進められている
が、未だ十分な結果を有するものは得られていない。
またり一ドフレームの吊りビンを利用しての熱放散につ
いても各ｔｊｉｃｕ合金の開発が行われているのである
が、リードフレームとしての機械的強度が不足すること
や、半導体素子であるＳｉチップとの熱膨張係数の差が
大きく、大型チップの搭載ができないなどの制約が多い
というのが現状である。
またリードビンの多ビン化に対しては、現在の精密金型
打抜き技術ではリードフレームの板厚以下のリードビン
を形成するのけ困難であり、さらに機械的強度や上述の
熱放散の由などからリードフレーム板厚を薄くすること
に４ｈ限界があり、従って多ビンリードフレームは基板
の大型化につながり、近年重要視されつつある高密度実
装の要求に逆行することＫなるのである。
この発明は上述したようなこれまでの半導体基板として
の問題点を解決すべく鋭意検討の結果、見出されたもの
であって、薄肉小型化が可能で且つ多ビンリードフレー
ムへの対処が可能な半導体基板を形成するための半導体
基板材料を提供せんとするものである。
以下回向を参照しつつこの発明について説明する。
第１図はこの発明の半導体基板材料を示す平面図であり
、第２図＃−ｉ第１図Ａ−Ａ線の断面図である。
同図において、ｌは金属、合金または複合合金よ幻々る
テープ（平板状でもよい。）である。そして該テープ１
０表ａｉＫ電気絶縁性の被覆輪２を形成し、この一方の
被覆膜２上にプリント回路技術によって半導体素子８塔
教部にグイ、／ミツト４および電極リード部に導電回路
５を形成すると同時に１この導電回路５のアクタ−リー
ド部６に相当する部分の金員または合金テープを予めプ
リント基板への装着が容易なように櫛歯状に酸形したテ
ープを用いたものである。
上記したこの発明において、基板としての平板状または
テープ状の金属、合金１などの表ＩｊＫ施す電気絶縁性
の被覆層２としてＢＮ％Ａ４Ｎ、　Ａ４０．、ｙ、ｏ、
、、ＳｉＣ，，５ｉｌＮ４などのセラミックを用いるの
は、電気絶縁体とともに絶縁膜が熱放散性を妨ける熱抵
抗体とならないように餡意したことと１、ＰＶＤ沃（物
ｇ！１．蒸１１法）やＣＶＤ法（化学蒸着＆）Ｋｊりこ
の種薄膜の１栗的な製造が比較的容易に行えることのた
めである。そしてとの薄鉄の厚みを０．２〜５．０μｍ
と限定したのは、それ以下では絶縁膜としての機能が十
分でなく、また５、０μｍ以上では被覆コストが高価と
なるばかりでなく、成膜時のＭ歪などによって膜にマイ
クロクラックが生じたりするためである。
次Ｋｊｌｌ電回路５としては、ｋｌ、　Ｃｕ、　Ｎｉ、
　Ａｇ。
Ａｕ々どの金ｗ４またはそれらの多層化したものを用い
、グイボンディングやりイヤーボンディング９などの方
法やプリント基板への装着方法を適宜選択して取付けれ
ばよい。
またこの発明では第１図に示しているように基板材料を
多連化して得ることも口」能である。
即ち、予めベースメタルとしての金属や合金のテープ状
または平板状成形時に位誼決め用ガイド六８を各フレー
ム連結部７に設けることにより、従来のＩＣ組立工程に
そのまま適用することができるのである。
さらにこの発明では半導体素子８塔ａＳの反対向にモー
ルド用１１脂を必要としないことから＆板そのものの薄
肉化が可能であると同時に１クタ一リード部を櫛歯状と
することによって従来のような段差成分を必要としない
のでフラットバンク型の基板に過用するのに極めて有利
である。
このほか導電回路パターンは従来のリードフレームのパ
ターンに比べて微細化しうることから多ビンリードフレ
ームの小型化も川船である。これらのことがらＱＵ　Ｉ
　Ｐ　Ｑ基板やチップキャリア型基板材料としても・適
用すゐことができるのである。
以下実施例によりこの発明を詳細にＦ６Ｌ明する。
実施例 ０．２５箇厚さに圧延加工した４２＊Ｎｉ−Ｆｅ合金テ
ープをプレス打抜き加工して第１図に示すような形状の
多連リードフレームとし、該フレームの全１１１１ｖｃ
連続巻取型イオンブレーティングＶｔｍにて１．０μｍ
の厚さＡ　ｔ！Ｏ，被覆ＷＩ４を形成せしめたのち、２
６ビンＤＩＰ型のパターンにスクリーン印ＩＩｌ法を用
いてＣｕ、　Ａｕの二層の導電回路を形成した。
次いでこのＤＩＰ型のパターンの櫛歯状のアナターリー
ド邸分６を曲は加工して半導体基板材料を作製した。
その後該材料のグイバット部にＳｔチップを塔載し、Ａ
ｕ線による熱比詣りイヤーボンディングを行い、ボッテ
ィング法により檎脂モールドを施こし、多連フレームの
連結部を切断することＫよ抄、檎１−モールドＱＩＣを
作製することができるのである。
以上詳述のようＫこの発明による半導体用基板材料を用
いることにより、Ｓｉチップ塔叡部の反対匈のモールド
樹脂を必要としないので薄肉かつ熱放散性良好な半導体
索子を容易に製造する仁とが多様化する半導体部品とし
ての機能を十分発揮することが可能となるのである。
【図面の簡単な説明】
図面はこの発明の半導体用基板材料を示すものであり、
第１図はその平面図、第２図は第１図Ａ−Ａ４ｉｗｉＴ
曲図である。 ｌ・・・金網または合金テープ　２・・・電気絶縁性被
覆層　３・・・半導体索子　５・・・導電回路６・・・
アクタ−リード部 特許出願人　　　住友電気工業株式会社代理人　弁理士
和１）昭

Claims (3)

    【特許請求の範囲】
  1. （１）　　表向に電気絶縁性の被覆層を有する平板状ま
    たはテープ状の金属または合金あるーは複合合金からな
    る回路基板の一方備の表向に、導１１Ｉ囲路を形成し九
    三層以上の複合基板において、前記尋電園路の１クタ一
    リード部に相当する部分を予め榔歯伏ＫｉＥ形したテー
    プとすることを特徴とする半導体用基板材料。
  2. （２）電気絶縁性の被覆層−ｆｉＢＮ、　Ａｔｋ４．　
    Ａ４０ａ、Ｙ、０．、ＳｉＣ，Ｓｉ、Ｎ、のｔｉｔえは
    ２誼以上からナル０．２〜５．０μｍ厚さのセラミック
    被覆層であることｔ−特徴とする特許請求の範囲第１積
    記載の半導体用基板材料。
  3. （３）　　電気絶縁性の被覆層がＰＶＤ法またはＣＶＤ
    決で形成されたセラミック被覆層であることを特徴とす
    る特許請求の範囲第１項記載の半導体用基板材料。
JP57046586A 1982-03-23 1982-03-23 半導体用基板材料 Pending JPS58162053A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57046586A JPS58162053A (ja) 1982-03-23 1982-03-23 半導体用基板材料

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57046586A JPS58162053A (ja) 1982-03-23 1982-03-23 半導体用基板材料

Publications (1)

Publication Number Publication Date
JPS58162053A true JPS58162053A (ja) 1983-09-26

Family

ID=12751398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57046586A Pending JPS58162053A (ja) 1982-03-23 1982-03-23 半導体用基板材料

Country Status (1)

Country Link
JP (1) JPS58162053A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63244658A (ja) * 1987-03-30 1988-10-12 Mitsubishi Electric Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63244658A (ja) * 1987-03-30 1988-10-12 Mitsubishi Electric Corp 半導体装置

Similar Documents

Publication Publication Date Title
US5859471A (en) Semiconductor device having tab tape lead frame with reinforced outer leads
JPS6231819B2 (ja)
US7788800B2 (en) Method for fabricating a leadframe
JP2009526381A (ja) 半導体ｑｆｎ／ｓｏｎデバイス用のアルミニウム・リードフレーム
JPS5940560A (ja) 多層回路装置
US20050093121A1 (en) Chip package and substrate
US5482735A (en) Method for making multi-layer ceramic packages
JPH0955444A (ja) 半導体パッケージ
KR101001876B1 (ko) 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
JPS58162053A (ja) 半導体用基板材料
JP3349166B2 (ja) 回路基板
US20120225521A1 (en) Board on chip package substrate and manufacturing method thereof
US20040245613A1 (en) Chip scale package and method of fabricating the same
JP2000068303A (ja) 半導体装置の製造方法
JPS62165349A (ja) 半導体装置用リ−ドフレ−ム
JPH1074859A (ja) Ｑｆｎ半導体パッケージ
JP3569642B2 (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法
KR0144918B1 (ko) 리이드 프레임의 제조방법
JP2000332146A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法
JPS60178655A (ja) リ−ドフレ−ム
KR100215112B1 (ko) 반도체 팩키지
JPH03206633A (ja) 半導体装置
JP3167360B2 (ja) 混成集積回路用基板の製造方法
JPS61272956A (ja) ハイブリツド型半導体装置
KR20000009009A (ko) 리드 프레임 및 이 리드 프레임이 채용된 반도체패키지