JPS61237459A - 半導体装置用リ−ドフレ−ム - Google Patents

半導体装置用リ−ドフレ−ム

Info

Publication number
JPS61237459A
JPS61237459A JP60079126A JP7912685A JPS61237459A JP S61237459 A JPS61237459 A JP S61237459A JP 60079126 A JP60079126 A JP 60079126A JP 7912685 A JP7912685 A JP 7912685A JP S61237459 A JPS61237459 A JP S61237459A
Authority
JP
Japan
Prior art keywords
lead frame
relay
section
sections
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60079126A
Other languages
English (en)
Inventor
Seisaku Yamanaka
山中　正策
Tadashi Igarashi
五十嵐　廉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP60079126A priority Critical patent/JPS61237459A/ja
Publication of JPS61237459A publication Critical patent/JPS61237459A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は集積回路（以下ＩＣと略称する）等の半導体
装置に用いられるリードフレームにＯＩ１丈る。
〈従来の技術〉 従来から、ＩＣの高集積化、多機能化によりリード端子
が多くとれるパッケージの要求が益々高くなってきてい
る。
そして、このような要求に対して安価で使いやすいプラ
スチックパッケージやガラスヒラミックパッケージで対
応しようとする場合、多ピンリードフレームが必要とな
る。
そして、この多ビンリードフレームを製造する方法とし
て従来は、スタンピングやエツチング法によって単一素
材を用いてリードフレーム形状に成形する方法が採用さ
れており、また、リードフレームデザインとしては、第
２図に示すように、リードフレーム（１１）のアイラン
ド部（１２）の上にＡｕまたはＡａからなる被膜（１４
）を形成し、この被膜（１４）の上にＳｉチップ（１５
）を取付り、リードフレーム（１１）のインナーリード
先端部（１３）を上記Ｓ１チツプ（１５）から所定距離
離隔ざゼて配設し、インナーリード先端部（１３）の上
面に形成したＡｕまたはＡＱからなる被膜（１４）と３
ｉチツプ（１５）との間に内部績１！Ｊ（１６）を施し
、アイランド部（１２）、Ｓ；チップ（１５）、および
リードフレーム（１１）のインナーリード部Ｃ１３）を
樹脂（１７）でパッケージした構成が採用されている。
〈発明が解決しようとする問題点〉 上記スタンピングやエツチング法によって単一素材を用
いてリードフレーム形状に成形しようとする場合、素材
の板厚以下のリード間隔を得ることは不可能であり、リ
ードフレームサイズを従来以上に大きくしないで多ビン
化を図るに番よ、素材板厚を小さくせざるを得ないのが
実情である。
ところが、リードフレーム材料として優れた特性を有し
ているために多用されている４２−アロイや銅合金テー
プにおいては、機械的強度の面で０．１ｍｍ以下の板厚
にすることには実用上の問題があって不可能である。
そして、上記の理由によりリード間隔を素材板厚以下に
することができず、多ピン化してもリードフレーム形状
が小さくできないのであるから、３ｉチップ自体を小形
化することができず、コスト上においても大きな圧迫と
なっている。この点についてさらに詳細に説明すると、
第２図に示すリードフレームデザインでは、インナーリ
ード先端部（１３）とＳｉチップ（１５）との距離がビ
ン数の増加とともに長くなり、樹脂（１１）による封止
後も安定したループ形状を保持し、短絡や断線を生じる
ことのない内部結線（１６）が困難となるのであるから
、やむを得ずワイヤ結線距離を短くするために、Ｓｉチ
ップ自体を大ぎ（せざるを得ないのである。
この発明は上記の問題点に鑑みてなされたものであり、
従来のものとほぼ回等のパッケージサイズで１００ビン
以上の多端子半導体装置を製造することができるリード
フレームを提供することを目的としている。
〈問題点を解決するための手段〉 上記の目的を達成するための、この発明の半導体装置用
リードフレームは、半導体チップを搭載するアイランド
部の周辺端部に、個々に絶縁された中継電極部を形成し
、中継電極部をインナーリードと相対位させたものであ
る。
く作用〉 上記の構成であれば、半導体チップとインナーリードと
の間の内部結線を中継電極部で中継させることができ、
半導体チップが小形で、インナーリードとの開隔が大き
くでも、半導体チップと中継電極部との間Ｎ　Ｊ）よび
中継電極部とインナーリードとの間の内部結線を短くす
ることができ、封止後も安定したループ形状を保持し、
短絡、断線を生じさせることなく、半導体チップとイン
ナーリードとを電気的に接続することができる。
〈実施例〉 以下、実施例を示す添付図面によって詳細に説明する。
第１図はこの発明のリードフレームを使用した半導体装
置を示す縦断面図であり、４２−アロイ（４２重量％Ｎ
１−Ｆｅ）で構成されたリードフレーム（１）のアイラ
ンド部（２１の上面中央部にＡｕまたはＡａからなる被
膜（４）を形成して、この被膜（４）の上に半導体チッ
プとしてのＳｉチップ（５）を搭載しているとともに、
上面周辺端部に絶縁被膜（８）を形成して、この絶縁液
ｇｌ（８）の上に、中継電極としての、１Ｊｆｆｉ体か
らなる電極層（９）を形成している。そして、リードフ
レーム（１）のインナーリード先端部（３）を上記各電
極層（９）と相対位さゼて配設し、Ｓｉチップ（９と電
極層（９）との間、および電極層（９）とインナーリー
ド先端部（３）の上面に形成されたＡＵまたはＡｇから
なる被膜（４）との闇を、内部結線と１ノでのΔＵワイ
ヤ（６）によって接続し、樹脂（７）によって封止して
いる。
上記各被膜の形成については、真空蒸着、イオンブレー
ティング、スパッタ等の物理蒸着により行なうことがで
きるが、ＣＶＤ１プラズマＣＶＤ等他の方法によって行
なうこともできる。
また、上記リードフレーム（１）の材質としては、上１
２４２−アＯイ以外の導電物質を使用することができる
他、絶縁物質を使用することもできる。そして、少なく
とも表面が絶縁物質で形成されている場合には、電極層
（９）を直接形成しても個々の絶縁を確保することがで
きるので、絶縁液Ｒ＊　（８１を省略することができる
が、少なくとも表面が導電物質で形成されている場合に
は、絶縁被膜（８）を形成することにより、電極層（９
）の個々の絶縁を確保しなければならない。この場合に
おいて、絶縁物質としては、ＩＣ実装工程で受【ノる熱
履歴により下地との剥離、絶縁劣化を生じない材質であ
れば何でもよく、Ａｌ２Ｏ３、Ｓｉ　０２　、Ｓｉ３Ｎ
４等であれば、通常の気相コーティングで形成でき、好
ましい。
さらに、上記内部結線（６）としては、ＩＣ実装ｒ程で
受ける熱ｌｉｌ歴により下地どの剥離、溶解、劣化を生
じない導電体であれば何でもよ＜１．従来から内部配線
、電極に使用されているＡＩ、Ａｕ、Ａｇであれば、形
成が容易であり、好ましい。
以上の構成とすることにより、パッケージサイズ、およ
びＳｉチップサイズを従来のサイズに維持したままで、
端子数を増加させることができ、しかも内部結１１１（
６）を中継電極としての電極１　（９）で中継させるこ
とにより、樹脂等による封止後も安定したループ形状を
保持させ、短絡、断線を確実に防止することができる。
尚、上記実施例はリードフレームを用いた樹脂封止型半
導体装置を対象としたものであるが、ガラスセラミック
封止型半導体装置に適用できる他積層セラミック型半導
体装置にも適用することができる。
く具体例〉 ｏ、　ｉｓｔの４２−アロイをプレスで打抜いて１２０
ビンのリードフレーム状に形成した後、インナーリード
先端部、およびアイランド部上のＳ：チップ搭載部に部
分的に、電気メツキ法により２μｌの層厚のＡｌ１層を
形成し、さらにアイランド部の周辺端部に、イオンブレ
ーティング法により２ｐの層厚のＡｌ２０３１１をリン
グ状に形成した後、Ａｌ２Ｏ３層上の、インナーリード
先端部に相対位する位置に、部分的に、イオンブレーテ
ィング法により３Ｉｎの層厚のＡｌｌを形成することに
より、リードフレームを得た。そして、このリードフレ
ームに対して、内部結線としてのＡｕワイヤを、３ｉチ
ツプからＡＩＩＷ、インナーリード先端部の順に結線し
、樹脂封止して１２０ビンの樹脂封止型ＩＣを得た。
このようにして得られた樹脂封止型ＩＣは、従、　来の
６０ピンクラスの樹脂封止型ＩＣと同一サイズであり、
サイズを大型化することなく多ビン化を達成することが
できた。したがって、従来のサイズのパッケージ、およ
びＳ１チツプで充分に対応することができる。
〈発明の効果〉 以上のようにこの発明は、サイズを大型化することなく
半導体装置の多ピン化を達成することができるという特
有の効果を奏する。
【図面の簡単な説明】
第１図は、この発明のリードフレームを使用して構成さ
れた半導体装置の縦断面図、 第２図は従来のリードフレームを使用した半導体装置の
縦断面図。 （ａ・・・アイランド部、 （９）・・・中継電極としての電極層 特許出願人　　住友電気工業株式会社 第１図 第２図

Claims (1)

  1. 【特許請求の範囲】 １、アイランド部の周辺端部に、個々に絶 縁された中継電極部が形成されているこ とを特徴とする半導体用リードフレーム。
JP60079126A 1985-04-12 1985-04-12 半導体装置用リ−ドフレ−ム Pending JPS61237459A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60079126A JPS61237459A (ja) 1985-04-12 1985-04-12 半導体装置用リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60079126A JPS61237459A (ja) 1985-04-12 1985-04-12 半導体装置用リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS61237459A true JPS61237459A (ja) 1986-10-22

Family

ID=13681243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60079126A Pending JPS61237459A (ja) 1985-04-12 1985-04-12 半導体装置用リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS61237459A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0289329A (ja) * 1988-09-27 1990-03-29 Seiko Epson Corp 半導体装置の接続方式
EP0415106A2 (en) * 1989-07-31 1991-03-06 Kabushiki Kaisha Toshiba Lead frames for semiconductor device
US5168368A (en) * 1991-05-09 1992-12-01 International Business Machines Corporation Lead frame-chip package with improved configuration
US5365409A (en) * 1993-02-20 1994-11-15 Vlsi Technology, Inc. Integrated circuit package design having an intermediate die-attach substrate bonded to a leadframe
US5753970A (en) * 1993-06-18 1998-05-19 Lsi Logic Corporation System having semiconductor die mounted in die-receiving area having different shape than die
GB2307336B (en) * 1995-11-17 2000-11-15 Altera Corp Integrated circuit package and method of fabrication
US6326235B1 (en) 2000-05-05 2001-12-04 Amkor Technology, Inc. Long wire IC package fabrication method
US6429515B1 (en) 2000-05-05 2002-08-06 Amkor Technology, Inc. Long wire IC package
US6927480B2 (en) * 2003-05-08 2005-08-09 Advanced Semiconductor Engineering, Inc. Multi-chip package with electrical interconnection
JPWO2014013705A1 (ja) * 2012-07-17 2016-06-30 富士電機株式会社 半導体モジュール

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0289329A (ja) * 1988-09-27 1990-03-29 Seiko Epson Corp 半導体装置の接続方式
EP0415106A2 (en) * 1989-07-31 1991-03-06 Kabushiki Kaisha Toshiba Lead frames for semiconductor device
US5168368A (en) * 1991-05-09 1992-12-01 International Business Machines Corporation Lead frame-chip package with improved configuration
US5365409A (en) * 1993-02-20 1994-11-15 Vlsi Technology, Inc. Integrated circuit package design having an intermediate die-attach substrate bonded to a leadframe
US5753970A (en) * 1993-06-18 1998-05-19 Lsi Logic Corporation System having semiconductor die mounted in die-receiving area having different shape than die
GB2307336B (en) * 1995-11-17 2000-11-15 Altera Corp Integrated circuit package and method of fabrication
US6326235B1 (en) 2000-05-05 2001-12-04 Amkor Technology, Inc. Long wire IC package fabrication method
US6429515B1 (en) 2000-05-05 2002-08-06 Amkor Technology, Inc. Long wire IC package
US6927480B2 (en) * 2003-05-08 2005-08-09 Advanced Semiconductor Engineering, Inc. Multi-chip package with electrical interconnection
JPWO2014013705A1 (ja) * 2012-07-17 2016-06-30 富士電機株式会社 半導体モジュール

Similar Documents

Publication Publication Date Title
JPH0357618B2 (ja)
JPH041503B2 (ja)
JPS61237459A (ja) 半導体装置用リ−ドフレ−ム
JPH05299530A (ja) 樹脂封止半導体装置及びその製造方法
JPS59154054A (ja) ワイヤおよびそれを用いた半導体装置
JPH01196153A (ja) 樹脂封止半導体装置
JPS63232342A (ja) 半導体装置
JPH0645504A (ja) 半導体装置
JPS62165349A (ja) 半導体装置用リ−ドフレ−ム
JP2691799B2 (ja) リードフレームに接合された介在ダイ取付基板を有する集積回路パッケージ設計
JPS61147555A (ja) 半導体装置
JPS62296541A (ja) 樹脂封止型半導体装置
JPS63150953A (ja) 半導体装置用リ−ドフレ−ム
JPS62235763A (ja) 半導体装置用リ−ドフレ−ム
JPS63152160A (ja) 半導体装置用リ−ドフレ−ム
JPS62185349A (ja) 半導体装置用リ−ドフレ−ム
JPH11150208A (ja) 半導体素子の実装方法
JPS63155753A (ja) 半導体装置用リ−ドフレ−ム
JPS63122131A (ja) 半導体装置用キヤリアテ−プ
JPH0529427A (ja) 半導体装置の製造方法
JPH04148557A (ja) 半導体製品用リードフレーム
JPS6151953A (ja) 半導体装置
JPH01255259A (ja) 樹脂封止型半導体装置
JPH02137238A (ja) 半導体装置
JPH04146659A (ja) 半導体装置およびその製造方法