CN111769091A - 框架封装结构及其制备方法 - Google Patents

框架封装结构及其制备方法 Download PDF

Info

Publication number
CN111769091A
CN111769091A CN202010581861.9A CN202010581861A CN111769091A CN 111769091 A CN111769091 A CN 111769091A CN 202010581861 A CN202010581861 A CN 202010581861A CN 111769091 A CN111769091 A CN 111769091A
Authority
CN
China
Prior art keywords
frame
packaging structure
package
insulating layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010581861.9A
Other languages
English (en)
Inventor
吴江
唐伟炜
丁海春
周仪
张竞扬
徐明广
龚凯
孙盼
吴庆华
柯军松
徐晓枫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Fast Core Microelectronics Co ltd
Original Assignee
Hefei Fast Core Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Fast Core Microelectronics Co ltd filed Critical Hefei Fast Core Microelectronics Co ltd
Priority to CN202010581861.9A priority Critical patent/CN111769091A/zh
Publication of CN111769091A publication Critical patent/CN111769091A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明揭示了一种框架封装结构及其制备方法，框架封装结构包括：封装框架；设置在所述封装框架上并与所述封装框架导通的第一器件；设置在所述封装框架上的绝缘层；设置在所述绝缘层上的打线层；设置在所述打线层上的第二器件，所述第二器件通过导线与所述第一器件相连接。可见结构简单，制备方法便捷，可以规避现有技术中价格昂贵，工艺繁复，对元件限制多等缺陷，具有极高的性价比。

Description

框架封装结构及其制备方法
技术领域
本发明涉及半导体制造技术领域，特别是涉及一种框架封装结构及其制备方法。
背景技术
目前，半导体行业对器件的小型化需求愈发强烈。
框架类封装类型受限于自身的基底很难实现对特定元件的连接，目前只能通过基板类封装来实现。基板制作工艺较为复杂，价格也相对框架类型更高。
例如，框架类封装产品要想封装阻容元件，必须使用可打线阻容(芯片级阻容)。传统的可打线阻容(芯片级阻容)价格昂贵，工艺繁复，可选规格少，尺寸较大。想实现普通阻容封装在框架类产品内，需要另外设计开模，框架不通用，费用昂贵，工艺复杂。
因此，如何便捷的在框架封装中实现特定元件的连接，是一个需要解决的问题。
发明内容
本发明的目的在于，提供一种框架封装结构及其制备方法，提高封装集成度，降低成本。
为解决上述技术问题，根据本发明的第一方面，提供一种框架封装结构，包括：
封装框架；
设置在所述封装框架上并与所述封装框架导通的第一器件；
设置在所述封装框架上的绝缘层；
设置在所述绝缘层上的打线层；
设置在所述打线层上的第二器件，所述第二器件通过导线与所述第一器件相连接。
可选的，对于所述的框架封装结构，所述第一器件为芯片。
可选的，对于所述的框架封装结构，所述第二器件为芯片、电容或电阻。
可选的，对于所述的框架封装结构，所述绝缘层的厚度介于0.1mm～0.2mm。
可选的，对于所述的框架封装结构，所述第二器件还通过导线与所述封装框架连接。
可选的，对于所述的框架封装结构，所述打线层包括第一部分和第二部分，呈对称的台阶状排布，所述第二器件设置在所述台阶状的高处。
根据本发明的第二方面，提供一种框架封装结构的制备方法，包括：
在封装框架上设置第一器件；
在所述封装框架上形成绝缘层；
在所述绝缘层上设置打线层；
在所述打线层上设置第二器件；
在所述打线层上设置金属线，使得第一器件与第二器件相连接。
本发明提供的框架封装结构及其制备方法中，框架封装结构包括：封装框架；设置在所述封装框架上并与所述封装框架导通的第一器件；设置在所述封装框架上的绝缘层；设置在所述绝缘层上的打线层；设置在所述打线层上的第二器件，所述第二器件通过导线与所述第一器件相连接。可见结构简单，制备方法便捷，可以规避现有技术中价格昂贵，工艺繁复，对元件限制多等缺陷，具有极高的性价比。
附图说明
图1为现有技术中框架封装结构的结构示意图；
图2为本发明一实施例中框架封装结构的结构示意图一；
图3为本发明一实施例中框架封装结构的结构示意图二；
图4为本发明一实施例中框架封装结构的结构示意图三。
具体实施方式
下面将结合示意图对本发明的框架封装结构及其制备方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在下面的描述中，应该理解，当层(或膜)、区域、图案或结构被称作在基底、层(或膜)、区域和/或图案“上”时，它可以直接位于另一个层或基底上，和/或还可以存在插入层。另外，应该理解，当层被称作在另一个层“下”时，它可以直接位于另一个层下，和/或还可以存在一个或多个插入层。另外，可以基于附图进行关于在各层“上”和“下”的指代。
如图1所示，现有技术中的框架封装包括封装框架10，其具有第一区域11，主芯片20设置在第一区域中，通常可以是与封装框架直接导通的形式，然后与其他器件，例如电阻、电容等，通过对封装框架10的特殊设计，在一角处设计出第二区域30和第三区域40，然后例如将电阻50设置在第二区域30和第三区域40上，并通过焊垫60，以及导线将电阻50与主芯片20接通。这种形式操作复杂，需要对封装框架的基板进行二次加工，另外设计开模，并且不同产品框架设计并不一致，不具备可复制性，成本极高。
实施例1
如图2-3所示，在本发明实施例1中提出了一种框架封装结构，包括：
封装框架100；
设置在所述封装框架100上并与所述封装框架100导通的第一器件200；
设置在所述封装框架100上的绝缘层400；
设置在所述绝缘层400上的打线层401；
设置在所述打线层401上的第二器件300，所述第二器件300通过导线402与所述第一器件200相连接。
可见本实施例提供的方案结构简单，将平面连接转变为立体连接，不会对封装框架100产生额外影响，无需另行开模，可以规避现有技术中价格昂贵，工艺繁复，对元件限制多等缺陷，具有极高的性价比。
实施例2
本实施例2可以是在实施例1的基础上进一步完善，相同或相似结构省略描述，请参考图2-图4，本实施例2具体包括：
例如，所述第一器件200为芯片。
所述第二器件300可以为芯片、电容或电阻。其中图2示意了可以为电阻的形式，图4示意了可以为芯片500的形式，并且图4中示意了第二器件可以为多个的情况，根据需要，只需将每个芯片500直接连通即可。
所述封装框架100可以采用现有技术中的正常结构(即未二次加工)。
在本实施例中，所述绝缘层400的厚度介于0.1mm～0.2mm。
其中，所述第二器件300还通过导线402与所述封装框架100连接。
请参考图3和图4，所述打线层401包括第一部分和第二部分，呈对称的台阶状排布，所述第二器件300设置在所述台阶状的高处。由此，较高部分便于第二器件300的设置，较低部分便于打线，并且不会由于打线而导致的整体过厚。
实施例3
本实施例3提供了一种框架封装结构的制备方法，包括：
步骤S1，在封装框架上设置第一器件；
步骤S2，在所述封装框架上形成绝缘层；
步骤S3，在所述绝缘层上设置打线层；
步骤S4，在所述打线层上设置第二器件；
步骤S5，在所述打线层上设置金属线，使得第一器件与第二器件相连接。
由此，为本发明的结构的实现提供了一种便捷的方法。
实施例4
本实施例可以是在实施例3的基础上进一步完善，本实施例包括：
所述封装框架100可以采用现有技术中的正常结构(即未二次加工)。
例如，所述第一器件200为芯片。可以采用正常工艺设置在封装框架100上。
在本实施例中，所述绝缘层400的厚度介于0.1mm～0.2mm。
请参考图3和图4，所述打线层401包括第一部分和第二部分，呈对称的台阶状排布，所述第二器件300设置在所述台阶状的高处。由此，较高部分便于第二器件300的设置，较低部分便于打线，并且不会由于打线而导致的整体过厚。
所述第二器件300可以为芯片、电容或电阻。其中图2示意了可以为电阻的形式，图4示意了可以为芯片500的形式，并且图4中示意了第二器件可以为多个的情况，根据需要，只需将每个芯片500直接连通即可。
其中，所述第二器件300还通过导线402与所述封装框架100连接。
其中，导线402的设置为本领域技术人员所熟知，此处不进行详述。
综上所述，本发明提供的框架封装结构及其制备方法中，框架封装结构包括：封装框架；设置在所述封装框架上并与所述封装框架导通的第一器件；设置在所述封装框架上的绝缘层；设置在所述绝缘层上的打线层；设置在所述打线层上的第二器件，所述第二器件通过导线与所述第一器件相连接。可见结构简单，制备方法便捷，可以规避现有技术中价格昂贵，工艺繁复，对元件限制多等缺陷，具有极高的性价比。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (7)

1.一种框架封装结构，其特征在于，包括：
封装框架；
设置在所述封装框架上并与所述封装框架导通的第一器件；
设置在所述封装框架上的绝缘层；
设置在所述绝缘层上的打线层；
设置在所述打线层上的第二器件，所述第二器件通过导线与所述第一器件相连接。
2.如权利要求1所述的框架封装结构，其特征在于，所述第一器件为芯片。
3.如权利要求1或2所述的框架封装结构的制备方法，其特征在于，所述第二器件为芯片、电容或电阻。
4.如权利要求1所述的框架封装结构，其特征在于，所述绝缘层的厚度介于0.1mm～0.2mm。
5.如权利要求1所述的框架封装结构，其特征在于，所述第二器件还通过导线与所述封装框架连接。
6.如权利要求1所述的框架封装结构，其特征在于，所述打线层包括第一部分和第二部分，呈对称的台阶状排布，所述第二器件设置在所述台阶状的高处。
7.一种框架封装结构的制备方法，其特征在于，包括：
在封装框架上设置第一器件；
在所述封装框架上形成绝缘层；
在所述绝缘层上设置打线层；
在所述打线层上设置第二器件；
在所述打线层上设置金属线，使得第一器件与第二器件相连接。
CN202010581861.9A 2020-06-23 2020-06-23 框架封装结构及其制备方法 Pending CN111769091A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010581861.9A CN111769091A (zh) 2020-06-23 2020-06-23 框架封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010581861.9A CN111769091A (zh) 2020-06-23 2020-06-23 框架封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN111769091A true CN111769091A (zh) 2020-10-13

Family

ID=72721842

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010581861.9A Pending CN111769091A (zh) 2020-06-23 2020-06-23 框架封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN111769091A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103633056A (zh) * 2013-12-06 2014-03-12 矽力杰半导体技术(杭州)有限公司 引线框、封装组件及其制造方法
CN206806321U (zh) * 2017-05-16 2017-12-26 杰群电子科技（东莞）有限公司 一种无引线框架的半导体封装结构
CN110265307A (zh) * 2019-06-06 2019-09-20 深圳市芯茂微电子有限公司上海携英微电子分公司 制造半导体封装方法及其封装结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103633056A (zh) * 2013-12-06 2014-03-12 矽力杰半导体技术(杭州)有限公司 引线框、封装组件及其制造方法
CN206806321U (zh) * 2017-05-16 2017-12-26 杰群电子科技（东莞）有限公司 一种无引线框架的半导体封装结构
CN110265307A (zh) * 2019-06-06 2019-09-20 深圳市芯茂微电子有限公司上海携英微电子分公司 制造半导体封装方法及其封装结构

Similar Documents

Publication Publication Date Title
US6291881B1 (en) Dual silicon chip package
US7291908B2 (en) Quad flat no-lead package structure and manufacturing method thereof
JPH03125430A (ja) 集積回路装置の製造方法
US4984065A (en) Hybrid resin-sealed semiconductor device
JPH04269856A (ja) 半導体集積回路装置
CN111769091A (zh) 框架封装结构及其制备方法
US6414379B1 (en) Structure of disturbing plate having down set
US20080006917A1 (en) Chip package structure and fabricating method threrof
JPH0194636A (ja) 半導体装置
JPS62165349A (ja) 半導体装置用リ−ドフレ−ム
JPH05235245A (ja) 半導体集積回路装置
JPS58192334A (ja) 半導体装置
TWI833393B (zh) 具有抵靠接合線而設置之支撐件的半導體元件及其製備方法
JPS59139660A (ja) 半導体装置
JPS617657A (ja) マルチチツプパツケ−ジ
TWI446504B (zh) Chip package structure and packaging method thereof
US20230395557A1 (en) Semiconductor device with supporter against which bonding wire is disposed and method for prparing the same
JPH0778938A (ja) 複合半導体装置及びその製造方法
US20230395558A1 (en) Semiconductor device with supporter against which bonding wire is disposed
JPH1117052A (ja) 半導体集積回路の実装方法
JPS62128550A (ja) 半導体装置用リ−ドフレ−ム
KR200224864Y1 (ko) 반도체 패키지
JP2002009221A (ja) 半導体装置及びその製造方法
JPS595636A (ja) 半導体装置
KR200148753Y1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20201013