KR100594827B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR100594827B1
KR100594827B1 KR1019990048398A KR19990048398A KR100594827B1 KR 100594827 B1 KR100594827 B1 KR 100594827B1 KR 1019990048398 A KR1019990048398 A KR 1019990048398A KR 19990048398 A KR19990048398 A KR 19990048398A KR 100594827 B1 KR100594827 B1 KR 100594827B1
Authority
KR
South Korea
Prior art keywords
metal substrate
recess
metal
metal film
semiconductor chip
Prior art date
Application number
KR1019990048398A
Other languages
English (en)
Other versions
KR20000035207A (ko
Inventor
요네모찌가즈또
요네모찌마사히로
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20000035207A publication Critical patent/KR20000035207A/ko
Application granted granted Critical
Publication of KR100594827B1 publication Critical patent/KR100594827B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48655—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 외부 접속 단자를 고밀도로 접속할 수 있는 복수의 핀과 고신뢰성을 갖는 반도체 장치를 용이하게 제조할 수 있는 방법을 제공하며, 구체적으로, 금속 기판(40)의 일면에 오목부(52)를 형성하고; 상기 오목부의 내면에 상기 금속 기판을 용해하는 에칭액에 의해 용해되지 않는 금속으로 된 금속막(46)을 형성하고; 상기 오목부의 저면에 형성된 상기 금속막의 영역이 상기 금속 기판의 상기 일면과 거의 같은 높이가 되도록 상기 금속 기판의 다른 면으로부터 상기 금속막의 한 영역에 대응하는 상기 금속 기판의 영역을 펀치 프레싱(punch pressing)하여 상기 오목부(52)의 저면으로부터 상기 금속 기판의 표면 위로 연재하는 금속막의 연장부로부터 본딩 패드(42a)를 형성하고; 상기 본딩 패드(42a)가 형성되는 금속 기판의 상기 일면에 반도체 칩을 탑재하고, 상기 반도체 칩의 전극과 본딩 패드를 와이어 본딩하고; 반도체 칩, 본딩 와이어 및 금속막을 포함하는 상기 금속 기판의 상기 일면을 수지로 밀봉하고; 상기 금속 기판을 에칭에 의해 용해 및 제거하여 상기 오목부의 내면에 형성된 금속막을 노출하는 각 단계를 포함하는 반도체 장치의 제조 방법을 제공한다.
반도체, 고밀도, 금속 기판

Description

반도체 장치의 제조 방법{PRODUCTION OF SEMICONDUCTOR DEVICE}
도1은 수지 범프를 갖는 반도체 장치의 구성을 나타내는 단면도;
도2는 패키징 기판에 접속된 반도체 장치의 접속 평면을 나타내는 평면도;
도3a∼3e는 금속 기판을 사용하는 종래의 반도체 장치의 제조 방법을 나타내는 단면도;
도4a 및 4b는 종래의 반도체 장치의 제조 방법에 사용되는 금속 기판에 형성된 본딩 패드의 구성을 각각 나타내는 평면도 및 단면도;
도5는 본 발명에 따른 반도체 장치의 제조 방법에 사용되는 금속 기판의 평면도;
도6a 및 6b는 금속 기판 상에 형성된 외부 접속용 본딩 패드와 오목부를 각각 나타내는 평면도 및 단면도;
도7a∼7f는 금속 기판 상에 형성된 외부 접속용 본딩 패드와 오목부를 형성하는 단계를 나타내는 단면도;
도8a 및 8b는 금속 기판 상에 반도체 칩을 탑재하여 수지로 밀봉하는 단계를 나타내는 단면도;
도9는 금속 기판을 용해 및 제거하여 얻어지는 반도체 장치를 나타내는 단면 도;
도10a∼10g는 금속 기판 상에 형성된 외부 접속용 본딩 패드와 오목부를 형성하는 다른 단계를 나타내는 도면;
도11은 금속 기판 상에 형성된 오목부의 평면 배치와 노출된 부분을 나타내는 평면도;
도12a∼12d는 금속 기판 상에 형성되는 오목부의 다른 평면 배치와 노출된 부분을 나타내는 평면도;
도13a 및 13b는 금속 기판 상에 형성된 본딩 패드의 평면 배치와 오목부의 일례를 나타내는 평면도;
도14a 및 14b는 펀치 프레싱 단계에 의해 본딩 패드와 오목부를 형성하는 예를 각각 나타내는 평면도 및 단면도.
본 발명은 반도체 칩을 밀봉하는 수지 밀봉부와 일체로 형성되는 외부 접속 단자로서 역할하는 수지 범프를 갖는 반도체 장치와 그에 사용할 수 있는 금속 기판의 제조 방법에 관한 것이다.
도1은 수지 밀봉부와 일체로 형성되는 수지 범프에 의해 형성되는 외부 접속 단자를 갖는 반도체 장치를 나타내는 단면도이다. 도면에서 참조 번호 10은 반도체 칩을 나타내고, 12는 수지 밀봉부, 14는 외부 접속 단자를 나타낸다. 외부 접속 단 자(14)는 수지 밀봉부(12)의 저면으로부터 반도체 장치의 칩 탑재면 상에 돌출하여 형성되는 수지 범프(16)를 금속막(18)으로 피복함으로써 형성된다. 반도체 칩(10)과 금속막(18)의 전극은 본딩 와이어(20)를 통하여 전기적으로 접속된다. 참조 번호 22는 반도체 칩(10)의 저면이 수지 밀봉부(12)로부터 노출되는 것을 방지함으로써 반도체 칩의 배면을 보호하는 수지를 나타낸다.
도2는 반도체 장치의 저면도이다. 외부 접속 단자(14)는 반도체 칩(10)을 둘러싸는 위치에 배치되며, 외부 접속 단자(14)의 각 금속막(18)은 와이어 본딩에 의해 반도체 칩(10)의 전극에 전기적으로 접속된다. 반도체 칩(10)과 외부 접속 단자(14)의 각 금속막(18)은 본딩 와이어(20)로 직접 접속하면, 외부 접속 단자와 본딩 와이어를 전기적으로 접속하는 배선 패턴이 불필요하게 되어, 배선 패턴을 설치할 공간을 확보할 필요가 없으므로, 반도체 장치의 소형화가 가능하다.
도3a∼도3e는 상술한 반도체 장치의 제조 방법을 나타낸다. 우선 포토레지스트를 동박 등의 금속 기판(30)의 표면에 피복하고, 노광 현상하여 외부 접속 단자(14)가 형성될 개구를 갖는 포토레지스트 패턴(32)을 형성한다(도3a). 다음에, 포토레지스트 패턴(32)을 마스크로 사용하여 금속 기판(30)을 하프 에칭하여 오목부(34)를 형성한다(도3b). 다음에, 오목부(34)의 내면을 백금 등의 도금으로 피복하여 금속막(18)를 형성한다(도3c). 다음에, 반도체 칩(10)을 칩 고정 수지(22)를 통하여 금속 기판(30) 상에 탑재하고, 반도체 칩(10)의 전극과 오목부(34)의 저면에 형성된 금속막(18)를 와이어 본딩에 의해 접속한다(도3d).
다음에, 반도체 칩(10)이 탑재되는 금속 기판(30)의 일면을 수지 밀봉 장치 에 의해 수지로 밀봉한다. 도3e는 수지로 밀봉된 반도체 칩(10)의 상태를 나타낸다. 반도체 장치는 수지로 밀봉된 반도체 칩(10)을 에칭하여 금속 기판(30)을 용해 제거함으로써 얻어진다. 반도체 장치의 다른 제조 방법으로는, 금속막(18), 수지 밀봉부(12) 등을 금속 기판(30)으로부터 박리할 수 있도록 형성하고, 수지 밀봉 후에, 수지 밀봉부(12)를 금속 기판(30)으로부터 박리함으로써 수지 밀봉부와 금속 기판을 분리한다.
상술한 반도체 장치는 반도체 장치의 소형화에 특징이 있다. 그러나 수지 밀봉부(12)를 수지로 밀봉할 때, 수지 범프(16)가 수지 밀봉부(12)와 일체로 형성되기 때문에, 금속 기판(30) 내에 오목부(34)를 형성할 필요가 있다. 또한 오목부(34)의 저면이 본딩 패드로서 역할 하므로 본딩에 필요한 영역을 오목부(42b)의 저면에 확보해야만 하므로 외부 접속 단자(14)를 고밀도로 배치하기가 불가능하다.
도4a 및 4b는 외부 접속 단자(14)와 탑재 기판 간의 접속 배치의 확대도이다. 종래의 반도체 장치에서는 외부 접속 단자(14)를 탑재 기판에 접속하는 본딩 패드는 단자 간에 약0.65mm의 간격을 둔 약0.6×0.3mm 크기의 사각형이다. 외부 접속 단자(14)를 접속하기 위한 본딩 패드는 일정량의 본딩 패드용 면적이 필요하고 또한 오목부(34)의 저면은 본딩 도구가 오목부(42b)의 저면을 향해 전진할 때, 본딩 도구 또는 본딩 와이어(20)가 오목부(42b)의 연부와 접촉하는 것을 방지하기 위해 일정량의 면적을 가져야 하기 때문에, 사각 형상을 사용한다. 오목부(42b)는 또한 외부 접속 단자(14)의 높이를 확보하기 위해 약0.3mm의 깊이를 가져야 한다.
반도체 칩을 밀봉하는 수지 밀봉부(12)와 일체로 형성되는 외부 접속 단자(14)로서 역할하는 수지 범프(16)를 갖는 반도체 장치로서 복수의 핀을 갖는 제품을 제조할 경우에는, 종래의 접속 구조로는 외부 접속 단자(14)의 배치가 제한되므로, 고밀도이며 효율적으로 탑재하기가 어렵다.
본 발명의 목적은 복수 핀 구조를 더 효율적으로 제조할 수 있는 접속 구조를 갖는 반도체 장치의 제조 방법과 그 방법에 사용할 수 있는 금속 기판을 제공하는 데 있다.
상기 목적을 달성하기 위해, 본 발명의 일 태양에 의하면,
금속 기판의 일면에 오목부를 형성하는 단계와,
상기 오목부의 내면에, 상기 금속 기판을 용해하는 에칭액에 의해 용해되지 않는 금속으로 된 금속막을 형성하는 단계와,
상기 오목부의 저면에 형성된 상기 금속막의 영역이 상기 금속 기판의 상기 일면과 거의 같은 높이가 되도록 상기 금속 기판의 다른 면으로부터 상기 금속막의 한 영역에 대응하는 상기 금속 기판의 영역을 펀치 프레싱하여, 상기 오목부의 저면으로부터 상기 금속 기판의 표면 위로 연재하는 금속막의 연장부로부터 본딩 패드를 형성하는 단계와,
상기 본딩 패드가 형성되는 상기 금속 기판의 상기 일면에 반도체 칩을 탑재하는 단계와,
상기 반도체 칩의 전극과 본딩 패드를 와이어 본딩하는 단계와,
반도체 칩, 본딩 와이어 및 금속막을 포함하는 상기 금속 기판의 상기 일면을 수지로 밀봉하는 단계와,
상기 금속 기판을 에칭에 의해 용해 및 제거하여 상기 오목부의 내면에 형성된 금속막을 노출하는 단계
를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
본 발명의 제1 태양에서는, 상기 오목부의 저면에 형성된 금속막이 펀치 프레스된 영역은 반도체 칩이 탑재되는 오목부의 저면 부분 근처의 위치인 것이 바람직하다.
본 발명의 제1 태양에서는, 오목부가 형성될 금속 기판의 부분이 노출되는 포토레지스트 패턴을 형성하고, 포토레지스트 패턴을 마스크로 사용하여 금속 기판을 에칭하여 오목부를 형성하고, 오목부의 내면을 도금하여 금속막을 형성하는 것이 바람직하다.
또한 본 발명의 제2 태양에 의하면,
금속 기판의 일면에 오목부를 형성하는 단계와,
상기 오목부의 내면과 입구 주변에, 상기 금속 기판을 용해하는 에칭액에 의해 용해되지 않는 금속으로 된 금속막을 형성하는 단계와,
상기 금속 기판의 상기 일면에 반도체 칩을 탑재하는 단계와,
삭제
상기 반도체 칩의 전극과 상기 오목부의 입구 주변에 형성된 상기 금속막을 본딩 패드로서 상기 금속막을 사용하여 와이어 본딩하는 단계와,
반도체 칩, 본딩 와이어 및 금속막을 포함하는 상기 금속 기판의 일면을 수지로 밀봉하는 단계와,
상기 금속 기판을 에칭에 의해 용해 및 제거하여 상기 오목부의 내면에 형성된 상기 금속막을 노출하는 단계
를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
본 발명의 제2 태양에서는, 본딩 패드가 반도체 칩이 탑재되는 오목부의 입구 주변 부분 근처에 위치하는 것이 바람직하다.
본 발명의 제2 태양에서는, 오목부가 형성될 금속 기판이 노출되는 부분에 포토레지스트 패턴을 형성하고;
상기 포토레지스트 패턴을 마스크로 사용하여 상기 금속 기판을 에칭하여 상기 오목부를 형성하고;
상기 포토레지스트 패턴을 제거하고;
상기 오목부의 내면과 상기 오목부의 입구 주변이 노출된 금속 기판 상에 도금용 마스크 패턴을 형성하고;
상기 마스크 패턴을 사용하여 도금에 의해 상기 금속 기판 상에 금속막을 형성함으로써 상기 오목부의 내면과 상기 오목부의 입구 주변에 금속막을 형성하는 것이 바람직하다.
본 발명의 제3 태양에 의하면, 일면에 오목부를 갖는 금속 기판을 제공하되, 금속 기판을 용해하는 에칭액으로 용해되지 않는 금속으로 된 금속막을 상기 오목부의 저면으로부터 상기 금속 기판의 표면에 연장하도록 상기 금속 기판 상에 형성하고, 상기 금속막의 연장부는 반도체 칩의 전극이 와이어 본딩에 의해 접속되는 본딩 패드를 구성하는 금속 기판이 제공된다.
본 발명의 제1∼제3 태양에서는, 상기 오목부의 내면에 백금, 니켈 및 금 순으로 도금하여 금속막을 형성하는 것이 바람직하다.
본 발명의 제1∼제3 태양에서는, 상기 금속 기판을 동박으로 구성하는 것이 바람직하다.
본 발명의 제1∼제3 태양에서는, 상기 금속 기판의 상기 칩 탑재부 주변에 오목부를 형성하는 것이 바람직하다.
[실시예]
이하 본 발명의 양호한 실시예를 상세히 설명한다.
우선, 금속 기판을 펀치 프레싱하는 단계를 포함하는 반도체 장치의 제조 방법의 실시예를 설명한다.
본 실시예에 따른 반도체 장치의 제조 방법은 근본적으로 전술한 종래의 방법과 동일하다. 즉, 반도체 칩을 금속 기판의 일면에 탑재하고, 반도체 칩의 전극과 금속 기판 상에 형성된 본딩 패드를 와이어 본딩에 의해 접속하고, 반도체 칩이 탑재되는 금속 기판의 상기 일면을 수지로 밀봉한 다음, 금속 기판을 에칭으로 용해 및 제거하여 반도체 장치를 얻는다.
본 실시예는 반도체 장치의 수지 밀봉부(12)의 칩 탑재면으로부터 외부 접속 단자(14)가 돌출하도록 금속 기판에 외부 접속 단자 형성용 오목부를 형성하는 단계와, 외부 접속 단자(14)와 전기 접속하기 위한 반도체 칩의 전극의 와이어 본딩을 실행하기 용이한 오목부의 입구 근처의 위치에 본딩 패드를 형성하는 단계를 특징으로 한다.
도5는 금속 기판(40) 상에 형성되는 본딩 패드(42a)와 외부 접속 단자 형성용 오목부(42b)를 나타낸다. 금속 기판(40)은 사각형 또는 긴 띠 형상의 박판이며, 반도체 칩(10)이 탑재되는 칩 탑재부(10a)는 소정의 간격으로 금속 기판(40) 상에 배치된다. 본딩 패드(42a)와 오목부(42b)는 칩 탑재부(10a) 주위에 형성된다. 본 실시예에서는 금속 기판(40)으로 동박을 사용하지만 에칭하여 쉽게 용해 및 제거될 수 있는 기타 재료로 제조되어도 좋다.
도6a 및 6b는 금속 기판(40) 상에 형성된 본딩 패드(42a)와 오목부(42b)의 확대도이다. 도6a는 본딩 패드(42a)와 오목부(42b)의 평면도이고, 도6b는 그 단면도이다.
본딩 패드(42a)는 그 표면이 금속 기판(40)의 다른 면과 거의 동일한 높이가 되도록, 오목부가 형성되는 반대쪽 금속 기판(40)의 일면으로부터 금속 기판(40) 상에 사전에 형성된 오목부의 저면을 펀치 프레싱함으로써 형성된다. 본딩 패드(42a)는 금속막(46)이 상향으로 힘을 받도록 금속 기판(40)을 펀치 프레싱함으로써 형성된다.
금속 기판(40) 상에 사전에 형성된 오목부의 남은 오목부(42b)는 그 내면에 형성되는 금속막(46)을 가지며, 본딩 패드(42a)와의 전기 접속은 금속막(46)을 통 하여 한다. 오목부(42b)는 수지로 밀봉되어 수지 범프(16)가 되며, 외부 접속 단자(14)로서 외부에 노출된다.
본 실시예에서는, 도6a에 나타낸 바와 같이 본딩 패드(42a)와 오목부(42b)가 긴 사각형을 형성한 다음, 사각형을 둘로 분할하여, 하나는 본딩 패드(42a)로 하고, 다른 하나는 오목부(42b)로 한다. 본딩 패드(42a)와 오목부(42b)의 폭은 0.10mm, 본딩 패드(42a)와 오목부(42b)의 총 길이는 0.60mm, 피치 P는 0.3mm로 한다.
본 실시예의 오목부(42b)로부터 형성된 탑재 기판과의 접속은 종래의 반도체 장치의 접속보다 훨씬 작은 피치로 배열하므로, 고밀도로 배치할 수 있다. 탑재 기판과의 접속은 오목부의 내부 저면에서 와이어 본딩할 필요가 없고, 금속 기판(40)의 표면에 형성되는 본딩 패드(42a) 상에서 와이어 본딩을 실행하는 것만으로도 충분하기 때문에, 그와 같이 고밀도로 배치될 수 있다. 따라서 큰 본딩 영역을 확보할 필요가 없어서, 본딩 패드(42a)와 오목부(42b)를 고밀도로 배치하는 것이 가능하다.
다음에는, 도7a∼7f를 참조하여 금속 기판(40) 상에 본딩 패드(42a)와 오목부(42b)를 형성하는 구체적인 방법에 대하여 설명한다.
우선, 동박 등의 금속 박판인 금속 기판(40)은 그 양면을 포토레지스트(50)로 덮는다(도7a). 금속 기판(40)은 반도체 칩(10)을 탑재하여 수지로 밀봉할 때 지지체로서 역할하므로, 그 필요한 강도를 제공할 수 있는 재료와 두께를 선택해야 한다.
금속 기판(40)의 일 측 상의 포토레지스트(50)를 광으로 노출 및 현상하여 오목부가 형성될 부분이 노출된 포토레지스트 패턴(50a)을 형성한다(도7b). 도5에 나타낸 바와 같이, 본딩 패드(42a)와 외부 접속 단자를 형성하기 위한 오목부(42b)를 금속 기판(40) 상에 소정의 배열로 복수 개 형성한다. 형성되는 오목부의 상태를 도7b에는 단 하나만 나타내었지만, 포토레지스트 패턴(50a)은 금속 기판(40)의 표면이 본딩 패드(42a)와 외부 접속 단자를 형성하는 오목부(42b)가 형성되는 위치에서 노출되는 구성으로 된다.
다음에, 포토레지스트 패턴(50a)을 마스크로 사용하여 금속 기판(40)을 에칭하여 오목부(52)를 형성한다(도7c). 오목부(52)는 외부 접속 단자(14)의 범프 형상을 결정하므로, 오목부(52)는 에칭 단계를 조정하여 필요한 범프 높이를 얻을 수 있다.
다음에, 포토레지스트 패턴(50a)을 제거하고, 금속 기판(40)의 양측을 도금 레지스트로 덮은 다음 레지스트를 광으로 노출 및 현상하여 오목부(52)가 노출되는 마스크 패턴(54)을 형성한다.
도7d는 도금 마스크 패턴(54)으로 마스크한 금속 기판(40)을 전력 공급 층으로서 사용하여 전해 도금하여 오목부(52)의 내면에 도금막(56)을 형성하는 것을 나타낸다.
도금막(56)은 전술한 본딩 패드(42a)와 오목부(42b)의 내면에 형성될 금속막(46)이 된다. 도금막(56)으로부터 형성되는 금속막(46)은 본딩 패드(42a)와 외부 접속 단자(14)의 도체가 되므로 반도체 장치를 탑재하기 위한 용접성, 반도체 칩을 접속하는 와이어 본딩성 및 본딩 패드(42a) 등의 팩터를 고려하여 도금 금속을 선택해야 한다.
본 실시예에서는 양호한 용접성 및 와이어 본딩성을 금속 기판(40)의 외부로부터 백금, 니켈 및 금의 순으로 도금하여 확보한다. 도금은 또한 금속 기판(40)의 외부로부터 니켈, 백금 및 금의 순으로 실행한다.
또한 다음 단계에서 금속 기판(40)을 에칭하여 용해 제거하므로, 금속 기판(40)을 용해하는 에칭액에 의해 부식되지 않는 도금막(56)의 재료를 선택해야 한다.
도금막(56)을 형성하기 위해 금속 기판(40)용 동박과 백금 도금층, 니켈 도금층 및 금도금층으로 된 다중 도금층을 사용하는 이유는 동박을 에칭하는 에칭액에 의해 도금막(56)이 식각되는 것을 방지하기 위해서이다.
다음에, 도금 마스크 패턴(54)을 제거하고(도7e), 금속 기판(40)을 펀치 프레싱한다(도7f). 도7f는 금속 기판(40) 상에 형성된 오목부(52)의 저면을 오목부(52)가 형성되는 반대쪽으로부터 펀치 프레싱하여 오목부(52)의 저면에 형성된 도금막(56)이 금속 기판(40)의 표면과 거의 동일한 높이가 되게 한 상태를 나타낸다.
이 펀치 프레싱 단계에서는, 오목부(52)의 2구획 중 하나를 금속 기판(40) 아래로부터 펀치 프레싱함으로써 오목부(52)의 다른 구획이 오목부로서 남는다. 참조 번호 44는 펀치 프레싱 단계에 의해 금속 기판(40)의 저부 상에 형성된 펀치 프레스된 오목부를 나타낸다.
이 펀치 프레싱 단계에 의하면, 금속막(46)을 오목부(52)의 일 측 상에서 오목부(42b)로부터 금속 기판(40)의 표면 위로 연장하도록 형성함으로써, 연장부의 금속막(46)과 오목부(42b)의 내면의 금속막(46)이 서로 연속한다. 금속 기판(40)의 표면 위로 연장하는 금속막(46)은 본딩 패드(42a)가 되고, 또한 오목부(42b)의 내면의 금속막(46)은 외부 접속 단자(14)를 구성하는 도체가 된다.
도8a 및 도8b는 본딩 패드(42a)와 오목부(42b)가 상술한 바와 같이 형성되는 금속 기판(40)을 사용하는 반도체 장치의 제조 방법을 나타낸다.
도8a는 칩 고정 수지(22)로 금속 기판(40)의 칩 탑재부(10a) 내에 탑재되고, 전극과 본딩 패드(42a)가 금배선을 본딩에 의해 서로 접속하는 반도체 칩(10)을 나타낸다. 본 실시예에서는, 본딩 패드(42a)가 금속 기판(40)의 표면에 형성되므로 반도체 칩(10)의 전극과 본딩 패드(42a)의 와이어 본딩을 아주 쉽고도 신뢰성 있게 행할 수 있다.
반도체 칩의 전극(10)과 본딩 패드(42a)의 와이어 본딩 후, 반도체 칩(10)이 탑재되는 금속 기판(40)의 일면을 수지 밀봉 장치를 사용하여 수지로 밀봉한다(도8b). 반도체 칩(10)의 탑재 영역, 본딩 와이어(20) 및 금속막(46)을 덮는 금속 기판(40)의 영역을 수지로 밀봉한다. 오목부(42b)가 형성되는 부분에는 오목부(42b)를 수지로 충전하여 수지 범프를 형성한다. 참조 번호 12는 수지 밀봉부를 나타낸다.
수지로 밀봉 후, 금속 기판(40)을 에칭하여 용해 제거하여 반도체 장치를 얻는다. 금속 기판(40)을 에칭할 때, 수지 밀봉부(12)를 수지막 등으로 덮어서 수지 밀봉부(12)가 에칭액에 의해 부식되지 않도록 보호한다.
금속막(46)은 금속 기판(40)을 에칭할 때 부식되지 않으므로, 금속 기판(40)만이 용해 제거된다. 결과적으로 금속막(46)으로서 얻어지는 반도체 장치는 도9에 나타낸 바와 같이 위에 형성된 외부 접속 단자(14)와 함께 수지 범프(16)의 외부로 노출된다. 이 반도체 장치에서는, 오목부(42b)가 형성되는 부분이 범프와 같이 돌출하는 외부 접속 단자(14)가 되며, 외부 접속 단자(14)로부터 본딩 패드(42a)를 향해 금속막(46)이 연장하여 수지 밀봉부(12)의 외부로 노출된다.
도10a∼10g는 본딩 패드와 오목부(42b)를 형성하는 외부 접속 단자가 금속 기판(40) 상에 형성되는 반도체 장치의 제조 방법의 다른 실시예를 나타낸다. 본 실시예는 금속 기판(40)을 펀치 프레싱하지 않고 에칭만을 사용하는 것에 특징이 있다.
도10a는 에칭을 위해 포토레지스트(50)로 덮힌 금속 기판(40)의 표면을 나타낸다.
포토레지스트(50)는 노광 현상되어 외부 접속 단자(14)가 형성될 위치에서 금속 기판이 노출된 포토레지스트 패턴(50a)을 형성한다(도10b).
다음에, 금속 기판(40)을 마스크로서 포토레지스트 패턴(50a)을 사용하여 에칭하여 오목부(58)를 형성한다(도10c). 오목부(52)는 본딩 패드(42a)와 오목부(42b)를 형성하는 외부 접속 단자가 도7c에 나타낸 바와 같이 앞에서 설명한 방법으로 형성되는 영역 위에 형성되지만, 본 실시예에서는 오목부(58)를 외부 접속 단자(14)가 형성될 영역에만 형성한다.
다음에, 포토레지스트 패턴(50a)을 제거하고, 금속 기판(40)의 표면을 도금을 위해 포토레지스트(60)로 덮은(도10d) 다음, 포토레지스트(60)를 노광 현상하여 금속막(46)이 형성될 위치에서 금속 기판(40)이 노출되는 도금을 위한 마스크 패턴(60a)을 형성한다(도10e). 마스크 패턴(60a)은 오목부(58) 뿐만아니라 그 오목부의 주변을 연속하여 노출시키게 한다.
본 실시예에서는, 도11에 나타낸 바와 같이 칩 탑재부(10a)를 둘러싸도록 오목부(58)를 형성하는 한편, 본딩 패드(42a)를 형성하기 위해 금속 기판(40)이 노출되는 오목부(58)의 일면에 노출부(59)를 설치한다.
물론 외부 접속 단자(14)의 적절한 배치를 선택함으로써 오목부의 주변 둘레에 원하는 배치로 본딩 패드(42a)를 배치하는 것이 가능하다.
도12a∼12d는 본딩 패드(42a)와 오목부(42b)를 형성하기 위한 마스크 패턴(60a)의 형성예를 나타낸다. 도12a는 오목부(58)가 원형으로 형성되고, 칩 탑재부(10a)에 인접한 측면에 본딩 패드(42a)를 형성하기 위한 노출부(59)가 구성된 예를 나타낸다. 도12b 및 12c는 오목부(58)의 입구 주변을 따라서 노출부(59)가 설치된 예를 나타낸다. 도12d는 칩 탑재부(10a)의 반대쪽 오목부(58)의 측면에 노출부(59)가 설치된 예를 나타낸다.
다음에, 전력 공급층으로서 금속 기판(40)을 사용해서 전해 도금을 실행하여 오목부(58)의 내면과 본딩 패드(42a)가 형성될 노출부(59) 내에 도금막(56)을 형성한다(도10f).
마지막으로, 마스크 패턴(60a)을 제거하여 본딩 패드(42a) 위치와 오목부(42b)의 내면에 도금막(56)이 형성된 금속 기판(40)이 얻어진다(도10g). 본딩 패드(42a) 위치와 오목부(42b)의 내면에 형성된 도금막(56)은 금속막(46)이며, 본딩 패드(42a)와 오목부(42b)의 내면에 전기적으로 접속된다. 도금막(56)을 복수 층으로 형성할 수 있음은 전술한 실시예의 경우와 동일하다. 최종 금속 기판(40)은 금속 기판(40)의 배면 상에 형성된 펀치 프레싱 오목부(44)를 갖지 않는다.
본 실시예의 방법에 의해 얻은 금속 기판(40)을 사용하여 반도체 장치를 제조하는 방법은 전술한 반도체 장치를 제조하는 방법과 완전히 동일하다.
구체적으로, 반도체 칩을 본딩 패드(42a)와 오목부(42b)가 형성되는 금속 기판(40) 의 측면에 탑재한 다음, 반도체 칩(10)과 본딩 패드(42a)를 와이어 본딩에 의해 접속한 후, 반도체 장치, 본딩 와이어, 본딩 패드(42a) 및 오목부(42b)를 포함하는 영역을 수지로 밀봉한 다음, 금속 기판(40)을 에칭하여 용해 제거하여 반도체 장치를 얻는다.
본딩 패드(42a)가 와이어 본딩하는 중 금속 기판(40)의 표면과 거의 동일 높이가 되므로 전술한 실시예에서와 동일하게 쉽게 와이어 본딩을 실행할 수 있고 또한 본딩 패드(42a)와 오목부(42b)를 고밀도로 배치하는 것이 가능하다.
지금까지 반도체 장치를 제조하는 방법의 양호한 실시예를 설명하였으나, 본 발명은 상술한 실시예의 방법 이외의 다른 방법에도 적용할 수 있다.
상술한 실시예에서는 금속 기판(40)을 에칭하여 금속 기판(40) 내에 오목부(52,58)를 형성하였으나, 이 오목부(52,58)를 에칭 대신 프레싱에 의해 형성하여도 좋다. 이 경우, 금속 기판(40)의 표면에 포토레지스트(50)를 도포할 필요가 없다. 그 단계에서 프레싱을 사용하면 역시 오목부(52,58)의 깊이와 다른 치수를 아주 고정밀도로 형성할 수 있다.
금속 기판(40) 상에 형성될 본딩 패드(42a)와 오목부(42b)는 제품에 적합한 원하는 배치로 배열할 수 있다. 칩 탑재부(10a)를 둘러싸도록 본딩 패드(42a)와 오목부(42b)를 배치하여 고밀도의 패킹을 달성하는 것이 일반적이지만, 본딩 패드(42a)와 오목부(42b)를 칩 탑재부(10a) 둘레에 원상 또는 방사상 등의 어떠한 배열로 뿐만아니라 칩 탑재부(10a)의 모든 측면을 따라 배치하여도 좋다. 도13a는 본딩 패드(42a)와 오목부(42b)를 원상으로 배열하는 예를 나타낸다.
또한 본딩 패드(42a)는 칩 탑재부(10a)로부터 먼 위치에 배치하여도 좋지만, 반도체 칩(10)과 본딩 패드(42a) 간의 거리를 더 짧게하기 위해 칩 탑재부(10a)의 인접한 측면에 배치한다. 본딩 패드(42a)와 오목부(42b)은 칩 탑재부(10a) 주위에 단일 라인으로 배열하는 대신 도13b에 나타낸 바와 같이 칩 탑재부(10a) 주위에 엇갈린 구성으로 2이상의 라인으로 배열하여도 좋다.
본딩 패드(42a)는 펀치 프레싱 단계를 사용하는 실시예에서는 오목부(52)의 2구획 중 하나에 펀치 프레싱하여 형성되지만, 오목부(52)의 저면 상의 중간 영역에 펀치 프레싱하여 본딩 패드(42a)를 형성할 수도 있다. 도14a 및 14b는 원형으로 형성된 오목부(52)의 중간 부분 내에 펀치 프레싱하여 외부 접속 단자 형성용 오목부(42b)를 형성한 예를 나타낸다. 펀치 프레싱 단계를 이러한 방식으로 실행할 때, 본딩 패드(42a)는 오목부(52)의 저면의 일부를 펀치 프레싱하여 형성할 수 있다.
상술한 바와 같이, 본 발명의 반도체 장치의 제조 방법에 따르면, 본딩 패드(42a)와 외부 접속 단자 형성용 오목부가 형성되는 금속 기판 상에 반도체 칩을 탑재하고, 반도체 칩의 전극과 본딩 패드를 와이어 본딩에 의해 접속하고, 반도체 칩을 수지로 밀봉하고, 금속 기판을 용해 및 제거하여 반도체 장치를 제공함으로써 고밀도로 배치된 외부 접속 단자(14)를 갖는 반도체 장치를 쉽게 얻을 수 있고 또한 반도체 장치 상에 설치되는 핀의 수를 증가시킬 수 있다. 특히 본딩 패드를 금속 기판의 표면과 동일 높이로 형성하기 때문에, 외부 접속 단자 형성용 오목부의 저면에 와이어 본딩을 실행할 필요가 없으므로, 본딩 패드와 외부 접속 단자용 오목부를 고밀도롤 배치할 수 있다. 또한 복잡한 단계를 제거하여 고신뢰성을 갖는 제품을 저비용으로 제조할 수 있는 이점을 제공한다.

Claims (12)

  1. 금속 기판의 일면에 오목부를 형성하는 단계와,
    상기 오목부의 내면에, 상기 금속 기판을 용해하는 에칭액에 의해 용해되지 않는 금속으로 된 금속막을 형성하는 단계와,
    상기 오목부의 저면에 형성된 상기 금속막의 영역이 상기 금속 기판의 상기 일면과 거의 같은 높이가 되도록 상기 금속 기판의 다른 면으로부터, 상기 금속막의 한 영역에 대응하는 상기 금속 기판의 영역을 펀치 프레싱하여, 상기 오목부의 저면으로부터 상기 금속 기판의 표면 너머로 연재하는 금속막의 연장부로부터 본딩 패드를 형성하는 단계와,
    상기 본딩 패드가 형성되는 상기 금속 기판의 상기 일면에 반도체 칩을 탑재하는 단계와,
    상기 반도체 칩의 전극과 상기 본딩 패드를 와이어 본딩하는 단계와,
    상기 반도체 칩, 상기 본딩 와이어 및 상기 금속막을 포함하는 상기 금속 기판의 상기 일면을 수지로 밀봉하는 단계와,
    상기 금속 기판을 에칭에 의해 용해 및 제거하여 상기 오목부의 내면에 형성된 상기 금속막을 노출하는 단계
    를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 오목부의 저면에 형성되는 상기 금속막이 펀치 프레스된 상기 영역은 상기 반도체 칩이 탑재될 상기 오목부의 저면 부분 근처에 설정되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제 1 항에 있어서,
    상기 오목부가 형성될 상기 금속 기판의 부분이 노출되는 레지스트 패턴을 형성하고, 상기 레지스트 패턴을 마스크로 사용하여 상기 금속 기판을 에칭하여 상기 오목부를 형성하고, 상기 오목부의 내면을 도금하여 상기 금속막을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 금속 기판의 일면에 오목부를 형성하는 단계와,
    상기 오목부의 내면과 주변에, 상기 금속 기판을 용해하는 에칭액에 의해 용해되지 않는 금속으로 된 금속막을 형성하는 단계와,
    상기 금속 기판의 상기 일면에 반도체 칩을 탑재하는 단계와,
    상기 반도체 칩의 전극과 상기 오목부의 주변에 형성된 상기 금속막을 본딩 패드로서 상기 금속막을 사용하여 와이어 본딩하는 단계와,
    상기 반도체 칩, 상기 본딩 와이어 및 상기 금속막을 포함하는 상기 금속 기판의 상기 일면을 수지로 밀봉하는 단계와,
    상기 금속 기판을 에칭에 의해 용해 및 제거하여 상기 오목부의 내면에 형성된 상기 금속막을 노출하는 단계
    를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제 4 항에 있어서,
    상기 본딩 패드는 상기 반도체 칩이 탑재될 오목부의 주변 부분 근처에 배치되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 4 항에 있어서,
    상기 오목부가 형성된 상기 금속 기판이 노출되는 부분에 레지스트 패턴을 형성하고, 상기 레지스트 패턴을 마스크로 사용하여 상기 금속 기판을 에칭하여 상기 오목부를 형성하는 단계와,
    상기 레지스트 패턴을 제거하는 단계와,
    상기 오목부의 내면과 상기 오목부의 주변이 노출되도록 상기 금속 기판 상에 도금 마스크 패턴을 형성하는 단계와,
    상기 마스크 패턴을 사용하여 상기 금속 기판을 도금하여 상기 오목부의 내면과 상기 오목부의 주변에 상기 금속막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제 1 항에 있어서,
    상기 금속막은 상기 오목부의 내면에 백금, 니켈 및 금 순으로 도금하여 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제 4 항에 있어서,
    상기 금속막은 상기 오목부의 내면에 백금, 니켈 및 금 순으로 도금하여 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제 7 항에 있어서,
    상기 금속 기판은 동박(copper foil)으로 된 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제 8 항에 있어서,
    상기 금속 기판은 동박으로 된 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제 1 내지 제 10 항 중 어느 한 항에 있어서,
    상기 오목부는 상기 금속 기판의 칩 탑재부의 주변에 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 일면 상에 오목부를 구비하며,
    금속 기판을 용해하는 에칭액에 의해 용해되지 않는 금속으로 된 금속막을 상기 오목부의 저면으로부터 상기 금속 기판의 표면 상에 연장하도록 상기 금속 기판 상에 형성되고,
    상기 금속막의 상기 연장부는 반도체 칩의 전극이 와이어 본딩에 의해 접속되는 본딩 패드를 구성하는 것을 특징으로 하는 금속 기판.
KR1019990048398A 1998-11-05 1999-11-03 반도체 장치의 제조 방법 KR100594827B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-314738 1998-11-05
JP31473898A JP3455685B2 (ja) 1998-11-05 1998-11-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20000035207A KR20000035207A (ko) 2000-06-26
KR100594827B1 true KR100594827B1 (ko) 2006-07-03

Family

ID=18056994

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990048398A KR100594827B1 (ko) 1998-11-05 1999-11-03 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US6204162B1 (ko)
EP (1) EP0999587B1 (ko)
JP (1) JP3455685B2 (ko)
KR (1) KR100594827B1 (ko)
DE (1) DE69932135T2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3285815B2 (ja) * 1998-03-12 2002-05-27 松下電器産業株式会社 リードフレーム，樹脂封止型半導体装置及びその製造方法
DE10008203B4 (de) * 2000-02-23 2008-02-07 Vishay Semiconductor Gmbh Verfahren zum Herstellen elektronischer Halbleiterbauelemente
JP3650596B2 (ja) * 2001-09-03 2005-05-18 新光電気工業株式会社 半導体装置の製造方法
KR20030076846A (ko) * 2002-03-23 2003-09-29 채옥순 박막을 이용한 전자부품용 부자재의 제조방법 및 그 장치
US6841854B2 (en) * 2002-04-01 2005-01-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP3897704B2 (ja) * 2003-01-16 2007-03-28 松下電器産業株式会社 リードフレーム
JP5324191B2 (ja) * 2008-11-07 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置
JP6354285B2 (ja) * 2014-04-22 2018-07-11 オムロン株式会社 電子部品を埋設した樹脂構造体およびその製造方法
JP7339231B2 (ja) * 2015-11-19 2023-09-05 マクセル株式会社 半導体装置用基板、半導体装置
JP6806436B2 (ja) * 2015-11-19 2021-01-06 マクセルホールディングス株式会社 半導体装置用基板とその製造方法、および半導体装置
JP6676854B2 (ja) * 2016-04-07 2020-04-08 大口マテリアル株式会社 リードフレーム、並びにリードフレーム及び半導体装置の製造方法
CN110249074B (zh) * 2017-02-15 2021-11-02 三菱电机株式会社 半导体元件及其制造方法
US10930616B2 (en) * 2017-04-12 2021-02-23 Mitsubishi Electric Corporation Semiconductor module, method for manufacturing semiconductor module, and power conversion apparatus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208756A (ja) * 1983-05-12 1984-11-27 Sony Corp 半導体装置のパツケ−ジの製造方法
JPH01179334A (ja) * 1988-01-05 1989-07-17 Citizen Watch Co Ltd 半導体素子の実装方法
JPH0883866A (ja) * 1994-07-15 1996-03-26 Shinko Electric Ind Co Ltd 片面樹脂封止型半導体装置の製造方法及びこれに用いるキャリアフレーム
JP3007833B2 (ja) 1995-12-12 2000-02-07 富士通株式会社 半導体装置及びその製造方法及びリードフレーム及びその製造方法
US6072239A (en) * 1995-11-08 2000-06-06 Fujitsu Limited Device having resin package with projections
JP3189703B2 (ja) 1996-10-08 2001-07-16 富士通株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP3455685B2 (ja) 2003-10-14
JP2000150702A (ja) 2000-05-30
EP0999587B1 (en) 2006-06-28
EP0999587A2 (en) 2000-05-10
DE69932135T2 (de) 2006-11-09
DE69932135D1 (de) 2006-08-10
KR20000035207A (ko) 2000-06-26
EP0999587A3 (en) 2001-04-25
US6204162B1 (en) 2001-03-20

Similar Documents

Publication Publication Date Title
US5994222A (en) Method of making chip mountings and assemblies
TW544883B (en) Manufacturing method of semiconductor device
KR100537243B1 (ko) 반도체 장치 및 그 제조방법
JP3575001B2 (ja) 半導体パッケージ及びその製造方法
KR0183412B1 (ko) 반도체 장치 및 그 제조방법
US8641913B2 (en) Fine pitch microcontacts and method for forming thereof
US5989939A (en) Process of manufacturing compliant wirebond packages
US20040080025A1 (en) Lead frame, method of manufacturing the same, and semiconductor device manufactured with the same
CN100424866C (zh) 带式电路基板及使用该带式电路基板的半导体芯片封装
KR100594827B1 (ko) 반도체 장치의 제조 방법
CN104520987A (zh) 具有引线键合互连且基板少的堆叠封装
EP0551382A1 (en) Semiconductor chip assemblies, methods of making same and components for same
KR19990072580A (ko) 반도체장치,반도체장치용기판및이들의제조방법및전자기기
KR20000070443A (ko) 내측이 래핑된 전자 디바이스용 접점의 반도체 웨이퍼 제조방법
US6677219B2 (en) Method of forming a ball grid array package
JP2001024023A (ja) 半導体装置
JPH10289932A (ja) キャリアフィルム及びそれを使用した集積回路装置
JP2005286057A (ja) 回路装置およびその製造方法
KR100538485B1 (ko) 리드 프레임을 이용한 범프 칩 캐리어 패키지의 제조 방법
US5113580A (en) Automated chip to board process
KR100658120B1 (ko) 필름 기판을 사용한 반도체 장치 제조 방법
KR100623606B1 (ko) 비지에이형 반도체 장치의 제조방법, 비지에이형 반도체 장치용 티에이비 테이프, 및 비지에이형 반도체 장치
JP2000068322A (ja) 半導体装置及びその製造方法
JP4364181B2 (ja) 半導体装置の製造方法
US6646357B2 (en) Semiconductor device and method of production of same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee