JP2003142632A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003142632A
JP2003142632A JP2001336185A JP2001336185A JP2003142632A JP 2003142632 A JP2003142632 A JP 2003142632A JP 2001336185 A JP2001336185 A JP 2001336185A JP 2001336185 A JP2001336185 A JP 2001336185A JP 2003142632 A JP2003142632 A JP 2003142632A
Authority
JP
Japan
Prior art keywords
substrate
wiring
hole
semiconductor device
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001336185A
Other languages
English (en)
Inventor
Shinya Shimizu
水 真 也 清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001336185A priority Critical patent/JP2003142632A/ja
Priority to US10/285,286 priority patent/US6809407B2/en
Publication of JP2003142632A publication Critical patent/JP2003142632A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体装置のリフロー時に、半導体チップと
基板との間が剥離しない半導体装置を提供する。 【解決手段】 本発明による半導体装置１００は、電気
的に絶縁性の基板２０と、基板の第１の面および第１の
面と反対側の第２の面に設けられた導電性の配線６０
と、配線へ電気的に接続された半導体素子が形成されて
おり、少なくとも第１の面上の配線を介して基板へ固定
されている半導体チップ１０と、基板のうち第２の面側
に設けられ、第２の面上の配線に電気的に接続された導
電性のバンプ３０と、基板を貫通し、基板と前記半導体
チップとの間の少なくとも一部の領域を通気させる第１
の貫通孔９０とを備える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関す
る。
【０００２】
【従来の技術】半導体製造工程の前工程において製造さ
れた半導体ウェハは、ダイシングされて個別の半導体チ
ップへ切断される。この半導体チップは、ダイボンディ
ングされた後、モールド樹脂により封止される。
【０００３】半導体チップを封止するパッケージは、半
導体チップに形成された半導体素子を保護する。通常、
パッケージは、その内部の半導体素子と電気的に接続す
るリードを有する。
【０００４】近年、半導体チップの機能の向上にともな
い、パッケージに必要とされるリード数が多くなり、そ
れに伴い、リード間のピッチが狭小化してきた。
【０００５】そこで、ＳＭＡ（Surface Mount Arra
y）、即ち、表面実装型アレイ・パッケージが開発され
た。特に、ＳＭＡパッケージとして、ＢＧＡ（Ball Gri
d Array）が典型的である。
【０００６】図５は、ＢＧＡを用いた従来の半導体装置
６００のパッケージの断面図である。半導体製造工程の
前工程において半導体素子が形成された半導体チップ１
０が絶縁性の基板２０に搭載されている。
【０００７】基板２０の表面および裏面には、金属配線
（図６参照）がパターニングされて形成されている。金
属配線は、ソルダ・レジスト層５０によって被覆されて
いる。半導体チップ１０は、接着材４０によって、この
ソルダ・レジスト層５０の上に接着され、基板２０に対
して固定されている。
【０００８】半導体チップ１０に形成された半導体素子
は、金属ワイヤ１５によって金属配線に電気的に接続さ
れている。半導体チップ１０や金属ワイヤ１５を保護す
るために、モールド樹脂２５がこれらを封止している。
【０００９】基板２０の裏面側には、金属配線と電気的
に接続された金属ボール３０が形成されている。
【００１０】図６は、図５の半導体装置６００をさらに
拡大した部分的断面図である。図６においては、基板２
０の表面には金属配線６０ａが形成され、その裏面には
金属配線６０ｂが形成されていることが示されている。
【００１１】金属配線６０ａおよび６０ｂは、ソルダ・
レジスト層５０に被覆され、金属配線６０ａと金属配線
６０ｂとの間には空隙が存在しない。
【００１２】また、基板２０には、貫通孔６５が形成さ
れている。貫通孔６５は金属配線６０ａおよび６０ｂと
同じ材質によって充填されている。それによって、貫通
孔６５は、ＶＩＡとして金属配線６０ａと金属配線６０
ｂとを電気的に接続する目的で設けられている。
【００１３】
【発明が解決しようとする課題】図５および図６に示す
半導体装置６００は、完成後、プリント基板やガラス基
板などに表面実装される。半導体装置６００がプリント
基板などに実装されるときに、半導体装置６００はリフ
ロー処理により加熱される。
【００１４】接着材４０とソルダ・レジスト５０との
間、接着材４０と半導体チップ１０との間、若しくは、
ソルダ・レジスト５０と金属配線６０ａとの間は、通
常、密着している。
【００１５】しかし、これらの間に空隙が生ずることを
完全に防止することは不可能である。
【００１６】これらの空隙内に水分等が包含されている
場合には、半導体装置６００のリフロー時に空隙内の水
分等が気化し、それによって、空隙内の気圧が上昇し、
半導体チップ１０と基板２０との間に剥離が生じてしま
うという問題がある。
【００１７】このような空隙が存在しない場合であって
も、接着材４０、ソルダ・レジスト５０または基板２０
が吸湿する場合がある。よって、半導体装置６００のリ
フロー時に、接着材４０、ソルダ・レジスト５０または
基板２０が吸収した水分等が気化し、それによっても、
半導体チップ１０と基板２０との間に剥離が生じてしま
うという問題がある。
【００１８】従って、本発明の目的は、半導体装置のリ
フロー時に、半導体チップと基板との間が剥離しない半
導体装置を提供することである。
【００１９】
【課題を解決するための手段】本発明に従った半導体装
置の実施の形態は、電気的に絶縁性の基板と、前記基板
の第１の面および前記第１の面と反対側の第２の面に設
けられた導電性の配線と、前記配線へ電気的に接続され
た半導体素子が形成されており、少なくとも前記第１の
面上の配線を介して前記基板へ固定されている半導体チ
ップと、前記基板のうち前記第２の面側に設けられ、該
第２の面上の配線に電気的に接続された導電性のバンプ
と、前記基板を貫通し、前記基板と前記半導体チップと
の間の少なくとも一部の領域を通気させる第１の貫通孔
とを備える。
【００２０】好ましくは、前記基板と前記半導体チップ
との間には、前記第１の面上の配線、前記基板および前
記半導体チップが面する空間が存在し、前記第１の貫通
孔は、前記空間と連通している。
【００２１】前記第１の配線と前記半導体チップとの間
に設けられ、前記第１の面上の配線と前記半導体チップ
とを付着させて前記半導体チップを前記基板へ固定させ
る接着材をさらに備えてもよく、かかる場合には、好ま
しくは、前記第１の貫通孔は、前記基板と前記接着材と
の間の少なくとも一部の領域を通気させる。
【００２２】好ましくは、前記基板と前記接着材との間
には、前記第１の面上の配線、前記基板および前記接着
材が面する空間が存在し、前記第１の貫通孔は、前記空
間と連通している。
【００２３】前記第１の面上の配線と前記第２の面上の
配線とを電気的に接続する導電材料が前記第１の貫通孔
の側壁に形成されていてもよい。
【００２４】好ましくは、前記第１の面上に形成された
配線のパターンは、前記空間と前記第１の貫通孔とを連
通させるために前記第１の貫通孔の周囲の配線の一部分
を除去した切り欠き部を含む。
【００２５】前記基板を貫通し、前記第１の面上の配線
と前記第２の面上の配線との間を電気的に接続する導電
材料が充填された第２の貫通孔をさらに備えていてもよ
い。
【００２６】前記基板は複数の絶縁層を積層して形成さ
れ、前記複数の絶縁層の間に導電性の配線が設けられ、
前記複数の絶縁層の間には、前記第１の面上の配線およ
び前記絶縁層が面する空間が存在し、前記第１の貫通孔
は、前記空間と連通していてもよい。
【００２７】好ましくは、前記第１の貫通孔または前記
第２の貫通孔の孔径の大きさが、0.05mmから0.3mmであ
る。
【００２８】
【発明の実施の形態】以下、図面を参照し、本発明によ
る実施の形態を説明する。尚、本実施の形態は本発明を
限定するものではない。また、それぞれの添付図面にお
いて、実質的に同一の構成要素には、同一の参照番号が
付されている。
【００２９】図１は、本発明に従った第１の実施の形態
による半導体装置１００の部分的な拡大断面図である。
【００３０】半導体装置１００は、電気的に絶縁性の基
板２０を備える。基板２０の表面および裏面にはそれぞ
れ金属配線６０ａおよび金属配線６０ｂがパターニング
され形成されている。
【００３１】半導体装置１００は、半導体素子（図示せ
ず）が表面に形成された半導体チップ１０をさらに備え
る。半導体チップ１０は、接着材４０によって金属配線
６０ａに付着され、基板２０に対して固定されている。
即ち、従来の半導体装置６００とは異なり、半導体チッ
プ１０と基板２０との間にはソルダ・レジストが介在し
ていない。よって、半導体チップ１０は、表面上の金属
配線６０ａを介して基板２０へ固定されている。
【００３２】従って、基板２０と接着材４０との間に空
隙が生じる。よって、基板２０と接着材４０との間に
は、金属配線６０ａ、基板２０および接着材４０が面し
た空間８０が設けられる。
【００３３】また、基板２０には、基板２０を貫通し、
基板２０と半導体チップ１０との間にある空間８０を通
気させる貫通孔９０が設けられている。貫通孔９０を空
間８０へ連通させるために、基板２０と接着材４０との
間の金属配線を除去した切り欠き部７０が設けられてい
る。
【００３４】さらに、半導体チップ１０に形成された半
導体素子は、金属ワイヤ（図示せず）によって金属配線
６０ａまたは金属配線６０ｂへ電気的に接続されてい
る。基板２０のうち裏面側には、金属配線６０ｂに電気
的に接続された金属ボール３０が形成されている。半導
体チップ１０はさらにモールド樹脂（図示せず）によっ
て封止されている。
【００３５】基板２０は、電気的な絶縁体である材料、
例えば、ガラスやセラミック、耐熱性樹脂などである。
接着材４０は、例えば、粘着性のあるポリイミドやエポ
キシ樹脂などである。空間８０を維持するために接着材
４０は、ペースト状の材料よりもフィルム状の材料を用
いることが好ましい。金属配線６０ａおよび６０ｂは、
例えば、銅、アルミニウム、銀、金、など導電性の高い
金属である。金属ボール３０は、例えば、はんだであ
り、ソルダ・レジスト５０は、金属ボール３０の溶融金
属に対して疎性の材料である。
【００３６】図２は、図１の半導体装置１００のＸ−Ｘ
´線に沿って切断したときの部分的な拡大平面図であ
る。貫通孔９０の周囲の一部分に切り欠き部７０が形成
されていることが理解できる。切り欠き部７０は、基板
２０の表面上に金属配線６０ａをパターニングする工程
において、除去される。
【００３７】貫通孔９０および切り欠き部７０は、空間
８０を外気と連通させる。それによって、空間８０内の
気圧は、外気圧と等しく維持される。
【００３８】従って、空間８０内に水分等が包含されて
いる場合であっても、半導体装置１００のリフロー時に
空間８０内に気圧が上昇することがない。よって、半導
体チップ１０と基板２０との間において剥離が生じるこ
とがない。
【００３９】また、接着材４０、ソルダ・レジスト５０
または基板２０が水分等を吸収している場合であって
も、水分等は、空間８０から貫通孔９０および切り欠き
部７０を通じて外部へ出ることができる。よって、この
ような場合であっても、半導体装置１００のリフロー時
に、半導体チップ１０と基板２０との間に剥離が生じて
しまうことがない。このように、本実施の形態は、半導
体チップ１０と基板２０との間に存在する空間を積極的
に利用することによって、半導体装置内の半導体チップ
と基板との間の剥離を防止することができる。
【００４０】貫通孔９０の内側またはその近傍に、乾燥
剤が配備されていてもよい。それによって、強制的に水
分等が排除される。
【００４１】貫通孔９０および切り欠き部７０の個数お
よびそれらが設けられる位置は、金属配線６０ａのパタ
ーンに依存する。即ち、金属配線６０ａの間の空間が外
気と連通し密閉されないように、適切な個数の貫通孔９
０および切り欠き部７０が適切な位置に形成されればよ
い。
【００４２】また、貫通孔９０の孔径は、金属配線６０
ａのパターンおよび隣り合う金属ボール３０の間の間隔
に依存する。
【００４３】しかし、近年において、金属配線６０ａの
パターンは複雑化し、隣り合う金属ボール３０の間の間
隔は狭小化している。従って、貫通孔９０の孔径はより
小さい方が好ましい。
【００４４】一方、貫通孔９０の孔径が小さ過ぎる場合
には、金属配線６０ａおよび６０ｂを形成するときのめ
っき処理により、金属が、貫通孔９０に充填され貫通孔
９０を塞いでしまうおそれがある。
【００４５】従って、貫通孔９０の孔径の大きさは、0.
05mmから0.3mmが好ましい。
【００４６】本実施の形態において、貫通孔９０の孔の
形状は円形である。しかし、貫通孔９０の孔の形状は任
意に選択できる。また、本実施の形態において、貫通孔
９０は基板２０の表面または裏面に対して垂直方向へ形
成されている。しかし、貫通孔９０の形成方向も特に限
定しない。よって、基板２０の表面または裏面に対して
傾斜する方向へ貫通孔９０が形成されていてもよい。
【００４７】切り欠き部７０の大きさも特に限定しな
い。但し、貫通孔９０の孔径の大きさに依存する。
【００４８】本実施の形態による半導体装置１００にお
いて、貫通孔９０の側壁９５には、金属配線６０ａまた
は６０ｂと同種の金属により側壁配線６０ｃが形成され
ている。よって、側壁配線６０ｃによって金属配線６０
ａと金属配線６０ｂとが電気的に接続されている。
【００４９】即ち、貫通孔９０は、空間８０を外部と連
通させるだけでなく、金属配線６０ａと金属配線６０ｂ
とを電気的に接続するためにも用いられている。
【００５０】図３は、本発明に従った第２の実施の形態
による半導体装置２００の部分的な拡大断面図である。
半導体装置２００においては、基板２０に用途の異なる
2種類の貫通孔９２および貫通孔９４が設けられてい
る。
【００５１】貫通孔９２は、空間８０と外部とを連通さ
せる。貫通孔９４には、金属が充填されている。よっ
て、貫通孔９４は、金属配線６０ａと金属配線６０ｂと
を電気的に接続する。このように、互いに用途の異なる
貫通孔９２および貫通孔９４が個別に設けられた場合で
あっても、本発明の目的は達成され、第1の実施の形態
と同様の効果を得ることができる。
【００５２】貫通孔９４は、金属配線６０ａ、６０ｂを
形成するめっき処理前に、基板２０に設けられる。それ
によって、貫通孔９４内にも金属が重点され、金属配線
６０ａと金属配線６０ｂとが電気的に接続される。
【００５３】一方、貫通孔９２は、めっき処理後に設け
られる。それによって、貫通孔９２は、金属によって塞
がれることなく、空間８０との連通を維持することがで
きる。
【００５４】図４は、本発明に従った第３の実施の形態
による半導体装置３００の部分的な拡大断面図である。
本実施の形態においては、第1の実施の形態における貫
通孔９０および第2の実施の形態における貫通孔９２が
基板２０に混在している。
【００５５】貫通孔９０は、金属配線６０ａ、６０ｂを
形成するめっき処理前に基板２０に設けられ、貫通孔９
２はこのめっき処理後に基板２０に設けられる。従っ
て、貫通孔９０の側壁には側壁配線６０ｃが形成されて
おり、一方、貫通孔９２内には配線が形成されていな
い。
【００５６】本実施の形態により、総ての貫通孔は、空
間８０を外部と連通させつつ、選択的に金属配線６０ａ
と金属配線６０ｂとを電気的に接続させることができ
る。
【００５７】第1から第３の実施の形態においては、半
導体チップ１０の裏面の全体に接着材４０が貼付されて
いる。しかし、金属配線６０ａの上面にのみ接着材を施
し、半導体チップ１０を基板２０へ固定してもよい。こ
の場合、空間８０には、半導体チップ１０の裏面と金属
配線６０と基板２０とが面する。
【００５８】第1から第３の実施の形態においては、２
層配線の構造を有する基板２０が採用されている。しか
し、基板２０は、３層以上の配線構造を有する基板でも
よい。この場合には、基板２０は、絶縁性の複数のコア
材（図示せず）を有する。複数のコア材の間にガラス・
エポキシ樹脂を介して金属配線が配備される。このよう
にして、３層以上の配線構造を有する基板が形成され得
る。
【００５９】基板２０が３層以上の配線構造を有する場
合には、複数のコア材の間に、複数のコア材の間に設け
られた配線とコア材とが面する空間（図示せず）が存在
する。貫通孔９０、９２または９４は、この空間と外部
とを連通させる。それによって、半導体装置がリフロー
されたときに、複数のコア材の間が剥離してしまうこと
を防止できる。
【００６０】第1から第３の実施の形態においては、半
導体装置は、モールド樹脂による気密封止パッケージを
採用している。しかし、本発明による半導体装置は非気
密封止パッケージを採用してもよい。
【００６１】
【発明の効果】本発明に従った半導体装置によれば、半
導体装置のリフロー時に半導体チップと基板との間の気
圧が上昇しない。よって、半導体装置内の半導体チップ
と基板との間が剥離することがない。
【図面の簡単な説明】
【図１】本発明に従った第１の実施の形態による半導体
装置１００の部分的な拡大断面図。
【図２】図１の半導体装置１００のＸ−Ｘ´線に沿って
切断したときの部分的な拡大平面図。
【図３】本発明に従った第２の実施の形態による半導体
装置２００の部分的な拡大断面図。
【図４】本発明に従った第３の実施の形態による半導体
装置３００の部分的な拡大断面図。
【図５】ＢＧＡを用いた従来の半導体装置６００の断面
図。
【図６】図５の半導体装置６００をさらに拡大した部分
的断面図。
【符号の説明】
１０ 半導体チップ ２０ 基板 ３０ 金属ボール ４０ 接着材 ５０ ソルダ・レジスト ６０ 金属配線 ７０ 切り欠き部 ８０ 空間 ９０、９２、９４ 貫通孔 ９５ 側壁 １００、２００、３００、６００ 半導体装置
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１３年１１月２７日（２００１．１１．
２７）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】また、基板２０には、貫通孔６５が形成さ
れている。貫通孔６５の内壁には金属がめっきされ、さ
らに、貫通孔６５の中央部にはソルダ・レジスト層５０
が充填されている。貫通孔６５の内壁の金属によって、
貫通孔６５はＶＩＡとして金属配線６０ａと金属配線６
０ｂとを電気的に接続する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正内容】
【００５１】貫通孔９２は、空間８０と外部とを連通さ
せる。貫通孔９４の内壁には、金属が被覆されている。
よって、貫通孔９４は、金属配線６０ａと金属配線６０
ｂとを電気的に接続する。このように、互いに用途の異
なる貫通孔９２および貫通孔９４が個別に設けられた場
合であっても、本発明の目的は達成され、第１の実施の
形態と同様の効果を得ることができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正内容】
【００５２】貫通孔９４は、金属配線６０ａ、６０ｂを
形成するめっき処理前に、基板２０に設けられる。それ
によって、金属配線６０ａと金属配線６０ｂとが電気的
に接続される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正内容】
【００５３】一方、貫通孔９２は、めっき処理およびソ
ルダ・レジスト形成後に設けられる。それによって、貫
通孔９２は、金属およびソルダ・レジストによって塞が
れることなく、空間８０との連通を維持することができ
る。
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正内容】
【図６】

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】電気的に絶縁性の基板と、 前記基板の第１の面および前記第１の面と反対側の第２
    の面に設けられた導電性の配線と、 前記配線へ電気的に接続された半導体素子が形成されて
    おり、少なくとも前記第１の面上の配線を介して前記基
    板へ固定されている半導体チップと、 前記基板のうち前記第２の面側に設けられ、該第２の面
    上の配線に電気的に接続された導電性のバンプと、 前記基板を貫通し、前記基板と前記半導体チップとの間
    の少なくとも一部の領域を通気させる第１の貫通孔と、 を備えた半導体装置。
  2. 【請求項２】前記基板と前記半導体チップとの間には、
    前記第１の面上の配線、前記基板および前記半導体チッ
    プが面する空間が存在し、 前記第１の貫通孔は、前記空間と連通していることを特
    徴とする請求項１に記載の半導体装置。
  3. 【請求項３】前記第１の配線と前記半導体チップとの間
    に設けられ、前記第１の面上の配線と前記半導体チップ
    とを付着させて前記半導体チップを前記基板へ固定させ
    る接着材をさらに備え、 前記第１の貫通孔は、前記基板と前記接着材との間の少
    なくとも一部の領域を通気させることを特徴とする請求
    項１に記載の半導体装置。
  4. 【請求項４】前記基板と前記接着材との間には、前記第
    １の面上の配線、前記基板および前記接着材が面する空
    間が存在し、 前記第１の貫通孔は、前記空間と連通していることを特
    徴とする請求項３に記載の半導体装置。
  5. 【請求項５】前記第１の面上の配線と前記第２の面上の
    配線とを電気的に接続する導電材料が前記第１の貫通孔
    の側壁に形成されていることを特徴とする請求項１に記
    載の半導体装置。
  6. 【請求項６】前記第１の面上に形成された配線のパター
    ンは、前記空間と前記第１の貫通孔とを連通させるため
    に前記第１の貫通孔の周囲の配線の一部分を除去した切
    り欠き部を含むことを特徴とする請求項２または請求項
    ４に記載の半導体装置。
  7. 【請求項７】前記基板を貫通し、前記第１の面上の配線
    と前記第２の面上の配線との間を電気的に接続する導電
    材料が充填された第２の貫通孔をさらに備えたことを特
    徴とする請求項１に記載の半導体装置。
  8. 【請求項８】前記基板は複数の絶縁層を積層して形成さ
    れ、 前記複数の絶縁層の間に導電性の配線が設けられ、 前記複数の絶縁層の間には、前記第１の面上の配線およ
    び前記絶縁層が面する空間が存在し、 前記第１の貫通孔は、前記空間と連通していることを特
    徴とする請求項１に記載の半導体装置。
  9. 【請求項９】前記第１の貫通孔または前記第２の貫通孔
    の孔径の大きさが、0.05mmから0.3mmであることを特徴
    とする請求項１から請求項８に記載の半導体装置。
JP2001336185A 2001-11-01 2001-11-01 半導体装置 Pending JP2003142632A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001336185A JP2003142632A (ja) 2001-11-01 2001-11-01 半導体装置
US10/285,286 US6809407B2 (en) 2001-11-01 2002-10-31 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001336185A JP2003142632A (ja) 2001-11-01 2001-11-01 半導体装置

Publications (1)

Publication Number Publication Date
JP2003142632A true JP2003142632A (ja) 2003-05-16

Family

ID=19151050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001336185A Pending JP2003142632A (ja) 2001-11-01 2001-11-01 半導体装置

Country Status (2)

Country Link
US (1) US6809407B2 (ja)
JP (1) JP2003142632A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010238731A (ja) * 2009-03-30 2010-10-21 Elpida Memory Inc 半導体装置及びその製造方法
US8618637B2 (en) 2008-06-30 2013-12-31 Hynix Semiconductor Inc. Semiconductor package using through-electrodes having voids
JP2022047632A (ja) * 2020-09-14 2022-03-25 力成科技股▲分▼有限公司 配線基板、半導体装置及びその製造方法半導体装置及びその製造方法半導体装置及びその製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004165279A (ja) * 2002-11-11 2004-06-10 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープ
JP2008198916A (ja) * 2007-02-15 2008-08-28 Spansion Llc 半導体装置及びその製造方法
US8522426B2 (en) * 2010-06-05 2013-09-03 Raytheon Company Vent blocking on vented ball grid arrays to provide a cleaner solution barrier
EP3045909B1 (en) 2015-01-14 2020-11-04 Sensirion AG Sensor package
US20220181182A1 (en) * 2020-12-03 2022-06-09 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612576A (en) * 1992-10-13 1997-03-18 Motorola Self-opening vent hole in an overmolded semiconductor device
US5721450A (en) 1995-06-12 1998-02-24 Motorola, Inc. Moisture relief for chip carriers
US6242802B1 (en) 1995-07-17 2001-06-05 Motorola, Inc. Moisture enhanced ball grid array package
JP3506211B2 (ja) 1998-05-28 2004-03-15 シャープ株式会社 絶縁性配線基板及び樹脂封止型半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8618637B2 (en) 2008-06-30 2013-12-31 Hynix Semiconductor Inc. Semiconductor package using through-electrodes having voids
JP2010238731A (ja) * 2009-03-30 2010-10-21 Elpida Memory Inc 半導体装置及びその製造方法
JP2022047632A (ja) * 2020-09-14 2022-03-25 力成科技股▲分▼有限公司 配線基板、半導体装置及びその製造方法半導体装置及びその製造方法半導体装置及びその製造方法

Also Published As

Publication number Publication date
US6809407B2 (en) 2004-10-26
US20030089968A1 (en) 2003-05-15

Similar Documents

Publication Publication Date Title
US6534391B1 (en) Semiconductor package having substrate with laser-formed aperture through solder mask layer
US10032705B2 (en) Semiconductor package and manufacturing method thereof
US6389689B2 (en) Method of fabricating semiconductor package
KR100964833B1 (ko) 반도체 장치 및 그 제조 방법
US20060097379A1 (en) Substrate for electrical device and methods for making the same
JP3356921B2 (ja) 半導体装置およびその製造方法
JPH09162322A (ja) 表面実装型半導体装置とその製造方法
JP2002057241A (ja) 移植性導電パターンを含む半導体パッケージ及びその製造方法
US9748197B2 (en) Methods for packaging integrated circuits
US6140708A (en) Chip scale package and method for manufacture thereof
US6379996B1 (en) Package for semiconductor chip having thin recess portion and thick plane portion
JP2003142632A (ja) 半導体装置
CN110828389A (zh) 半导体装置及其制造方法
JP2001160597A (ja) 半導体装置、配線基板及び半導体装置の製造方法
US6284566B1 (en) Chip scale package and method for manufacture thereof
JP5000105B2 (ja) 半導体装置
JP2003273280A (ja) チップパッケージ及びその製造方法
JP2006100666A (ja) 半導体装置及びその製造方法
JP3616742B2 (ja) 半導体パッケージ用チップ支持基板
JP2003133366A (ja) 半導体装置及びその製造方法
KR20090098216A (ko) 칩 내장형 기판 및 그의 제조 방법
JP3247638B2 (ja) 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法
JPH10154768A (ja) 半導体装置及びその製造方法
JP3684517B2 (ja) 半導体装置
JP2002100710A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071019

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080229