KR100964833B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100964833B1
KR100964833B1 KR1020080023744A KR20080023744A KR100964833B1 KR 100964833 B1 KR100964833 B1 KR 100964833B1 KR 1020080023744 A KR1020080023744 A KR 1020080023744A KR 20080023744 A KR20080023744 A KR 20080023744A KR 100964833 B1 KR100964833 B1 KR 100964833B1
Authority
KR
South Korea
Prior art keywords
wiring board
semiconductor device
resin
sealing resin
resist layer
Prior art date
Application number
KR1020080023744A
Other languages
English (en)
Other versions
KR20080084714A (ko
Inventor
노리오 후카사와
Original Assignee
후지쯔 세미컨덕터 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 세미컨덕터 가부시키가이샤 filed Critical 후지쯔 세미컨덕터 가부시키가이샤
Publication of KR20080084714A publication Critical patent/KR20080084714A/ko
Application granted granted Critical
Publication of KR100964833B1 publication Critical patent/KR100964833B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 비어(via)가 형성된 배선 기판에 반도체 소자가 실장되어 수지 밀봉된 구조를 갖는 반도체 장치에 있어서, 비어 위에서 밀봉 수지가 박리되는 것을 방지하여 그 밀봉 수지의 배선 기판에의 접착력을 향상시킨 반도체 장치, 반도체 장치로서의 휘어짐을 경감한 구조를 갖는 반도체 장치, 또는 이들의 반도체 장치를 간편한 방법으로 제조할 수 있는 방법을 제공한다.
반도체 장치(40)는 비어(53)가 형성된 배선 기판(41)과, 상기 배선 기판(41) 위에 배열 설치된 반도체 소자(42)와, 상기 비어(53) 위에 위치하는 부분은 개구되고, 상기 배선 기판(41)의 표면을 피복하는 레지스트층(49A)과, 상기 개구부 위, 상기 레지스트층(49A)을 덮고, 상기 반도체 소자(42)를 밀봉하는 밀봉 수지(46)를 갖는다.
Figure R1020080023744
레지스트층, 비어 매립용 수지, 배선 기판

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은, 반도체 장치 및 그 제조 방법에 관한 것으로, 더 구체적으로는, 비어(via)가 형성된 배선 기판에 반도체 소자가 실장되어 수지 밀봉된 구조를 갖는 반도체 장치 및 그 제조 방법에 관한 것이다.
최근의 전자 기기의 소형화·고밀도화·고기능화에 따라, 전자 부품의 소형화·박형화가 요구되고 있다. 그래서, 반도체 장치로서, 소형화에 의해 실장 면적을 저감시킨 고밀도 실장이 우수한 패키지로서, 볼·그리드·어레이(BGA: Ball Grid Array) 등의 표면 실장형 패키지가 제안되고 있다.
도 1은, 종래의 반도체 장치의 구조를 나타낸 도면이다. 구체적으로는, 도 1의 (a)는 그 반도체 장치의 단면도이며, 도 1의 (b)는 도 1의 (a)에서 점선으로 둘러싼 부분의 확대도이다. 또한, 도 1의 (b)에서는, 설명의 편의상, 땜납 볼은 1개만 도시하고 있다.
도 1을 참조하면, 반도체 장치(10)는 배선 기판(1)의 한쪽 주면(상면)에 반도체 소자(2)가 다이본딩 필름 등의 다이본딩재(3)를 통하여 탑재되고, 배선체 기 판(1)의 다른 쪽 주면(하면)에는 땜납을 주체로 하는 구(球)형상 전극 단자 등의 외부 접속 단자가 되는 땜납 볼(4)이 복수, 그리드 형상으로 배열 설치된 구조를 갖는다.
반도체 소자(2)는 실리콘(Si) 반도체 기판을 사용하여, 주지의 반도체 제조 프로세스를 갖고 형성된다. 반도체 소자(2)의 상면에는 금(Au) 등으로 이루어지는 본딩 와이어(5)가 접속되는 외부 접속용 패드(도시 생략)가 설치되고, 그 본딩 와이어(5)에 의해, 반도체 소자(2)는 배선 기판(1)에 전기적으로 접속된다.
배선 기판(1)의 상방은, 에폭시계 수지 등의 밀봉 수지(6)에 의해 밀봉되어 있다.
이와 같이, 반도체 장치(10)는 반도체 소자(2)가 배선 기판(1), 본딩 와이어(5), 밀봉 수지(6) 등과 함께 패키지화(모듈화)되어 있다.
여기서, 배선 기판(1)의 구조에 대해서, 도 2도 참조하여 상세히 설명한다. 도 2는 도 1에 나타낸 반도체 장치(10)의 배선 기판(1)의 구조를 나타낸 도면이다. 구체적으로는, 도 2의 (a)는 그 배선 기판(1)의 평면도이며, 설명의 편의상, 레지스트층의 도시를 생략하고 있다. 도 2의 (b)는 도 2의 (a)의 선 A-A에서의 단면도이다.
인터포저(interposer)로도 불리는 배선 기판(1)은, 유리 에폭시 수지 등의 절연성 수지를 기판 기재(7)로 하여, 그 표면(상면)에 구리(Cu) 등으로 이루어지는 배선층(8A)이 설치된 지지 기판이다.
배선층(8A)은 본딩 와이어(5)가 접속되는 영역을 제외하고 레지스트층(9A)에 의해 선택적으로 피복되어 있다. 즉, 반도체 소자(2)를 탑재하는 배선 기판(1) 위의 레지스트 패턴은, 와이어 본딩으로부터 반도체 소자(2)와 전기적 접속이 행해지는 패턴 부분이 개구되고, 다른 부분은, 레지스트층(9A)에 의해 피복된 구조로 되어 있다.
배선 기판(1)의 다른 쪽 주면(하면)에도, 구리(Cu) 등으로 이루어지는 배선층(8B)이 선택적으로 배열 설치되고, 그 배선층(8B)은 레지스트층(9B)에 의해 선택적으로 피복되어 있다. 즉, 배선 기판(2)의 하면의 레지스트 패턴은, 실장 단자가 되는 부분만이 전기적 접속이 행해지도록 개구되고, 개구되어 노출된 배선층(8B) 부분에, 땜납 볼(4)이 배열 설치된다.
배선 기판(1)의 내부에서는, 비어(13)가 형성되어 있다. 비어(13)에서는, 관통 구멍이 형성되고, 그 관통 구멍의 외주 부분에는 배선부(11)가 설치되고, 그 관통 구멍 전체에 도금이 실시되어 배선 기판(1)의 각 층의 전기적 도통을 확보하고 있다. 관통 구멍에는, 에폭시계 수지 등의 비어 매립용 수지(12)가 충전되어 있다. 이 비어(13)에 의해, 배선층(8A)과, 땜납 볼(4)이 설치된 배선층(8B)은 접속되어 있다.
이와 같이, 종래의 반도체 장치(10)는 배선 기판(1)과, 그 배선 기판(1) 위에 설치되어 반도체 소자(2) 등을 내포하는 밀봉 수지(6)로 대략 구성되는 2층 구조로 되어 있다. 또한, 반도체 장치(10)의 배선 기판(1)은, 내부에 비어 매립용 수지(12)가 충전된 비어(13) 위가 레지스트층(9A)에 의해 피복된 구조로 되어 있다.
또한, 도 1 및 도 2에 나타낸 형태 이외에, 절연체층에 비어 홀이 형성되고, 그 비어 홀 내에 도전 재료가 충전되어, 그 도전 재료와 전기적으로 접속되어 절연체층 표면에 배선 패턴이 형성된 회로 기판으로서, 상기 비어 홀에 대응하는 상기 배선 패턴의 부위에 비어 홀에 연통하여 비어 홀의 직경보다도 작은 직경인 작은 구멍이 형성되어 있는 회로 기판이 제안되어 있다(특허문헌 1 참조).
또한, 반도체 소자를 플립칩 실장하는 배선 기판에 있어서, 상기 반도체 소자를 실장하는 영역 내에 도전성 페이스트를 충전하지 않은 더미(dummy) 비어를 형성하고, 밀봉 수지를 더미 비어에 충전함으로써 배선 기판과 밀봉 수지의 밀착성의 향상을 도모한 형태가 제안되어 있다(특허문헌 2 참조).
[특허문헌 1] 일본국 특허공개 평9-82835호 공보
[특허문헌 2] 일본국 특허공개 2005-322659호 공보
그러나, 도 1 및 도 2에 나타낸 구조에서는 이하의 문제가 있다.
도 3은 도 1에 나타낸 종래의 반도체 장치(10)의 문제점을 설명하기 위한 도면이며, 도 3의 (a)는 그 반도체 장치의 단면도이며, 도 3의 (b)는 도 3의 (a)에서 점선으로 둘러싼 부분의 확대도이다.
도 3을 참조하면, 배선 기판(1)의 비어(13)의 내부에 충전된 비어 매립용 수지(12)의 열팽창 계수는, 36×10-6 내지 48×10-6/℃로서, 밀봉 수지(6)의 열팽창 계수(13×10-6 내지 16×10-6/℃) 및 배선 기판(1)의 배선층(8A, 8B)을 구성하는 구리(Cu)의 열팽창 계수(16×10-6/℃)에 비하여 크다.
따라서, 비어(13)의 내부에 충전된 비어 매립용 수지(12)는 반도체 장치(10)의 조립 시간이나 실장을 위한 가열 공정에서는 팽창하고, 냉각 후는 수축한다. 따라서, 고온시에서는, 상술한 각 재료의 열팽창 계수의 차이에 의해, 배선 기판(1)의 비어(13)의 주위에 응력이 집중한다.
이 때, 배선 기판(1)의 배선층(8A)을 선택적으로 피복하는 레지스트층(9A)과, 밀봉 수지(6)가 접착되어 있는 계면 부분에서는, 배선 기판(1)이 소정의 분위기에서 방치되었을 때에 흡습(吸濕)한 수분이, 팽창·탈습함으로써, 밀봉 수지(6)와 레지스트층(9A)의 밀착력이 저하된다.
또한, 배선 기판(1)의 비어(13)의 주위에 집중하는 응력이 밀봉 수지(6)의 레지스트층(9A)에의 접착력보다도 커져, 밀봉 수지(6)와 레지스트층(9A)의 접착을 유지할 수 없게 되어, 도 3에 나타낸 바와 같이, 비어(13)의 상방에 위치하는 레지스트층(9A)과 밀봉 수지(6)의 계면에서, 밀봉 수지(6)의 박리가 발생하고, 그 계면에서 밀봉 수지(6)에 공극(도 3에서 화살표 A로 나타낸 부분)이 형성되어 버린다.
또한, 도 1에 나타낸 종래의 반도체 장치(10)에서는, 배선 기판(1)의 상방만이 밀봉 수지(6)에 의해 밀봉되고, 그 결과, 배선 기판(1)의 내부에 설치된 비어 매립용 수지(12)와, 그 배선 기판(1) 위에 설치되어 반도체 소자(2) 등을 내포하는 밀봉 수지(6)로 이루어지는 2층 구조로 되어 있지만, 반도체 장치(10)를 구성하는 각 재료의 물성값은 상이하기 때문에, 반도체 장치(10)로서 큰 휘어짐이 생길 우려가 있다.
이러한 반도체 장치(10)의 휘어짐은, 반도체 장치(10)를 머더보드에 실장할 때에 땜납 볼(4) 높이의 차이를 초래하여, 땜납 볼(4)이 높은 부분에서는 머더보드와의 접속을 도모할 수 없고, 또한, 땜납 볼(4)이 낮은 부분에서는, 단자간의 쇼트를 일으키게 된다.
그래서, 본 발명은, 상기의 점을 감안하여 이루어진 것으로서, 비어가 형성된 배선 기판에 반도체 소자가 실장되어 수지 밀봉된 구조를 갖는 반도체 장치에 있어서, 비어 위에서 밀봉 수지가 박리되는 것을 방지하여 그 밀봉 수지의 배선 기판에의 접착력을 향상시킨 반도체 장치, 반도체 장치로서의 휘어짐을 경감한 구조를 갖는 반도체 장치, 또는 이들의 반도체 장치를 간편한 방법으로 제조할 수 있는 방법을 제공하는 것을 본 발명의 목적으로 한다.
본 발명의 한 관점에 의하면, 비어가 형성된 배선 기판과, 상기 배선 기판 위에 배열 설치된 반도체 소자와, 상기 비어 위에 위치하는 부분은 개구되고, 상기 배선 기판의 표면을 피복하는 레지스트층과, 상기 개구부 위, 상기 레지스트층을 덮고, 상기 반도체 소자를 밀봉하는 밀봉 수지를 갖는 것을 특징으로 하는 반도체 장치가 제공된다.
본 발명의 다른 관점에 의하면, 비어가 형성된 배선 기판에 반도체 소자가 실장되어 밀봉 수지에 의해 밀봉된 구조를 갖는 반도체 장치의 제조 방법으로서, 상기 비어에 비어 매립용 수지가 충전된 상기 배선 기판의 표면에 레지스트층을 형성하는 공정과, 상기 레지스트층을 감광하여 현상함으로써, 상기 레지스트층 중 상기 비어 위에 위치하는 부분을 개구하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
본 발명의 다른 관점에 의하면, 비어가 형성된 배선 기판에 반도체 소자가 실장되어 밀봉 수지에 의해 밀봉된 구조를 갖는 반도체 장치의 제조 방법으로서, 상기 밀봉 수지를 이용하여 상기 배선 기판의 상방을 밀봉하는 수지 밀봉 공정을 포함하고, 상기 수지 밀봉 공정에 의해, 상기 밀봉 수지와 동일한 수지를 상기 비어에 충전하는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
본 발명에 의하면, 비어가 형성된 배선 기판에 반도체 소자가 실장되어 수지 밀봉된 구조를 갖는 반도체 장치에 있어서, 비어 위에서 밀봉 수지가 박리되는 것 을 방지하여 그 밀봉 수지의 배선 기판에의 접착력을 향상시킨 반도체 장치, 반도체 장치로서의 휘어짐을 경감한 구조를 갖는 반도체 장치, 또는 이들의 반도체 장치를 간편한 방법으로 제조할 수 있는 방법을 제공할 수 있다.
이하, 본 발명의 실시예에 관하여 설명한다. 설명의 편의상, 우선, 본 발명의 실시예에 따른 반도체 장치에 관하여 설명하고, 이어서, 그 반도체 장치의 제조 방법에 관하여 설명한다.
[반도체 장치]
1. 반도체 장치의 제 1 예
도 4는 본 발명의 실시예에 따른 반도체 장치의 제 1 예의 구조를 나타낸 도면이다. 구체적으로는, 도 4의 (a)는 그 반도체 장치의 단면도이며, 도 4의 (b)는 도 4의 (a)에서 점선으로 둘러싼 부분의 확대도이다. 또한, 도 4의 (b)에서는, 설명의 편의상, 땜납 볼은 1개만 도시하고 있다.
도 4를 참조하면, 반도체 장치(40)는 배선 기판(41)의 한쪽 주면(상면)에 반도체 소자(42)가 다이본딩 필름 등의 다이본딩재(43)를 통하여 탑재되고, 배선체 기판(41)의 다른 쪽 주면(하면)에는 땜납을 주체로 하는 구형상 전극 단자 등의 외부 접속 단자가 되는 땜납 볼(44)이 복수, 그리드 형상으로 배열 설치된 구조를 갖는다.
반도체 소자(42)는 실리콘(Si) 반도체 기판을 사용하여, 주지의 반도체 제조 프로세스로써 형성된다. 반도체 소자(42)의 상면에는 금(Au) 등으로 이루어지는 본딩 와이어(45)가 접속되는 외부 접속용 패드(도시 생략)가 설치되고, 그 본딩 와이어(45)에 의해, 반도체 소자(42)는 배선 기판(41)에 전기적으로 접속된다.
배선 기판(41)의 상방은, 밀봉 수지(46)에 의해 밀봉되어 있다. 밀봉 수지(46)로서, 예를 들면, 실리콘계 수지, 아크릴계 수지 또는 에폭시계 수지 등을 사용할 수 있지만, 이들의 예에 한정되지 않는다.
이와 같이, 반도체 장치(40)는 반도체 소자(42)가 배선 기판(41), 본딩 와이어(45), 밀봉 수지(46) 등과 함께 패키지화(모듈화)되어 있다.
여기서, 배선 기판(41)의 구조에 대해서, 도 5도 참조하여 상세히 설명한다. 도 5는 도 4에 나타낸 반도체 장치(40)의 배선 기판(41)의 구조를 나타낸 도면이다. 구체적으로는, 도 5의 (a)는 그 배선 기판(41)의 평면도이며, 설명의 편의상, 레지스트층의 도시를 생략하고 있다. 도 5의 (b)는 도 5의 (a)의 선 A-A에서의 단면도이다.
인터포저로도 불리는 배선 기판(41)은, 유리 에폭시 수지 등의 절연성 수지를 기판 기재(47)로 하여, 그 표면(상면)에 구리(Cu) 등으로 이루어지는 배선층(48A)이 설치된 지지 기판이다.
배선층(48A)은 본딩 와이어(45)가 접속되는 영역과, 배선 기판(41)의 내부에 형성된 비어(53) 상부를 제외하고, 솔더 레지스트 등의 레지스트층(49A)에 의해 선택적으로 피복되어 있다.
즉, 반도체 소자(42)를 탑재하는 배선 기판(41) 위의 레지스트층(49A)은, 와이어 본딩에 의해 반도체 소자(42)와 전기적 접속이 행해지는 패턴 부분과 비 어(53) 상부가 개구되어 있고, 다른 부분은, 레지스트층(49A)에 의해 피복된 구조로 되어 있다. 그 개구되어 있는 부분에는, 레지스트층(49A)은 설치되어 있지 않고 밀봉 수지(46)가 직접 설치되어 있다.
배선 기판(41)의 다른 쪽 주면(하면)에도, 구리(Cu) 등으로 이루어지는 배선층(48B)이 선택적으로 배열 설치되고, 그 배선층(48B)은 솔더 레지스트 등의 레지스트층(49B)에 의해 선택적으로 피복되어 있다.
즉, 배선 기판(42)의 하면의 레지스트층(49B)은, 실장 단자가 되는 부분이 전기적 접속이 행해지도록 개구되고, 개구되어 노출된 배선층(48B) 부분에, 땜납 볼(44)이 배열 설치되고, 또한, 비어(53)의 하부가 개구되어 있다.
상술한 바와 같이, 배선 기판(41)의 내부에서는, 비어(53)가 형성되어 있다. 즉, 배선 기판(41)의 각 층을 전기적으로 도통시키기 위해서, 관통 구멍이 개구되고, 그 관통 구멍의 외주 부분에는 배선부(51)가 형성되어 구리(Cu) 등의 도금이 실시되어 있고, 또한, 비어 매립용 수지(52)가 충전되어 있다.
비어 매립용 수지(52)로서, 예를 들면, 실리콘계 수지, 아크릴계 수지 또는 에폭시계 수지 등을 사용할 수 있지만, 본 예에서는, 물성 등의 면에서 밀봉 수지(46)와는 다른 수지가 사용되고 있다.
상술의 비어(53)에 의해, 배선층(48A)과, 땜납 볼(44)이 설치된 배선층(48B)은 접속되어 있다.
이와 같이, 반도체 장치(40)의 배선 기판(41)에서는, 반도체 소자(42)가 탑재되어 밀봉 수지(46)에 의해 수지 밀봉되는 레지스트층(49A)은, 비어(53)의 내부 에 충전된 비어 매립용 수지(52) 위에서 개구(제거)되어 있다. 상술한 바와 같이, 비어(53)의 비어 매립용 수지(52) 위는 응력이 집중되는 부분이며, 본 예에서는 이 부분의 레지스트층(49A)은 개구(제거)되어, 그 개구 부분은 밀봉 수지(46)에 의해 밀봉되어 있다.
도 1 및 도 2에 나타낸 구조에서는, 배선 기판(1)의 비어(13)의 주위에 집중되는 응력이 밀봉 수지(6)의 레지스트층(9A)에의 접착력보다도 커지면, 밀봉 수지(6)와 레지스트층(9A)의 접착을 유지할 수 없게 되어, 도 3에 나타낸 바와 같이, 비어(13)의 상방에 위치하는 레지스트층(9A)과 밀봉 수지(6)의 계면에서, 밀봉 수지(6)의 박리가 발생되어 버리지만, 본 예의 반도체 장치(40)의 배선 기판(41)에서는 이러한 문제를 해소할 수 있다.
즉, 본 예의 반도체 장치(40)의 배선 기판(41)에서는, 비어(53)의 상부와 밀봉 수지(56)의 접착은, 도 1 및 도 2에 나타낸 구조와 같은 접착력의 확보가 어려운 레지스트층을 개재시킨 간접적 접착이 아니라, 밀봉 수지(56)와의 직접적 접착으로 되어 있다. 따라서, 도 1 및 도 2에 나타낸 구조에 비하여, 밀봉 수지(56)의 접착력이 향상하여, 도 3에 나타낸 밀봉 수지(56)의 박리의 발생을 방지할 수 있다.
또한, 본 예의 반도체 장치(40)는 도 1에 나타낸 반도체 장치(10)와 마찬가지로, 배선 기판(41)의 내부에 설치된 비어 매립용 수지(52)와, 그 배선 기판(41) 위에 설치되어 반도체 소자(42) 등을 내포하는 밀봉 수지(46)로 대략 구성되는 2층 구조이지만, 비어(53)의 내부에 충전된 비어 매립용 수지(52) 위에서 레지스트 층(49A)은 개구(제거)되어 있기 때문에, 비어 매립용 수지(52) 위에서 밀봉 수지(46)의 접착력이 저하되는 것을 회피할 수 있다.
즉, 레지스트층(49A)과 밀봉 수지(46)가 접착되어 있는 계면 부분은, 도 1에 나타낸 구조보다도 작기 때문에, 가령, 반도체 장치(40)의 실장을 위한 가열 공정 등에서 비어(53)의 내부 등에 응력 집중이 발생해도, 비어 매립용 수지(52) 위에서의 밀봉 수지(46)의 접착력이 그 응력보다도 저하되는 것을 회피할 수 있어, 비어 매립용 수지(52) 위에서의 밀봉 수지(46)의 박리를 방지할 수 있다.
그런데, 본 예에서는, 비어(53)의 내부에 충전된 비어 매립용 수지(52) 위에서의 레지스트층(49A)의 개구 직경은, 비어(53)의 관통 구멍의 직경보다도 크고, 비어(53)의 관통 구멍을 둘러싸는 배선층(48A)인 비어 랜드(land)의 직경보다도 작아지도록 설정되어 있다. 이것에 대해서 도 6을 참조하여 설명한다.
여기서, 도 6은, 도 5에 나타낸 비어(53)의 내부에 충전된 비어 매립용 수지(52) 위에서의 레지스트층(49A)의 개구 직경을 설명하기 위한 평면도이다.
도 6을 참조하면, 상술한 바와 같이, 비어(53)의 내부에 충전된 비어 매립용 수지(52) 위에서 레지스트층(49A)은 개구되어 있고, 그 직경(α)은, 내부에 비어 매립용 수지(52)가 충전된 비어(53)의 관통 구멍의 직경(β)보다도 크고, 비어(53)의 관통 구멍을 둘러싸는 배선층(48A)(도 4 또는 도 5 참조)인 비어 랜드(55)의 직경(γ)보다도 작아지도록 설정되어 있다. 예를 들면, α:β:γ=1:0.4∼0.6:1.2∼1.5가 되도록 설정되어 있다.
이러한 구조의 효과를, 도 7 및 도 8을 참조하여 설명한다.
도 7은, 도 6에 나타낸 구조의 효과를 설명하기 위한 제 1 도이며, 더 구체적으로는, 도 7의 (a)는 본 예의 구조를 나타내고, 도 7의 (b)는 레지스트층(49A)의 개구 직경(α')이 비어 랜드(55)의 직경(γ)보다도 큰 경우의 구조를 나타낸다. 도 7의 (a) 및 도 7의 (b)에서, 각각 하측 도면은, 상측 도면의 선 X-X에서의 단면도를 나타낸다.
도 8은, 도 6에 나타낸 구조의 효과를 설명하기 위한 제 2 도이며, 도 7의 (a) 및 도 7의 (b)에 나타낸 구조에서, 다이본딩 필름 등의 다이본딩재(43)를 통해서 레지스트층(49A) 위에 반도체 소자(42)를 탑재한 상태를 나타낸다. 도 8의 (a) 및 도 8의 (b)에서, 각각, 우측 도면은, 좌측 도면에서 점선으로 나타낸 개소의 확대도이다.
도 7을 참조하면, 레지스트층(49A)의 개구 직경(α)이, 내부에 비어 매립용 수지(52)가 충전된 비어(53)의 관통 구멍의 직경(β)보다도 크고, 비어 랜드(55)의 직경(γ)보다도 작아지도록 설정되어 있는 경우(도 7의 (a)에 나타낸 경우)에서의 레지스트층(49A)의 상면의 높이 위치와 비어(53)의 상면의 높이 위치에 의해 형성되는 단차는, 레지스트층(49A)의 개구 직경(α')이 비어 랜드(55)의 직경(γ)보다도 크게 설정되어 있는 경우(도 7의 (b)에 나타낸 경우)에서의 레지스트층(49A)의 상면의 높이 위치와 기판 기재(47)의 상면의 높이 위치에 의해 형성되는 단차보다도 작다.
따라서, 도 8의 (a)에 나타낸 바와 같이, 도 7의 (a)에 나타낸 구조에서, 다이본딩 필름 등의 다이본딩재(43)를 통해서 배선 기판(41)의 레지스트층(49A) 위에 반도체 소자(42)를 탑재하는 경우, 반도체 소자(42)를 레지스트층(49A)에 다이본딩재(43)를 통해서 확실히 접착 고정할 수 있다.
한편, 레지스트층(49A)의 개구 직경(α')이 비어 랜드(55)의 직경(γ)보다도 크게 설정되어 있는 경우(도 7의 (b)에 나타낸 경우)는, 도 8의 (b)에 나타낸 바와 같이, 레지스트층(49A)의 상면의 높이 위치와 기판 기재(47)의 상면의 높이 위치 에 의해 형성되는 단차 부분에, 다이본딩재(43)를 확실히 충전할 수 없다. 따라서, 반도체 소자(42)의 레지스트층(49A)에의 접착이 불충분하게 되어, 화살표(B)로 나타낸 바와 같이, 다이본딩재(43)의 박리를 초래하여, 상기 단차 부분 내에 공극이 발생할 우려가 있다.
이러한 공극은, 본딩재(43)의 접착력의 저하나, 패키지의 흡습 가속을 야기할 우려가 있다. 패키지가 흡습하여 그 공극에 수분이 고여 있으면, 반도체 장치를 머더보드에 실장할 때의 땜납 결합에 필요한 가열 처리에 의해, 그 수분이 급격히 증발해서 폭발하여 패키지 파괴를 초래할 우려가 있어, 바람직하지 않다.
도 7의 (a)에 나타낸 바와 같이 레지스트층(49A)의 개구 직경(α)을, 내부에 비어 매립용 수지(52)가 충전된 비어(53)의 관통 구멍의 직경(β)보다도 크고, 비어 랜드(55)의 직경(γ)보다도 작아지도록 설정함으로써, 레지스트층(49A)의 상면의 높이 위치와 비어(53)의 상면의 높이 위치에 의해 형성되는 단차를 작게 할 수 있어, 이러한 공극의 발생을 방지할 수 있다.
또한, 도 8에 나타낸 예에서는, 반도체 소자(42)의 하방에 위치하는 비어(53)를 설명했지만, 반도체 소자(42)의 측방에 위치하여, 밀봉 수지(46)(도 4 참 조)에 피복되는 비어(53)에 대해서도, 동일한 이유에서, 도 7의 (a)에 나타낸 바와 같이 레지스트층(49A)의 개구 직경(α)을, 내부에 비어 매립용 수지(52)가 충전된 비어(53)의 관통 구멍의 직경(β)보다도 크고, 비어 랜드(55)의 직경(γ)보다도 작아지도록 설정하고, 레지스트층(49A)의 상면의 높이 위치와 비어(53)의 상면의 높이 위치에 의해 형성되는 단차를 작게 하는 것이 바람직하다.
2. 반도체 장치의 제 2 예
다음에, 본 발명의 실시예에 관한 반도체 장치의 제 2 예의 구조를 설명한다.
도 9는, 본 발명의 실시예에 관한 반도체 장치의 제 2 예의 구조를 나타낸 도면이다. 구체적으로는, 도 9의 (a)는 그 반도체 장치의 단면도이며, 도 9의 (b)는 도 9의 (a)에서 점선으로 둘러싼 부분의 확대도이다. 또한, 도 9의 (b)에서는, 설명의 편의상, 땜납 볼은 1개만 도시하고 있다.
도 10은, 도 9에 나타낸 반도체 장치(90)의 배선 기판(91)의 구조를 나타낸 도면이다. 구체적으로는, 도 10의 (a)는 그 배선 기판(91)의 평면도이며, 설명의 편의상, 레지스트층의 도시를 생략하고 있다. 도 10의 (b)는 도 10의 (a)의 선 A-A에서의 단면도이다.
또한, 도 9에서, 도 4를 참조하여 설명한 반도체 장치(40)를 구성하는 부분과 동일 부분에 관해서는 동일 번호를 부여하고, 그 설명을 생략한다.
도 9에 나타낸 바와 같이, 본 예에서도, 상술한 반도체 장치의 제 1 예와 마찬가지로, 반도체 장치(90)는 반도체 소자(42)가 배선 기판(91), 본딩 와이어(45), 밀봉 수지(46) 등과 함께 패키지화(모듈화)되어 있지만, 배선 기판(91)의 구조가, 상술한 반도체 장치(40)의 배선 기판(41)의 구조와 상이하다.
인터포저로도 불리는 배선 기판(91)은, 유리 에폭시 수지 등의 절연성 수지를 기판 기재(97)로 하여, 그 표면(상면)에 구리(Cu) 등으로 이루어지는 배선층 (98A)이 설치된 지지 기판이다. 배선 기판(91)의 다른 쪽 주면(하면)에도, 구리(Cu) 등으로 이루어지는 배선층(98B)이 선택적으로 배열 설치되어 있다.
배선 기판(91)의 내부에는, 비어(103)가 형성되어 있다. 즉, 배선 기판(91)에 관통 구멍이 형성되고, 그 관통 구멍의 외주 부분에는, 배선층(98A, 98B)을 전기적으로 도통시키기 위해서, 구리(Cu) 등으로 이루어지는 배선부(101)가 설치되어 있다.
배선부(101)와, 배선층(98A) 중 본딩 와이어(45)가 접속되는 영역을 제외한 부분과, 배선층(98B) 중 땜납 볼(94)이 배열 설치되는 영역을 제외한 부분에는, 솔더 레지스트 등의 레지스트층(99)이 선택적으로 피복되어 있다. 한편, 비어(103)의 관통 구멍의 상부 및 하부에는, 레지스트층(99)은 설치되어 있지 않다.
비어(103)의 관통 구멍 내에는, 배선 기판(91)의 상방에 설치되는 밀봉 수지(46)와 동일한 수지가 충전되어 있고, 비어(103)의 관통 구멍 내에의 밀봉 수지(46)의 충전은, 배선 기판(91)의 상방을 밀봉 수지(46)에 의해 수지 밀봉과 일체로 행해진다.
이와 같이, 반도체 장치(90)의 배선 기판(91)에서는, 비어(103)에 설치된 배선부(101)에 의해 배선층(98A, 98B)을 전기적으로 도통이 도모되는 한편, 비 어(103)의 관통 구멍 내에 밀봉 수지(46)가 충전되어, 밀봉 수지(46)라는 단일의 수지가 반도체 장치(9O) 내에 설치된 구조로 되어 있다.
도 1 및 도 2에 나타낸 구조에서는, 밀봉 수지(6)와는 다른 비어 매립용 수지(12)가 비어(13) 내에 충전되어, 그 비어(13) 위가 레지스트층(9A)에 의해 피복되어 있다. 배선 기판(1)의 비어(13)의 주위에 집중되는 응력이 밀봉 수지(6)의 레지스트층(9A)에의 접착력보다도 커지면, 밀봉 수지(6)와 레지스트층(9A)의 접착을 유지할 수 없게 되어, 도 3에 나타낸 바와 같이, 비어(13)의 상방에 위치하는 레지스트층(9A)과 밀봉 수지(6)의 계면에서, 밀봉 수지(6)의 박리가 발생되어 버리지만, 본 예의 반도체 장치(90)의 배선 기판(91)에서는 이러한 문제를 해소할 수 있다.
즉, 도 1 및 도 2에 나타낸 구조에서는, 반도체 장치(10)의 배선 기판(1)의 비어(13)의 비어 매립용 수지(12) 위는 응력이 집중되는 부분이지만, 반도체 장치(90)의 배선 기판(91)에서는, 비어(103)의 관통 구멍 내에 밀봉 수지(46)와 동일한 수지가 충전되고, 비어(103)의 관통 구멍의 상부에는 레지스트층(99)은 설치되어 있지 않다.
따라서, 비어(103)의 관통 구멍 내부는, 배선 기판(91)의 상면의 레지스트층(99) 위에 설치된 밀봉 수지(46)와 일체 구조가 되어, 비어(103)의 관통 구멍 내부에 설치된 수지와, 배선 기판(91)의 상면의 레지스트층(99) 위에 설치된 밀봉 수지(46) 사이에서, 열팽창 계수의 차이는 발생하지 않는다.
따라서, 도 1 및 도 2에 나타낸 구조와 같이, 비어(13)의 내부에 충전된 비 어 매립용 수지(12)의 열팽창 계수와 밀봉 수지(6) 등의 열팽창 계수의 차이에 의한 배선 기판(1)의 비어(13)의 주위에 대한 응력 집중을 회피할 수 있다. 따라서, 반도체 장치(90)를 머더보드에 실장할 때에 적용되는 가열 처리시에서도, 배선 기판(91)의 비어(103)의 신뢰성을 손상하는 일은 없다.
또한, 밀봉 수지(46)가 비어(103)의 관통 구멍의 내부에 설치되기 때문에, 도 1 및 도 2에 나타낸 구조보다도, 밀봉 수지(46)에 의한 접착 면적은 확대된다. 따라서, 비어(103)에의 응력 집중은 거의 발생하지 않아, 비어(103) 위의 밀봉 수지(46)의 박리를 방지할 수 있다.
또한, 도 1에 나타낸 반도체 장치(10)에 있어서, 비어(13)의 관통 구멍에 충전된 비어 매립용 수지(12)로서 밀봉 수지(6)와 동일한 수지를 사용하는 형태가 고려되지만, 이 경우에서도, 배선 기판(1)의 비어(13)의 주위에는 응력이 집중하여, 비어(13)의 상방에 위치하는 레지스트층(9A)과 밀봉 수지(6)의 계면에서 밀봉 수지(6)의 박리가 발생하는 문제를 회피할 수는 없다.
즉, 이 경우, 반도체 장치(10)의 제조 공정에 있어서, 밀봉 수지(6)와 동일한 겔 형상의 수지를 고온 고압의 상태로 비어(13) 내에 설치하고, 가열하여 고화시키고, 그런 후에, 배선 기판(1)의 상방에 밀봉 수지(6)를 설치하게 된다. 따라서, 배선 기판(11)의 상방에 밀봉 수지(6)를 설치할 때에는, 이미 비어(13)의 관통 구멍 내에 밀봉 수지(6)와는 다른 수지가 설치되어 있고, 다른 수지인 비어 매립용 수지(12)와 밀봉 수지(6)로 구성되는 2층 구조가 형성되게 된다. 따라서, 비어(13)의 상방에 위치하는 레지스트층(9A)과 밀봉 수지(6)의 계면에서 밀봉 수 지(6)가 박리되어 버리는 문제를 회피할 수는 없다.
한편, 본 예에서는, 배선 기판(91)의 상방을 밀봉 수지(46)에 의해 수지 밀봉할 때에, 상부에 레지스트층(99)이 설치되어 있지 않은 비어(103)의 관통 구멍 내에 밀봉 수지(46)가 충전되고, 비어(103)의 관통 구멍 내부와, 배선 기판(91)의 상면의 레지스트층(99) 위에 설치된 밀봉 수지(46)와는 일체 구조가 된다. 따라서, 비어(103)의 관통 구멍 내부에 설치된 수지와, 배선 기판(91)의 상면의 레지스트층(99) 위에 설치된 밀봉 수지(46) 사이의 열팽창 계수는 상이하지 않아, 밀봉 수지(46)의 박리는 발생하지 않는다.
그런데, 본 예에서는, 배선 기판(91)의 하면, 즉, 배선체 기판(91)의 한쪽 주면으로서, 땜납 볼(44)이 배열 설치되는 면에는, 땜납 볼(44)이 배열 설치되는 개소 이외의 개소의 레지스트층(99)에, 홈이 형성되어 있어도 좋다. 이에 대해서, 도 11 내지 도 14를 참조하여 설명한다.
도 11은, 도 10에 나타낸 배선 기판(91)의 하면의 레지스트층(99)에 홈이 형성된 상태를 나타낸, 배선 기판(91)의 저면도이다.
도 11을 참조하면, 배선 기판(91)의 하면, 즉, 배선체 기판(91)의 한쪽 주면으로서, 땜납 볼(44)이 배열 설치되는 면에는, 땜납 볼(44)이 배열 설치되는 개소(땜납 볼 배열 설치 개소(110)) 이외의 개소의 레지스트층(99)에는 복수의 홈(115)이, 당해 면 위에서 대략 격자 형상으로 형성되어 있다. 또한, 당해 홈(115)은, 배선 기판(91) 내에 관통 형성된 복수의 비어(103)의 하부와 접속되어 있다.
홈(115)은, 몰드 금형을 이용하여 밀봉 수지(46)를 비어(103)에 주입할 때 에, 비어(103)의 관통 구멍 내의 공기가 방출되는 경로로서 기능한다. 따라서, 배선 기판(91)의 상방을 밀봉 수지(46)에 의해 수지 밀봉하는 동시에 비어(103)의 관통 구멍 내에 밀봉 수지(46)를 충전할 때에, 비어(103)의 관통 구멍 내의 공기가 홈(115)으로 방출되어, 비어(103)의 관통 구멍 내에 밀봉 수지(46)가 유동되기 쉬워진다. 즉, 소위 몰드 금형으로 말하면, 홈(115)은 벤트(vent)로서 기능하고, 그 홈(115)이 형성되어 있음으로써, 비어(103)에 밀봉 수지(46)가 확실히 충전된다.
도 12는, 도 11에 나타낸 구조의 배선 기판(91)의 비어(103)에 밀봉 수지(46)가 충전된 상태를 나타낸, 배선 기판(91)의 저면도이다.
도 11에 나타낸 구조의 배선 기판(91)의 비어(103)에 밀봉 수지(46)가 충전되면, 도 12에 나타낸 바와 같이, 밀봉 수지(46)는 비어(103)의 하부와 접속되어 있는 홈(115)에도 유동하여, 그 밀봉 수지(46)에 의해 비어(103)가 보이지 않게 되어 있다.
또한, 홈(115)은, 땜납 볼(44)이 배열 설치되는 개소(땜납 볼 배열 설치 개소(110)) 이외의 개소의 레지스트층(99)에 형성되어 있기 때문에, 밀봉 수지(46)는, 땜납 볼(44)이 배열 설치되는 개소(땜납 볼 배열 설치 개소(110))에 배열 설치되는 일은 없다.
배선 기판의 하면에서의 땜납 볼 배열 설치 개소(110) 이외의 개소의 레지스트층(99)에, 비어(103)의 하부와 접속해서 형성되는 홈의 효과에 대해서, 도 13을 참조하여 더 설명한다.
도 13은, 배선 기판의 하면에서의 땜납 볼 배열 설치 개소(110) 이외의 개소 의 레지스트층(99)에, 비어(103)의 하부와 접속해서 형성되는 홈의 효과를 설명하기 위한, 반도체 장치(130)의 단면도이다. 또한, 도 13에서, 도 9를 참조해서 설명한 반도체 장치(90)를 구성하는 부분과 동일 부분에 관해서는 동일 번호를 부여하고, 그 설명을 생략한다.
도 13을 참조하면, 배선 기판(131)의 하면에서의 땜납 볼 배열 설치 개소(110) 이외의 개소의 레지스트층(99)에, 비어(103)의 하부와 접속해서 복수의 홈(120)이 형성되어 있다.
홈(120)에는, 수지 밀봉 처리시에 비어(103)의 관통 구멍에 충전된 밀봉 수지(46)가 유동하여 배열 설치된다. 홈(120) 내의 밀봉 수지(46)의 상면은, 배선 기판(131)의 하면에서의 레지스트층(99)의 상면과 동일면을 형성하고 있고, 땜납 볼 배열 설치 개소(110)에 설치된 땜납 볼(44)의 정상부를 넘지 않는 구조로 되어 있다. 따라서, 반도체 장치(130)를 머더보드(도시 생략)에 실장할 때에, 배선 기판(131)에 설치된 땜납 볼(44)에 의한 접속이, 밀봉 수지(46)에 저해되지 않아, 땜납 볼(44)에 의한 배선 기판(131)과 머더보드의 접속의 신뢰성을 향상시킬 수 있다.
또한, 본 예에서는, 밀봉 수지(46)는, 배선 기판(131)의 상방과, 배선 기판(131)의 내부에 설치된 비어(103)와, 배선 기판(131)의 하면에서의 땜납 볼 배열 설치 개소(110) 이외의 개소의 레지스트층(99)에 형성되어 비어(103)의 하부와 접속하는 홈(120)에 배열 설치되어 있다. 즉, 배선 기판(131)의 상방과 하방을 사이에 끼우도록, 또한, 배선 기판(131)의 내부에도, 단일의 밀봉 수지(46)가 설치되어 있다.
상술한 바와 같이, 도 1 또는 도 2에 나타낸 바와 같이, 배선 기판(1)의 내부에 설치된 비어 매립용 수지(12)와, 그 배선 기판(1) 위에 설치되어 반도체 소자(2) 등을 내포하는 밀봉 수지(6)로 이루어지는 2층 구조의 경우에는, 배선 기판(1)과 밀봉 수지(6)의 물성값의 차이에 기인하여, 반도체 장치(10)에 큰 휘어짐이 생길 수 있다. 반도체 장치(10)의 휘어짐에 의해, 반도체 장치(10)를 머더보드에 실장할 때에 땜납 볼(4) 높이의 차이를 초래할 우려가 있다. 그 결과, 땜납 볼(4)이 높은 부분에서는 머더보드와의 접속을 도모할 수 없고, 또한, 땜납 볼(4)이 낮은 부분에서는, 단자간의 쇼트를 야기하게 된다.
한편, 본 예에서는, 도 1 또는 도 2에 나타낸 바와 같은 2층 구조가 아니라, 배선 기판(131)의 상방과 하방을 사이에 끼우도록, 또한, 배선 기판(131)의 내부에도, 단일의 밀봉 수지(46)가 설치되어 있기 때문에, 재료의 물성값의 차이에 기인하는 반도체 장치(130)의 휘어짐의 발생을 방지할 수 있어, 반도체 장치(130)로서 구조 강도를 향상시킬 수 있다.
그런데, 도 11을 재차 참조하면, 도 11에 나타낸 예에서는, 배선 기판(91)의 하면에서의 땜납 볼 배열 설치 개소(110) 이외의 개소의 레지스트층(99)에는 복수의 홈(115)이, 당해 면 위에서 대략 격자 형상으로 형성되고, 홈(115)의 폭은 모두 거의 일정하게 형성되어 있지만, 본 발명에서 홈(115)의 형상에 특별히 제한은 없다.
홈(115)의 폭을 일정하게 하지 않고, 소정 변화를 가함으로써, 즉, 반도체 장치(90)의 휘어짐 상황에 의해, 반도체 장치(90)(배선 기판(91))의 중심과 외주 부분에서, 밀봉 수지(46)의 배열 설치 체적을 변화시킴으로써, 배선 기판(91)의 하면측의 밀봉 수지(46)의 영향을 컨트롤할 수 있어, 반도체 장치(90)의 휘어짐량을 저감할 수 있다.
예를 들면, 당해 홈의 형상은, 도 14에 나타낸 형상이라도 좋다. 여기서, 도 14는 도 11에 나타낸 홈(115)의 변형예를 나타낸 배선 기판(151)의 저면도이며, 비어(도시 생략) 및 비어에 접속된 홈(155)에 밀봉 수지(46)가 충전된 상태를 나타낸다. 또한, 도 14에서, 도 11을 참조해서 설명한 배선 기판(91)을 구성하는 부분과 동일 부분에 관해서는 동일 번호를 부여하고, 그 설명을 생략한다.
도 14에 나타낸 예에서는, 배선 기판(151)의 중심측에서 외주 부분을 향함에 따라, 배선 기판(151)의 하면에 배열 설치되는 밀봉 수지(46)의 체적이 커지도록, 홈(155)의 폭이 커지고 있다.
이러한 홈(155)의 형상에 의해, 예를 들면, 배선 기판(151)의 상면에 반도체 소자가 실장된 반도체 장치가, 그 외주부를 향함에 따라서 배선 기판(151)의 상면측으로 휘어 오르는 경우에는, 배선 기판(151)의 상면에 설치되어 있는 밀봉 수지(46)와 배선 기판(151)의 하면 중 외주 부분에 설치되어 있는 체적이 큰 밀봉 수지(46)에 의해, 당해 휘어짐이 복귀하게 되어, 적합하다.
또한, 예를 들면, 배선 기판(151)의 상면에 반도체 소자가 실장된 반도체 장치가, 그 외주부를 향함에 따라서 배선 기판(151)의 하면측으로 휘어 내려가는 경우에는, 배선 기판(151)의 중심측으로부터 외주 부분을 향함에 따라, 배선 기 판(151)의 하면에 배열 설치되는 밀봉 수지(46)의 체적이 작아지도록, 홈(155)의 폭을 작게 함으로써, 당해 휘어짐이 복귀하게 되어, 적합하다.
[반도체 장치의 제조 방법]
다음에, 상술한 각 예의 반도체 장치의 제조 방법에 관하여 설명한다.
1. 반도체 장치의 제 1 예의 제조 방법
도 4에 나타낸 본 발명의 반도체 장치의 제 1 예에 따른 반도체 장치(40)에 있어서는, 우선, 도 15 내지 도 19에 나타낸 공정을 따라서 반도체 장치(40)의 배선 기판(41)이 제조된다. 여기서, 도 15 내지 도 19는, 도 4에 나타낸 배선 기판(41)의 제조 공정을 나타낸 제 1 도 내지 제 5 도이다.
반도체 장치(40)의 배선 기판(41)의 제조에 있어서는, 표면에 구리(Cu)박(箔)이 입혀지고, 유리 에폭시 수지 등의 절연성 수지로 이루어져, 소정의 치수로 절단된 기판 기재(47)를 준비하여(도 15의 (a)), 주지의 기계적 방법 등에 의해 기판 기재(47)에 관통 구멍을 형성한다(도 15의 (b)). 이러한 관통 구멍이 비어(53)로서 기능한다.
다음에, 구리(Cu)박이 입혀진 기판 기재(47)의 표면(상면) 및 이면(하면)과 상기 관통 구멍의 내벽에, 구리(Cu)로 이루어지는 층을 무전해 도금 처리에 의해 형성한다(도 15의 (c)). 이 공정에 의해, 구리(Cu)박이 입혀진 기판 기재(47)의 표면(상면) 및 이면(하면)에 형성된 구리(Cu)로 이루어지는 층이 배선층(48A, 48B)을 구성하고, 상기 관통 구멍의 내벽에 형성된 구리(Cu)로 이루어지는 부위가 배선부(51)를 구성한다.
그런 후, 예를 들면, 실리콘계 수지, 아크릴계 수지 또는 에폭시계 수지 등으로 이루어지는 비어 매립용 수지(52)의 구멍 매립 잉크를 주지의 인쇄법에 의해 상기 관통 구멍에 형성하고, 또한 그 관통 구멍으로부터 돌출 형성된 돌기물을 구멍 매립 연마하여, 상기 관통 구멍에 비어 매립용 수지(52)가 충전된 상태가 형성된다(도 16의 (d)).
다음에, 배선층(48A, 48B) 위 및 비어 매립용 수지(52)가 외부에 노출되어 있는 면에 감광성 필름(드라이 필름)(200)을 부착하고(도 16의 (e)), 또한, 당해 감광성 필름(200) 위에 포토마스크(205)를 설치하여 자외선에 노광시켜서, 노광 부분의 감광성 필름(200)의 감광층을 광 경화시킨다(도 16의 (f)).
다음에, 포토마스크(205)를 떼내어 감광성 필름(200)을 벗기고, 노광 완료된 감광성 필름(200)의 감광층을 현상하여 노광되지 않은 부분의 감광층을 제거한다(도 17의 (g)). 잔존하는 경화된 감광층이 배선층(48A, 48B)의 보호재(레지스트)로서 기능한다.
다음에, 상기 보호재(레지스트)에 피복되어 있지 않은 개소의 배선층(48A, 48B)을 에칭에 의해 제거하고(도 17의 (h)), 이어서, 상기 보호재(레지스트)를 박리한다. 그 결과, 상기 보호재(레지스트) 아래에 위치하고 있던 부분의 배선층(48A, 48B)은 잔존하고, 이에 따라, 배선층(48A, 48B)의 패턴이 형성된다(도 17의 (i))
그런 후, 기판 기재(47)의 상면 및 이면과, 배선층(48A, 48B)의 표면에, 금(Au) 등의 마스크에 의한 레지스트 형성, 이어서, 노광 및 현상의 각 처리를 거 쳐서, 배선층(48A, 48B)의 소정 개소에 니켈(Ni)/금(Au) 도금(210)이 설치되고, 상기 마스크가 박리된다. 이 상태를, 도 18의 (j)에 나타낸다.
이어서, 기판 기재(47)의 상면 및 이면과, 배선층(48A, 48B)의 표면에, 잉여의 배선 기판을 제거하기 위해서, 잉여 배선 에칭용 마스크를 형성하기 위해, 기판 양면에 감광성 필름(드라이 필름)을 부착하고, 또한, 당해 감광성 필름 위에 포토마스크를 설치하여 자외선을 노광시키고, 노광 부분의 감광성 필름의 감광층을 광 경화시킨다.
다음에, 포토마스크를 떼내어 감광성 필름을 벗기고, 노광 완료된 감광성 필름의 감광층을 현상하여, 노광되지 않은 부분의 감광층을 제거한다. 잔존하는 경화된 감광층이 배선층의 보호재(레지스트)로서 기능한다.
다음에, 상기 보호재에 피복되어 있지 않은 개소의 배선층을 에칭에 의해 제거하고, 이어서, 상기 보호재(레지스트)를 박리한다. 그 결과, 상기 보호재 아래에 위치하고 있던 부분의 배선층은 잔존하고, 잉여 배선은 제거된다. 이에 따라, 배선층 패턴이 형성된다. 이 상태를, 도 18의 (k)에 나타낸다.
그런 후, 기판 기재(47)의 상면 및 이면과, 배선층(48A, 48B)의 표면에, 감광성 재료로 이루어지는 솔더 레지스트 등의 레지스트층(49A, 49B)을 형성한다(도 18의 (l))。
다음에, 상기 레지스트층(49A, 49B) 중, 개구가 필요한 개소, 즉, 비어(53)에 충전된 비어 매립용 수지(52)의 상면 및 후 공정에서 땜납 볼(44)이 배열 설치되는 개소 등을, 솔더 레지스트 필름(215)에 의해 마스크하여 자외선에 노광시키 고, 노광 부분의 솔더 레지스트(49A, 49B)를 광 경화시킨다(도 19의 (m)). 이 때, 비어(53)에 충전된 비어 매립용 수지(52)의 상면에 대해서는, 마스크 직경이, 비어(53)의 관통 구멍의 직경보다도 크고, 비어(53)의 관통 구멍을 둘러싸고, 배선층(48A)에 접속하는 비어 랜드(55)의 직경보다도 작아지도록 설정된다.
다음에, 상기 솔더 레지스트 마스크(215)를 떼내어, 현상 처리를 실시해서 노광되지 않은 부분, 즉, 비어(53)에 충전된 비어 매립용 수지(52)의 상면 및 후 공정에서 땜납 볼(44)이 배열 설치되는 개소 등의 솔더 레지스트(49A, 49B)를 제거한다(도 19의 (n)). 이 결과, 비어(53)의 내부에 충전된 비어 매립용 수지(52) 위에서는, 직경이 비어(53)의 관통 구멍의 직경보다도 크고, 비어(53)의 관통 구멍을 둘러싸고, 배선층(48A)에 접속하는 비어 랜드의 직경보다도 작은 개구가 레지스트층(49A)에 형성된다.
이와 같이 하여, 도 4 및 도 5에 나타낸 구조를 구비한 배선 기판(41)이 완성된다.
이 후, 주지와 같이, 당해 배선 기판(41)의 상면에 반도체 소자(42)를 다이본딩 필름 등의 다이본딩재(43)를 통해서 탑재하고, 본딩 와이어(45)에 의해, 반도체 소자(42)와 배선 기판(41)을 접속하고, 배선 기판(41)의 상방을 실리콘계 수지, 아크릴계 수지 또는 에폭시계 수지 등의 밀봉 수지(46)로 밀봉한다. 그 후, 배선체 기판(41)의 다른 쪽 주면(하면)에는 땜납을 주체로 하는 구형상 전극 단자 등의 외부 접속 단자가 되는 땜납 볼(44)을 복수 그리드 형상으로 배열 설치하고, 수지 밀봉된 반도체 소자(42) 및 당해 반도체 소자(42)로부터 도출된 본딩 와이어(45)를 1개의 단위로서, 다이싱 소(dicing saw)를 사용한 다이싱 등에 의해 개편화(個片化)하여, 도 4에 나타낸 개개의 반도체 장치(40)가 완성된다.
이와 같이, 본 예의 방법에 의하면, 비어(53)를 구성하는 관통 구멍이 형성되고, 그 관통 구멍에 비어 매립용 수지(52)를 충전시킨 기판을 준비하여, 이러한 배선 기판(41)에 주지의 처리를 실시함으로써, 도 4 및 도 5에 나타낸 구조를 구비한 배선 기판(41)을 용이하게 제조할 수 있다. 그리고, 이러한 배선 기판(41)에 주지의 처리를 실시함으로써, 도 4에 나타낸 구조를 구비한 반도체 장치(40)를 용이하게 제조할 수 있다. 따라서, 본 예의 방법에 의하면, 간이한 방법으로, 저비용으로, 도 4에 나타낸 구조를 구비한 반도체 장치를 용이하게 제조할 수 있다.
2. 반도체 장치의 제 2 예의 제조 방법
다음에, 본 발명의 반도체 장치의 제 2 예에 따른 반도체 장치(130)의 제조 방법에 대해서, 도 20을 참조하여 설명한다. 여기서, 도 20은, 본 발명의 반도체 장치의 제 2 예에 따른 반도체 장치(130)의 제조 공정을 나타낸 도면이다.
도 20을 참조하면, 본 예에서는 우선, 상면에 반도체 소자(42)를 다이본딩 필름 등의 다이본딩재(43)(도 13 참조)를 통하여 탑재하고, 본딩 와이어(45)에 의해, 상기 반도체 소자(42)와 접속된 배선 기판(131)이, 금형 장치의 상부 금형(250)과 하부 금형(255) 사이에 세트된다(도 20의 (a)).
이 때, 주지의 기판 제조 방법에 의해, 배선 기판(131)에는 관통 구멍인 비어(103)가 형성되고, 배선 기판(131)의 하면에서의 땜납 볼 배열 설치 개소(110) 이외의 개소의 레지스트층(99)에는, 비어(103)의 하부와 접속하여 복수의 홈(120) 이 형성되어 있다. 또한, 홈의 형상으로서, 주지의 기판 제조 방법에 의해, 홈의 형상을 도 11에 나타낸 홈(115) 및 도 14에 나타낸 홈(155)의 형상으로 형성할 수 있다.
배선 기판(131)의 하면과 하부 금형(255) 사이에는, 예를 들면, 폴리테트라 플루오로에틸렌(PTFE)등, 플루오르계 재료로 이루어지는 시트(260)를 개재시킨다.
또한, 시트(260)는 소정의 탄성력을 가지며, 시트(260)의 탄성 효과에 의해, 배선 기판(131)의 하면과 하부 금형(255)의 밀착성이 향상하여, 양자간에 간격이 형성되는 것을 방지할 수 있다. 따라서, 다음 공정에서 상부 금형(250)과 하부 금형(255) 사이에 밀봉 수지(46)를 충전할 때에, 배선 기판(131)의 하면의 레지스트층(99)에 형성된 홈(120)으로부터 밀봉 수지(46)가 비어져 나와 하부 금형(255)에 접착되어 버리는 것을 회피할 수 있다.
다음에, 상부 금형(250)과 하부 금형(255)을 형(型) 폐쇄하고, 트랜스퍼몰드, 즉, 상부 금형(250)과 하부 금형(255) 사이에 밀봉 수지(46)를 충전한다(도 20의 (b)). 도 20의 (b)에서 점선으로 둘러싼 부분을, 도 20의 (c)에 확대하여 나타낸다.
도 20의 (c)를 참조하면, 금형(250)과 하부 금형(255) 사이, 즉, 캐비티 내에 충전된 밀봉 수지(46)는, 배선 기판(46)의 상방을 유동하고, 또한, 비어(103)의 관통 구멍 내에 충전되고, 또한, 홈(120)으로도 유동한다.
즉, 비어(103)의 관통 구멍 내에의 밀봉 수지(46)의 충전은, 배선 기판(91)의 상방을 밀봉 수지(46)에 의해 수지 밀봉할 때에 행해져, 배선 기판(91)의 상방 과 비어(103)의 관통 구멍 내는, 밀봉 수지(46)에 의한 일체 성형이 된다.
홈(120)은, 밀봉 수지(46)가 비어(103)에 주입될 때에, 비어(103)의 관통 구멍 내의 공기가 방출되는 경로로서 기능한다. 따라서, 배선 기판(131)의 상방을 밀봉 수지(46)에 의해 수지 밀봉하는 동시에 비어(103)의 관통 구멍 내에 밀봉 수지(46)를 충전할 때에, 비어(103)의 관통 구멍 내의 공기가 홈(120)으로 방출되어, 비어(103)의 관통 구멍 내로 밀봉 수지(46)가 유동하기 쉬워진다. 즉, 소위 몰드 금형에서 말하면, 홈(120)은 벤트로서 기능하고, 그 홈(120)이 형성되어 있는 것에 의해, 비어(103)에 밀봉 수지(46)가 확실히 충전된다.
밀봉 수지(46)가, 배선 기판(46)의 상방, 비어(103)의 관통 구멍 내 및 홈(120) 내에 모두 충전되면 수지 밀봉 처리가 완료된다.
그 후, 배선체 기판(131)의 다른 쪽 주면(하면)에는 땜납을 주체로 하는 구형상 전극 단자 등의 외부 접속 단자가 되는 땜납 볼(44)을 복수 그리드 형상으로 배열 설치하고, 수지 밀봉된 반도체 소자(42) 및 그 반도체 소자(42)로부터 도출된 본딩 와이어(45)를 1개의 단위로서, 다이싱 소를 사용한 다이싱 등에 의해 개편화하여, 도 4에 나타낸 개개의 반도체 장치(130)가 완성된다.
이와 같이, 본 예의 방법에 의하면, 미리 비어(103) 및 홈(115, 120, 155)을 형성한 배선 기판(91, 131, 151)을 준비하고, 반도체 장치(90, 130)의 제조 공정에서의 수지 밀봉 처리에 의해, 배선 기판(91, 131, 151)의 상방을 수지 밀봉할 때에, 비어(103) 및 홈(115, 120, 155)에 밀봉 수지(46)를 충전하는 것만으로, 배선 기판(91, 131, 151)의 상방에 설치된 밀봉 수지(46)와 동일한 수지를 비어(103)에 충전한 구조를 얻을 수 있어, 간편한 방법으로, 신뢰성이 향상된 반도체 장치를 제조할 수 있다.
이상, 본 발명의 실시예에 대해서 상세히 설명했지만, 본 발명은 특정한 실시예에 한정되는 것이 아니라, 특허 청구 범위에 기재된 본 발명의 요지의 범위 내에서, 각종 변형 및 변경이 가능하다.
이상의 설명에 관하여, 이하의 항을 더 개시한다.
(부기 1)
비어가 형성된 배선 기판과,
상기 배선 기판 위에 배열 설치된 반도체 소자와,
상기 비어 위에 위치하는 부분은 개구되고, 상기 배선 기판의 표면을 피복하는 레지스트층과,
상기 개구부 위, 상기 레지스트층을 덮고, 상기 반도체 소자를 밀봉하는 밀봉 수지를 갖는 것을 특징으로 하는 반도체 장치.
(부기 2)
부기 1 기재의 반도체 장치로서,
상기 비어의 내부에는, 상기 밀봉 수지와 다른 물성을 갖는 수지가 설치되어 있는 것을 특징으로 하는 반도체 장치.
(부기 3)
부기 1 또는 2 기재의 반도체 장치로서,
상기 레지스트층의 개구 직경은, 상기 비어의 관통 구멍의 직경보다도 크고, 또한, 비어 랜드의 직경보다도 작은 것을 특징으로 하는 반도체 장치.
(부기 4)
부기 3 기재의 반도체 장치로서,
상기 비어 랜드의 직경은, 상기 레지스트층의 상기 개구 직경의 1.2 내지 1.5배의 크기인 것을 특징으로 하는 반도체 장치.
(부기 5)
부기 1 기재의 반도체 장치로서,
상기 비어 내에 상기 밀봉 수지가 충전되어 있는 것을 특징으로 하는 반도체 장치.
(부기 6)
부기 5 기재의 반도체 장치로서,
상기 배선 기판의 이면을 피복하는 레지스트층에, 상기 비어에 접속한 홈부가 형성되어 있고,
당해 홈부에, 상기 밀봉 수지가 설치되어 있는 것을 특징으로 하는 반도체 장치.
(부기 7)
부기 6 기재의 반도체 장치로서,
상기 홈부는, 상기 배선 기판의 이면을 피복하는 상기 레지스트층 중, 외부 접속 단자가 배열 설치되는 개소를 제외한 개소에, 형성되어 있는 것을 특징으로 하는 반도체 장치.
(부기 8)
부기 6 또는 7 기재의 반도체 장치로서,
상기 홈부의 폭은 일정하지 않은 것을 특징으로 하는 반도체 장치.
(부기 9)
부기 8 기재의 반도체 장치로서,
상기 홈부에 배열 설치되는 상기 밀봉 수지의 체적이 상기 배선 기판의 중심측으로부터 외주 부분을 향함에 따라서 커지도록, 상기 홈부의 폭은 커지고 있는 것을 특징으로 하는 반도체 장치
(부기 10)
부기 8 기재의 반도체 장치로서,
상기 홈부에 배열 설치되는 상기 밀봉 수지의 체적이 상기 배선 기판의 중심측으로부터 외주 부분을 향함에 따라서 작아지도록, 상기 홈부의 폭은 작아지고 있는 것을 특징으로 하는 반도체 장치.
(부기 11)
부기 6 내지 부기 10 중 어느 한 기재의 반도체 장치로서,
상기 홈부에 설치된 상기 밀봉 수지의 상면은, 상기 배선 기판의 이면을 피복하는 레지스트층의 상면과 대략 동일면을 형성하고 있는 것을 특징으로 하는 반도체 장치.
(부기 12)
비어가 형성된 배선 기판에 반도체 소자가 실장되어 밀봉 수지에 의해 밀봉 된 구조를 갖는 반도체 장치의 제조 방법으로서,
상기 비어에 비어 매립용 수지가 충전된 상기 배선 기판의 표면에 레지스트층을 형성하는 공정과,
상기 레지스트층을 감광하여 현상함으로써, 상기 레지스트층 중 상기 비어 위에 위치하는 부분을 개구하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 13)
부기 12 기재의 반도체 장치의 제조 방법으로서,
상기 레지스트층의 개구 직경이, 상기 비어의 관통 구멍의 직경보다도 크고, 또한, 비어 랜드의 직경보다도 작아지도록, 상기 레지스트층 중 상기 비어 위에 위치하는 부분을 개구하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 14)
비어가 형성된 배선 기판에 반도체 소자가 실장되어 밀봉 수지에 의해 밀봉된 구조를 갖는 반도체 장치의 제조 방법으로서,
상기 밀봉 수지를 이용하여 상기 배선 기판의 상방을 밀봉하는 수지 밀봉 공정을 포함하고,
상기 수지 밀봉 공정에 의해, 상기 밀봉 수지와 동일한 수지를 상기 비어에 충전하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 15)
부기 14 기재의 반도체 장치의 제조 방법으로서,
상기 배선 기판의 이면을 피복하는 레지스트층에, 상기 비어에 접속한 홈부가 형성되어 있고,
상기 수지 밀봉 공정에 의해, 상기 비어에 충전된 상기 밀봉 수지는 상기 홈부로 유동하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 16)
상면에 반도체 소자가 실장되고, 밀봉 수지에 의해 상기 반도체 소자와 함께 상방이 밀봉되는 배선 기판으로서,
그 배선 기판의 내부를 관통하여 형성된 비어와,
그 배선 기판의 표면을 피복하는 레지스트층을 가지며,
상기 레지스트층 중 상기 비어 위에 위치하는 부분은 개구되어 있고, 상기 밀봉 수지가 설치되는 것을 특징으로 하는 배선 기판.
(부기 17)
부기 16 기재의 배선 기판으로서, 상기 비어 내에는, 상기 밀봉 수지가 설치되는 것을 특징으로 하는 배선 기판.
(부기 18)
부기 17 기재의 배선 기판으로서,
상기 배선 기판의 이면을 피복하는 레지스트층에, 상기 비어에 접속한 홈부가 형성되어 있고,
그 홈부에, 상기 밀봉 수지가 설치되는 것을 특징으로 하는 배선 기판.
도 1은 종래의 반도체 장치의 구조를 나타낸 도면.
도 2는 도 1에 나타낸 반도체 장치의 배선 기판의 구조를 나타낸 도면.
도 3은 도 1에 나타낸 반도체 장치의 문제점을 설명하기 위한 도면.
도 4는 본 발명의 실시예에 따른 반도체 장치의 제 1 예의 구조를 나타낸 도면.
도 5는 도 4에 나타낸 반도체 장치의 배선 기판의 구조를 나타낸 도면.
도 6은 도 5에 나타낸 비어의 내부에 충전된 비어 매립용 수지 위에서의 레지스트층의 개구 직경을 설명하기 위한 평면도.
도 7은 도 6에 나타낸 구조의 효과를 설명하기 위한 제 1 도.
도 8은 도 6에 나타낸 구조의 효과를 설명하기 위한 제 2 도.
도 9는 본 발명의 실시예에 따른 반도체 장치의 제 2 예의 구조를 나타낸 도면.
도 10은 도 9에 나타낸 반도체 장치의 배선 기판의 구조를 나타낸 도면.
도 11은 도 10에 나타낸 배선 기판의 하면의 레지스트층에 홈이 형성된 상태를 나타낸 배선 기판의 저면도.
도 12는 도 11에 나타낸 구조의 배선 기판의 비어에 밀봉 수지가 충전된 상태를 나타낸 배선 기판의 저면도.
도 13은 배선 기판의 하면에서의 땜납 볼 배열 설치 개소 이외의 개소의 레지스트층에, 비어의 하부와 접속하여 형성되는 홈의 효과를 설명하기 위한 반도체 장치의 단면도.
도 14는 도 11에 나타낸 홈의 변형예를 나타낸 배선 기판의 저면도.
도 15는 도 4에 나타낸 배선 기판의 제조 공정을 나타낸 제 1 도.
도 16은 도 4에 나타낸 배선 기판의 제조 공정을 나타낸 제 2 도.
도 17은 도 4에 나타낸 배선 기판의 제조 공정을 나타낸 제 3 도.
도 18은 도 4에 나타낸 배선 기판의 제조 공정을 나타낸 제 4 도.
도 19는 도 4에 나타낸 배선 기판의 제조 공정을 나타낸 제 5 도.
도 20은 도 13에 나타낸 본 발명의 반도체 장치의 제 2 예의 제조 공정을 나타낸 도면.
도면의 주요 부분에 대한 부호의 설명
40, 90, 130 : 반도체 장치
41, 91, 131, 151 : 배선 기판
42 : 반도체 소자
44 : 땜납 볼
46 : 밀봉 수지
49, 99 : 레지스트층
52 : 비어 매립용 수지
53, 103 : 비어
55 : 비어 랜드
115, 120, 155 : 홈부

Claims (10)

  1. 비어(via)가 형성된 배선 기판과,
    상기 배선 기판 위에 배열 설치된 반도체 소자와,
    상기 비어 위에 위치하는 부분은 개구되고, 상기 배선 기판의 표면을 피복하는 레지스트층과,
    상기 개구부 위, 상기 레지스트층을 덮고, 상기 반도체 소자를 밀봉하는 밀봉 수지를 갖고,
    상기 비어에 의해, 상기 배선 기판의 일면(一面)에 형성된 배선층과 상기 배선 기판의 타면(他面)에 형성된 배선층을 접속하는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 레지스트층의 개구 직경은, 상기 비어의 관통 구멍의 직경보다도 크고, 또한, 비어 랜드(land)의 직경보다도 작은 것을 특징으로 하는 반도체 장치.
  3. 제 1 항에 있어서,
    상기 비어 내에 상기 밀봉 수지가 충전되어 있는 것을 특징으로 하는 반도체 장치.
  4. 제 3 항에 있어서,
    상기 배선 기판의 이면을 피복하는 레지스트층에, 상기 비어에 접속한 홈부가 형성되어 있고,
    당해 홈부에, 상기 밀봉 수지가 설치되어 있는 것을 특징으로 하는 반도체 장치.
  5. 제 4 항에 있어서,
    상기 홈부는, 상기 배선 기판의 이면을 피복하는 상기 레지스트층 중, 외부 접속 단자가 배열 설치되는 개소를 제외한 개소에, 형성되어 있는 것을 특징으로 하는 반도체 장치.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 홈부의 폭은 일정하지 않은 것을 특징으로 하는 반도체 장치.
  7. 제 4 항 또는 제 5 항에 있어서,
    상기 홈부에 설치된 상기 밀봉 수지의 상면은, 상기 배선 기판의 이면을 피복하는 레지스트층의 상면과 동일면을 형성하고 있는 것을 특징으로 하는 반도체 장치.
  8. 비어가 형성된 배선 기판에 반도체 소자가 실장되어 밀봉 수지에 의해 밀봉된 구조를 갖는 반도체 장치의 제조 방법으로서,
    상기 비어에 비어 매립용 수지가 충전된 상기 배선 기판의 표면에 레지스트층을 형성하는 공정과,
    상기 레지스트층을 감광하여 현상함으로써, 상기 레지스트층 중 상기 비어 위에 위치하는 부분을 개구하는 공정을 포함하고,
    상기 비어에 의해, 상기 배선 기판의 일면에 형성된 배선층과 상기 배선 기판의 타면에 형성된 배선층을 접속하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 비어가 형성된 배선 기판에 반도체 소자가 실장되어 밀봉 수지에 의해 밀봉된 구조를 갖는 반도체 장치의 제조 방법으로서,
    상기 밀봉 수지를 이용하여 상기 배선 기판의 상방을 밀봉하는 수지 밀봉 공정을 포함하고,
    상기 수지 밀봉 공정에 의해, 상기 밀봉 수지와 동일한 수지를 상기 비어에 충전하고,
    상기 비어에 의해, 상기 배선 기판의 일면에 형성된 배선층과 상기 배선 기판의 타면에 형성된 배선층을 접속하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제 9 항에 있어서,
    상기 배선 기판의 이면을 피복하는 레지스트층에, 상기 비어에 접속한 홈부가 형성되어 있고,
    상기 수지 밀봉 공정에 의해, 상기 비어에 충전된 상기 밀봉 수지는 상기 홈부로 유동하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020080023744A 2007-03-16 2008-03-14 반도체 장치 및 그 제조 방법 KR100964833B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00069349 2007-03-16
JP2007069349A JP5135835B2 (ja) 2007-03-16 2007-03-16 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20080084714A KR20080084714A (ko) 2008-09-19
KR100964833B1 true KR100964833B1 (ko) 2010-06-24

Family

ID=39761845

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080023744A KR100964833B1 (ko) 2007-03-16 2008-03-14 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US7872360B2 (ko)
JP (1) JP5135835B2 (ko)
KR (1) KR100964833B1 (ko)
CN (1) CN101266962B (ko)
TW (1) TWI368306B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062232A (ja) * 2008-09-02 2010-03-18 Nec Electronics Corp 素子の機能部を露出させた半導体装置の製造方法
TWI453878B (zh) * 2009-01-10 2014-09-21 Unimicron Technology Corp 封裝基板及其製法
JP2011176234A (ja) * 2010-02-25 2011-09-08 Citizen Electronics Co Ltd 半導体発光装置
US8718720B1 (en) * 2010-07-30 2014-05-06 Triquint Semiconductor, Inc. Die including a groove extending from a via to an edge of the die
JP2013118230A (ja) * 2011-12-01 2013-06-13 Canon Inc 固体撮像装置
JP5794156B2 (ja) * 2012-01-24 2015-10-14 株式会社デンソー モールドパッケージの製造方法
TWI553805B (zh) * 2012-07-23 2016-10-11 矽品精密工業股份有限公司 半導體封裝件之製法
JP2014116513A (ja) * 2012-12-11 2014-06-26 Denso Corp 電子装置
KR20160008051A (ko) * 2014-07-11 2016-01-21 삼성전자주식회사 패키지 기판 및 반도체 패키지의 제조방법
JP6690918B2 (ja) 2015-10-16 2020-04-28 日本特殊陶業株式会社 加熱部材、静電チャック、及びセラミックヒータ
JP6875514B2 (ja) * 2017-05-26 2021-05-26 三菱電機株式会社 半導体装置
CN114424334A (zh) * 2020-05-29 2022-04-29 深圳市汇顶科技股份有限公司 一种芯片封装结构、方法及芯片模组
US11785707B2 (en) * 2021-01-21 2023-10-10 Unimicron Technology Corp. Circuit board and manufacturing method thereof and electronic device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124344A (ja) * 1998-10-12 2000-04-28 Matsushita Electronics Industry Corp 樹脂封止型半導体装置及びその製造方法
KR100867968B1 (ko) 2006-06-09 2008-11-11 후지쯔 마이크로일렉트로닉스 가부시키가이샤 반도체 장치, 그의 제조 방법 및 그의 실장 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982835A (ja) * 1995-09-11 1997-03-28 Shinko Electric Ind Co Ltd 回路基板および多層回路基板
JPH09326544A (ja) 1996-06-04 1997-12-16 Mitsubishi Electric Corp ベアチップ実装用基板およびその製造方法
JP3784976B2 (ja) * 1998-12-22 2006-06-14 ローム株式会社 半導体装置
US6518678B2 (en) * 2000-12-29 2003-02-11 Micron Technology, Inc. Apparatus and method for reducing interposer compression during molding process
EP1367875A4 (en) * 2001-03-07 2008-07-30 Sony Corp PRINTED CIRCUIT BOARD PASTILLE, METHOD OF MANUFACTURING THE PRINTED CIRCUIT BOARD, AND METHOD FOR MOUNTING THE SAME
JP2005322659A (ja) * 2004-05-06 2005-11-17 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法ならびに半導体装置
JP4901384B2 (ja) * 2006-09-14 2012-03-21 パナソニック株式会社 樹脂配線基板とそれを用いた半導体装置および積層型の半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124344A (ja) * 1998-10-12 2000-04-28 Matsushita Electronics Industry Corp 樹脂封止型半導体装置及びその製造方法
KR100867968B1 (ko) 2006-06-09 2008-11-11 후지쯔 마이크로일렉트로닉스 가부시키가이샤 반도체 장치, 그의 제조 방법 및 그의 실장 방법

Also Published As

Publication number Publication date
JP5135835B2 (ja) 2013-02-06
CN101266962A (zh) 2008-09-17
TW200847370A (en) 2008-12-01
TWI368306B (en) 2012-07-11
KR20080084714A (ko) 2008-09-19
US20080224333A1 (en) 2008-09-18
CN101266962B (zh) 2011-02-02
US7872360B2 (en) 2011-01-18
JP2008235368A (ja) 2008-10-02

Similar Documents

Publication Publication Date Title
KR100964833B1 (ko) 반도체 장치 및 그 제조 방법
JP6057190B2 (ja) 半導体要素又はパッケージの製造方法
US6486562B1 (en) Circuit device with bonding strength improved and method of manufacturing the same
US6528869B1 (en) Semiconductor package with molded substrate and recessed input/output terminals
US6441500B1 (en) Semiconductor device having resin members provided separately corresponding to externally connecting electrodes
KR100483642B1 (ko) 반도체장치및반도체장치의제조방법
KR100216642B1 (ko) 반도체장치 및 그 제조방법
EP1207727A2 (en) Compliant laminate connector
KR100449307B1 (ko) 반도체 장치 및 그 제조 방법
JP2000340713A (ja) 半導体パッケージ及びその製造方法
US5736789A (en) Ball grid array casing for integrated circuits
JP2019057590A (ja) 半導体素子用基板及びその製造方法、半導体装置及びその製造方法
US6432746B2 (en) Method for manufacturing a chip scale package having slits formed on a substrate
US20020119595A1 (en) Semiconductor package using tape circuit board with a groove for preventing encapsulant from overflowing and manufacturing method thereof
US6809407B2 (en) Semiconductor device
KR100629887B1 (ko) 금속 칩스케일 반도체패키지 및 그 제조방법
KR20030085449A (ko) 개량된 플립 칩 패키지
JP4045708B2 (ja) 半導体装置、電子回路装置および製造方法
KR20020095753A (ko) 반도체 패키지 및 그 제조 방법
JP2006210796A (ja) 回路装置およびその製造方法
KR100520443B1 (ko) 칩스케일패키지및그제조방법
JP3623641B2 (ja) 半導体装置
JPH10154768A (ja) 半導体装置及びその製造方法
JP2001358253A (ja) Ｂｇａ型半導体装置
JPH09205164A (ja) 半導体チップパッケージ及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 10