CN101266962A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101266962A
CN101266962A CNA2008100836713A CN200810083671A CN101266962A CN 101266962 A CN101266962 A CN 101266962A CN A2008100836713 A CNA2008100836713 A CN A2008100836713A CN 200810083671 A CN200810083671 A CN 200810083671A CN 101266962 A CN101266962 A CN 101266962A
Authority
CN
China
Prior art keywords
guide hole
wiring plate
semiconductor device
resist layer
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100836713A
Other languages
English (en)
Other versions
CN101266962B (zh
Inventor
深泽则雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101266962A publication Critical patent/CN101266962A/zh
Application granted granted Critical
Publication of CN101266962B publication Critical patent/CN101266962B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

公开了一种半导体器件及其制造方法，半导体器件包括：布线板，其中形成有导孔；半导体元件，设置在布线板上；抗蚀剂层，覆盖布线板的表面，所述抗蚀剂层在位于所述导孔上的部分具有开口；以及密封树脂，覆盖所述开口中的所述导孔的表面以及所述抗蚀剂层，并密封所述半导体器件。本发明能够降低半导体器件的翘曲量，防止导孔上的密封树脂分离，并提高布线板与母板之间连接的可靠性。

Description

半导体器件及其制造方法
相关申请的交叉参考
本申请基于2007年3月16日提交的日本在先专利申请No.2007-069349，并通过参考将该申请的全部内容合并于此。
技术领域
本发明一般地涉及一种半导体器件及其制造方法，尤其涉及一种在形成有导孔(via)的布线板上安装并以树脂密封半导体元件的半导体器件及其制造方法。
背景技术
随着电子设备的尺寸变小、密度变大、功能性变强，要求电子部件的尺寸和厚度减小。响应这种要求，提出表面安装封装(包括球栅格阵列(BGA))，由于封装的表面安装面积通过减小尺寸而减少，所以出色地用于半导体器件的高密度装配。
图1A和图1B为示出传统的半导体器件的结构的示意图。具体而言，图1A为半导体器件的剖视图，图1B为图1A中虚线包围部分的放大图。为了描述的方便，在图1B中仅示出一个焊球。
参照图1，半导体器件10具有这样的结构：在布线板1的一个主表面(上表面)上安装有半导体元件2，在半导体元件2与布线板1之间插入有芯片接合材料3(例如芯片接合膜)，在布线板1的另一个主表面(下表面)上以栅格状的方式设置有多个焊球4，焊球4主要由焊料形成，并充当外部连接端子(例如球形电极端子)。
通过使用硅(Si)半导体衬底的已知半导体制造工艺形成半导体元件2。在半导体元件2的上表面上设置有外部连接焊盘(未示出)，由金(Au)等材料形成的接合导线5连接外部连接焊盘。半导体元件2通过接合导线5电连接到布线板1。
布线板1的上侧用密封树脂6(例如环氧树脂)密封。
这样，半导体器件10中将半导体元件2与布线板1、接合导线5以及密封树脂6封装在一起(成为模块)。
这里还参照图2A、图2B对布线板1的结构给出详细描述。图2A和图2B为示出图1A、图1B所示的半导体器件10的布线板1的结构的示意图。具体而言，图2A为布线板1的平面图，为了描述的方便，其中未示出抗蚀剂层。图2B为图2A中的布线板1沿着线A-A的剖视图。
布线板1(也可称作插线板)是支撑板，包括由绝缘树脂(例如玻璃环氧树脂)形成的板基7以及由铜(Cu)等材料制成的布线(互连)层8A，布线层8A设置在板基7的表面(上表面)上。
布线层8A上除了接合导线5所连接的区域之外，用抗蚀剂层9A选择性地覆盖。也就是说，布线板1上的抗蚀剂图案(抗蚀剂图案上安装半导体器件2)具有这样的结构：图案的处于布线板1通过导线接合而与半导体器件2电连接处的那部分是开口的(open)，而其它部分用抗蚀剂层9A覆盖。
在布线板1的另一主表面(下表面)还设置由铜(Cu)等材料形成的布线(互连)层8B，布线层8B用抗蚀剂层9B选择性地覆盖。也就是说，在布线板1下表面上的抗蚀剂图案中，只有与布线层8B的充当装配端子的部分对应的部分开口，用于电连接，焊球4就设置在布线层8B的通过抗蚀剂图案的开口部分而暴露的部分上。
导孔13形成在布线板1内。在每个导孔13中，形成通孔(through hole)且在通孔的外周表面设置布线(互连)部分11。整个通孔经过电镀以保证布线板1各层的电连续性。通孔用导孔填充树脂12(例如环氧树脂)填充。布线层8A与设置有焊球4的布线层8B通过导孔13相连接。
这样，传统的半导体器件10具有由布线板1和设置在布线板1上的、包含半导体元件2等部分的密封树脂6形成的双层结构。此外，半导体器件10的布线板1具有这样的结构：用导孔填充树脂12填充的各个导孔13的上侧被抗蚀剂层9A覆盖。
除了图1A、图1B和图2A、图2B所示的配置之外，还提出这样一种电路板，包括绝缘层、导孔和布线图案，导孔形成在绝缘层中且用导电材料填充，布线图案形成在绝缘层的表面上以电连接到所述导电材料，其中，在布线图案中与导孔对应的位置形成直径比导孔小的孔洞(hole)，以与导孔相通。(参见下列的专利文献1)
此外还提出这样一种配置，通过在要安装半导体元件的区域形成不填充导电膏的伪导孔，并用密封树脂填充伪导孔，使得在以倒装芯片接合的方式安装有半导体元件的布线板中，布线板与密封树脂之间的粘合力增加。(参见下列的专利文献2)
[专利文献1]日本特开No.9-82835
[专利文献2]日本特开No.2005-322659
但是，图1A、图1B和图2A、图2B所示的结构有以下问题。
图3A和图3B为示出图1A、图1B所示传统半导体器件10的问题的示意图。图3A为半导体器件10的剖视图，图3B为图3A中虚线包围部分的放大图。
参照图3，用以填充布线板1的导孔13的导孔填充树脂12的热膨胀系数为36×10-6至48×10-6/℃，比密封树脂6的热膨胀系数(13×10-6至16×10-6/℃)或者形成布线板1的布线层8A、8B的铜(Cu)的热膨胀系数(16×10-6/℃)大。
因此，填充导孔13的导孔填充树脂12在半导体器件10组装的时候或者用于封装的加热工艺中膨胀，而经冷却后收缩。因此，在高温时因为上述材料之间热膨胀系数的差异，应力集中在布线板1的导孔13周围。
这里，在密封树脂6与选择性地覆盖布线板1的布线层8A的抗蚀剂层9A互相粘合的界面部分，密封树脂6与抗蚀剂层9A之间的粘合力由于布线板1(当留在预定环境中时吸收了水分)的膨胀或去湿而降低。
此外，集中在布线板1的导孔13周围的应力变得比密封树脂6与抗蚀剂层9A的粘合力大，因此密封树脂6与抗蚀剂层9A之间的粘合不能保持。结果，如图3A和图3B所示，在导孔13上方，抗蚀剂层9A与密封树脂6之间的界面处出现密封树脂6的分离，因此在界面处(导孔13上方)的密封树脂6中形成气隙(在图3A和图3B中用箭头A指出)。
此外，在图1A和图1B所示的传统半导体器件10中，只有布线板1上侧之上的部分用密封树脂6密封，因此半导体器件10具有双层结构，此双层结构由设置在布线板1内的导孔填充树脂12和设置在布线板1上且包含半导体元件2等部分的密封树脂6形成。由于形成半导体器件10的材料具有不同的物理属性值，所以可能在半导体器件10中引起大的翘曲现象。
半导体器件10的这种翘曲现象导致将半导体器件10安装在母板上时，焊球4的垂直位置出现差异。结果，垂直位置高的焊球不能建立与母板的连接，而垂直位置低的焊球可能在端子之间会引起短路。
发明内容
根据本发明的一个实施例，提供一种半导体器件，包括：布线板，其中形成有导孔；半导体元件，设置在布线板上；抗蚀剂层，覆盖布线板的表面，所述抗蚀剂层在位于所述导孔上的部分具有开口；以及密封树脂，覆盖所述开口中的所述导孔的表面以及所述抗蚀剂层，并密封所述半导体器件
根据本发明的一个实施例，提供一种制造半导体器件的方法，所述半导体器件具有安装并用密封树脂密封在布线板上的半导体元件，所述布线板中形成有导孔，所述方法包括以下步骤：在所述布线板的表面上形成抗蚀剂层，其中用导孔填充树脂填充所述导孔；以及通过将所述抗蚀剂层曝光并显影，在所述抗蚀剂层的位于所述导孔上的部分中形成开口。
附图说明
通过结合附图阅读以下的详细描述，本发明的其它目的、特点和优点将变得更加明显，在附图中：
图1A和图1B为示出传统半导体器件的结构的示意图；
图2A和图2B为示出图1A和图1B所示半导体器件的布线板的示意图；
图3A和图3B为说明图1A和图1B所示半导体器件的问题的示意图；
图4A和图4B为示出根据本发明实施例的半导体器件的第一实例的结构的示意图；
图5A和图5B为示出根据本发明实施例的图4A和图4B中所示的半导体器件的布线板的结构的示意图；
图6为说明根据本发明实施例的图5A和图5B中所示的填充导孔的导孔填充树脂上的抗蚀剂层中的开口(open)的直径的平面图；
图7A和图7B为说明根据本发明实施例的图6中所示的结构的一个或多个效果的示意图；
图8A和图8B为说明根据本发明实施例的图6中所示的结构的一个或多个效果的示意图；
图9A和图9B为示出根据本发明实施例的半导体器件的第二实例的结构的示意图；
图10A和图10B为示出根据本发明实施例的图9A和图9B中所示的半导体器件的布线板的结构的示意图；
图11为根据本发明实施例的图10A和图10B中所示的布线板的仰视图，其中，在布线板下表面的抗蚀剂层中形成沟槽；
图12为根据本发明实施例的图11中所示结构的布线板的仰视图，其中用密封树脂填充导孔；
图13为根据本发明实施例的半导体器件的剖视图，用于说明在抗蚀剂层的在布线板的下表面上除了焊球设置部分110之外的部分中形成连接到导孔下端的沟槽的效果；
图14为根据本发明实施例的布线板的仰视图，示出图11中所示沟槽的变型，其中用密封树脂填充导孔(未示出)和连接到导孔的沟槽；
图15A至图15N为示出制造根据本发明实施例的图4A和图4B中所示的布线板的工艺的示意图；以及
图16A至图16C为示出根据本发明实施例的图13中所示半导体器件的第二实例的制造工艺的示意图。
具体实施方式
下面参照附图描述本发明的实施例。
为方便起见，先描述根据本发明实施例的半导体器件，然后描述制造半导体器件的方法。
[半导体器件]
(a)半导体器件的第一实例
图4A和图4B为示出根据本发明实施例的半导体器件的第一实例的结构的示意图。具体而言，图4A为半导体器件的剖视图，图4B为图4A中虚线包围部分的放大图。为了描述的方便，在图4B中仅示出一个焊球。
参照图4A和图4B，半导体器件40包括：布线板41；半导体元件42，安装在布线板41的一个主表面(上表面)上，在半导体元件42与布线板41之间插入有芯片接合材料43(例如芯片接合膜)；以及多个焊球44，以栅格状的方式设置在布线板41的另一个主表面(下表面)上，焊球4主要由焊料形成，并充当外部连接端子(例如球形电极端子)。
通过使用硅(Si)半导体衬底的已知半导体制造工艺形成半导体元件42。在半导体元件42的上表面之上设置有外部连接焊盘(未示出)，由金(Au)等材料形成的接合导线45连接外部连接焊盘。半导体元件42通过接合导线45电连接到布线板41。
布线板41上侧用密封树脂46密封。密封树脂46的实例包括硅树脂、丙烯酸树脂以及环氧树脂，但是密封树脂46不限于这些实例。
这样，半导体器件40具有与布线板41、接合导线45以及密封树脂46封装在一起(成为模块)的半导体元件42。
这里还参照图5A、图5B对布线板41的结构给出详细描述。图5A和图5B为示出图4A、图4B所示的半导体器件40的布线板41的结构的示意图。具体而言，图5A为布线板41的平面图，为了描述的方便，其中未示出抗蚀剂层。图5B为图5A中的布线板41沿着线A-A的剖视图。
布线板41(也可称作插线板)是支撑板，包括由绝缘树脂(例如玻璃环氧树脂)形成的板基47以及由铜(Cu)等材料制成的布线(互连)层48A，布线层48A设置在板基47的表面(上表面)上。
布线层48A上除了接合导线45所连接的区域以及在布线板41内形成的导孔53上的区域之外，用阻焊剂等材料制成的抗蚀剂层49A选择性地覆盖。
也就是说，布线板41上的抗蚀剂图案49(抗蚀剂图案49上安装半导体器件42)在位于通过导线接合而与半导体器件42形成电连接处以及位于导孔53上的图案部分是开口的(具有开口)，但覆盖布线板41上表面的其它部分。在开口部分不设置抗蚀剂层49A，而是直接设置密封树脂46。
在布线板41的另一主表面(下表面)还设置由铜(Cu)等材料形成的布线(互连)层48B，布线层48B用阻焊剂等材料制成的抗蚀剂层49B选择性地覆盖。
也就是说，布线板41下表面上的抗蚀剂层49B是开口的，以允许在充当装配端子的部分能建立电连接。接着设置焊球44，并且与上述开口和布线层48B的暴露部分对应地将导孔53的下部开口。
如上所述，在布线板41内形成导孔53。也就是说，为了电连接布线板41的各层，形成通孔而使得各通孔的外周表面用铜(Cu)镀层或其它材料形成布线(互连)部分51。此外，用导孔填充树脂52填充通孔。
导孔填充树脂52的实例包括硅树脂、丙烯酸树脂以及环氧树脂。本实例中，采用在物理属性等方面与密封树脂46不同的树脂。
布线层48A与上面设置有焊球44的布线层48B通过导孔53相连接。
这样，在半导体器件40的布线板41上，上面安装有半导体元件42并且被密封树脂46密封的抗蚀剂层49A在填充导孔53的导孔填充树脂52上被开口(被去除)。如上所述，应力集中在导孔53的导孔填充树脂52上。在本实例中，这一部分的抗蚀剂层49A被开口(被去除)，并且开口部分被密封树脂46密封。
根据图1A、图1B和图2A、图2B所示的结构，如果集中在布线板1的导孔13周围的应力变得比密封树脂6与抗蚀剂层9A的粘合力大，则密封树脂6与抗蚀剂层9A之间的粘合不能保持，因此，如图3A和图3B所示，在抗蚀剂层9A与位于导孔13上方的密封树脂6之间的界面处出现密封树脂6的分离。另一方面，根据本实例的半导体器件40的布线板41，能够消除这个问题。
也就是说，根据本实例的半导体器件40的布线板41，密封树脂46与对应的导孔53上端之间的粘合为直接粘合，而不是像图1A、图1B和图2A、图2B中所示的结构那样带有插入的抗蚀剂层的间接粘合(根据这种结构难以保证粘合)。因此，与图1A、图1B和图2A、图2B中所示的结构相比，密封树脂46的粘合力增加，因此可防止密封树脂46如图3A和图3B所示出现分离。
此外，像图1A和图1B所示的半导体器件10一样，本实例的半导体器件40具有大体上由设置在布线板41内的导孔填充树脂52和设置在布线板41上的、包含半导体元件42等部分的密封树脂46形成的双层结构。但是，由于在填充导孔53的导孔填充树脂52上抗蚀剂层49A被开口(被去除)，所以可避免导孔填充树脂52上的密封树脂46的粘合力下降。
也就是说，与图1A和图1B所示的结构相比，抗蚀剂层49A与密封树脂46相互粘合的界面部分受到限制。因此，即使在封装半导体器件40的加热工艺中导孔53内出现应力集中，也能够防止导孔填充树脂52上的密封树脂46的粘合力变得比应力小，因此能够防止填充树脂52上的密封树脂46分离。
在本实例中，抗蚀剂层49A在填充导孔53的导孔填充树脂52上形成有开口，并且开口的直径大于对应的导孔53的通孔的直径，小于对应的导孔连接盘(via land)的直径，导孔连接盘为包围导孔53的通孔的布线层48A。参照图6描述这种配置。
这里，图6为说明如图5A和图5B所示的填充导孔53的导孔填充树脂52上的抗蚀剂层49A中的开口的直径的平面图。
参照图6，如上所述，抗蚀剂层49A在填充导孔53的导孔填充树脂52上是开口的(具有开口)。各个开口的直径α确定为大于对应的用导孔填充树脂52填充的导孔53的通孔的直径β，小于对应的导孔连接盘55的直径γ，导孔连接盘55为包围导孔53的通孔的布线层48A(图4A和图4B或者图5A和图5B)。例如将直径α、β、γ确定为满足α∶β∶γ＝1∶(0.4至0.6)∶(0.2至0.5)。
参照图7A、图7B以及图8A、图8B描述这种结构的一个或多个效果。
图7A和图7B为说明图6中所示结构的一个或多个效果的示意图。更具体而言，图7A示出根据本实例的结构，图7B示出抗蚀剂层49A的开口直径α′比对应的导孔连接盘55的直径γ大的情况下的结构。在图7A和图7B中，下方的图示出上方的图沿着线X-X的剖视图。
图8A、图8B为说明图6中所示结构的一个或多个效果的示意图，分别示出了图7A的结构和图7B的结构，其中半导体元件42安装在抗蚀剂层49A上，在半导体元件42与抗蚀剂层49A之间插入有芯片接合材料43(例如芯片接合膜)。在图8A和图8B中，右方的图为左方的图中虚线所示部分的放大图。
参照图7A和图7B，在图7A所示的情况下抗蚀剂层49A的上表面的垂直位置与导孔53的上表面的垂直位置之间的高度差(垂直差)与在图7B所示的情况下抗蚀剂层49A的上表面的垂直位置与板基47的上表面的垂直位置之间的高度差(垂直差)相比要小，图7A所示的情况即抗蚀剂层49A的开口直径α确定为大于用导孔填充树脂52填充的导孔53的通孔的直径β，且小于导孔连接盘55的直径γ的情况，图7B所示的情况即抗蚀剂层49A的开口直径α′确定为比导孔连接盘55的直径γ大的情况。
因此，如图8A所示，在图7A所示的结构中将半导体元件42安装在布线板41的抗蚀剂层49A上，在半导体元件42与抗蚀剂层49A之间插入芯片接合材料43(例如芯片接合膜)的情况下，借助插入半导体元件42与抗蚀剂层49A之间的芯片接合材料43，可保证半导体元件42与抗蚀剂层49A的粘合和固定。
另一方面，在图7B所示的情况下，即在抗蚀剂层49A的开口直径α′确定为比导孔连接盘55的直径γ大的情况下，如图8B所示，不能保证由于抗蚀剂层49A的上表面的垂直位置与板基47的上表面的垂直位置之间的垂直差而形成的部分被芯片接合材料43填充。因此，半导体元件42与抗蚀剂层49A的粘合不充分，从而导致如箭头B所示的芯片接合材料43的分离，因此在上述由于垂直差而形成的部分中会产生气隙。
这种气隙会造成芯片接合材料43的粘合力下降，或者加速通过封装吸收水分。通过封装吸收水分并且水分积聚在气隙中是不利的，因为将半导体器件40安装在母板上时焊料接合所必须的加热工艺会导致水分突然蒸发并随后喷发，从而对封装造成损害。
通过确定抗蚀剂层49A的开口直径α使得其大于用导孔填充树脂52填充的导孔53的通孔的直径β并小于导孔连接盘55的直径γ，如图7A所示，可降低抗蚀剂层49A的上表面的垂直位置与导孔53的上表面的垂直位置之间的垂直差，因此可防止产生这种气隙。
参考图8A所示的情况，给出位于半导体元件42下面的导孔53的描述。在这种情况下，关于位于半导体元件42侧面方向的、并且用密封树脂46覆盖(图4A和图4B)的导孔53，因为与上述同样的理由，优选将抗蚀剂层49A的开口直径α确定为使得开口直径α大于用导孔填充树脂52填充的导孔53的通孔的直径β并小于导孔连接盘55的直径γ，如图7A所示，从而降低抗蚀剂层49A的上表面的垂直位置与导孔53的上表面的垂直位置之间的垂直差。
[半导体器件的第二实例]
下面描述根据本发明实施例的半导体器件的第二实例。
图9A和图9B为示出根据本发明实施例的半导体器件的第二实例的结构的示意图。具体而言，图9A为半导体器件的剖视图，图9B为图9A中虚线包围部分的放大图。为了描述的方便，在图1B中仅以图形方式示出一个焊球。
图10A和图10B为示出图9A和图9B中所示的半导体器件90的布线板91的结构的示意图。具体而言，图10A为布线板91的平面图，为了描述的方便，其中未示出抗蚀剂层。图10B为图10A的布线板91沿着线A-A的剖视图。
在图9A和图9B中，与参照图4A和图4B所述的半导体器件40相同的元件用相同的附图标记表示，并省略其描述。
如图9A和图9B所示，本实例的半导体器件90与上述半导体元件的第一实例相同，具有与布线板91、接合导线45以及密封树脂46封装在一起(成为模块)的半导体元件42。但是，布线板91的结构与上述半导体元件40的布线板41的结构不同。
布线板91(也可称作插线板)是支撑板，包括由绝缘树脂(例如玻璃环氧树脂)形成的板基97以及由铜(Cu)等材料制成的布线(互连)层98A，布线层98A设置在板基97的表面(上表面)上。在布线板91的另一主表面(下表面)上还设置由铜(Cu)等材料制成的布线(互连)层98B。
导孔103形成在布线板91内。也就是说，在布线板91内形成多个通孔，使得各个通孔在外周表面具有由铜(Cu)等材料形成的布线(互连)部分101，以将布线层98A与布线层98B电连接。
用阻焊剂等材料制成的抗蚀剂层99选择性地覆盖布线部分101、布线层98A的除了接合导线45所连接的区域之外的区域、以及布线层98B的除了设置焊球44的区域之外的区域。另一方面，在导孔103的通孔的各个上端和下端不设置抗蚀剂层99。
用与设置在布线板91上的相同的密封树脂46填充导孔103的通孔。用密封树脂46填充导孔103的通孔与在布线板91上借助设置密封树脂46来进行树脂密封是并在一起进行的。
这样，通过设置在半导体器件90的布线板91中的导孔103中的布线部分101将布线层98A与布线层98B电连接，同时用密封树脂46填充导孔103的通孔，因此在半导体器件90中设置单一一种密封树脂46。
在图1A、图1B和图2A、图2B所示的结构中，用不同于密封树脂6的导孔填充树脂12填充导孔13，用抗蚀剂层9A覆盖导孔13上侧。如果集中在布线板1的导孔13周围的应力变得比密封树脂6与抗蚀剂层9A的粘合力大，则密封树脂6与抗蚀剂层9A之间的粘合不能保持，因此，如图3A和图3B所示，在抗蚀剂层9A与位于导孔13上的密封树脂6之间的界面处出现密封树脂6的分离。另一方面，根据本实例的半导体器件90的布线板91，能够消除这个问题。
也就是说，鉴于在图1A、图1B和图2A、图2B所示的结构中应力集中在半导体器件10的布线板1的导孔13的导孔填充树脂12的上侧，根据半导体器件90的布线板91，仍然用密封树脂46填充导孔103的通孔，但是在导孔103的通孔上不设置抗蚀剂层99。
因此，导孔103的通孔内具有整体式结构，其中密封树脂46设置在布线板91的上表面之上的抗蚀剂层99上，因此在设置于导孔103的通孔内的树脂与设置在布线板91的上表面之上的抗蚀剂层99上的密封树脂46之间不存在热膨胀系数的差异。
因此，能够避免在图1A、图1B和图2A、图2B所示的结构中，由于填充导孔13的导孔填充树脂12的热膨胀系数与密封树脂6之间热膨胀系数的差异造成应力集中在布线板1的导孔13周围。因此，在母板上安装半导体器件90时进行的热处理工艺中，不会降低布线板91的导孔103的可靠性。
此外，由于密封树脂46也设置在导孔103内，所以密封树脂46的粘合面积大于图1A、图1B和图2A、图2B所示的结构。因此，应力几乎不会集中在导孔103上，因此能够防止导孔103上的密封树脂46分离。
在图1A和图1B所示的半导体器件10中，可采用与密封树脂6相同的树脂作为导孔填充树脂12。但是在这种情况下仍然不能避免应力集中在布线板1的导孔13周围，从而造成在抗蚀剂层9A与位于导孔13上的密封树脂6之间的界面处密封树脂6分离的问题。
也就是说，在这种情况下，与密封树脂6相同的胶体形状的树脂是在高温、高压条件下设置在导孔13中加热并固化，之后在半导体器件10的制造工艺中再将密封树脂6设置在布线板1上。因此，在布线板1上设置密封树脂6时，与密封树脂6不同的树脂已经设置在导孔13的通孔中，因此形成不同类型树脂，即导孔填充树脂12和密封树脂6构成的双层结构。因此，不能避免在抗蚀剂层9A与位于导孔13上的密封树脂6之间的界面处密封树脂6分离的问题。
另一方面，根据本实例，在用密封树脂46密封布线板91上侧之上的部分时，上面没有设置抗蚀剂层99的导孔103的通孔也用密封树脂46密封，因此导孔103的通孔内部和设置在布线板91上表面的抗蚀剂层99上的密封树脂46具有整体式结构。因此，在设置于导孔103的通孔内的树脂与设置在布线板91的上表面的抗蚀剂层99上的密封树脂46之间不存在热膨胀系数的差异，因此密封树脂46不分离。
根据本实例，在布线板91下表面(即布线板91的上面设置焊球44的主表面)上的抗蚀剂层99中除了设置焊球44之外的部分，可形成一个或多个沟槽。参照图11至图14对此进行描述。
图11为图10A和图10B所示布线板91的仰视图，在布线板91的下表面的抗蚀剂层99中形成多个沟槽。
参照图11，在布线板91下表面(即布线板91的上面设置焊球44的主表面)上的抗蚀剂层99中除了设置焊球44(焊球设置部分110)之外的部分，以基本上栅格状的方式形成多个沟槽115。此外，沟槽115连接到穿过布线板91形成的导孔103的下端。
沟槽115充当用模子将密封树脂46注入导孔103时，导孔103的通孔内的空气逸出所通过的通道。因此，在布线板91上设置密封树脂46，用密封树脂46密封并填充导孔103的通孔时，导孔103的通孔内的空气逸出到沟槽115中，从而有助于密封树脂46流入导孔103的通孔。也就是说，沟槽115充当所谓的模子中的出口，形成沟槽115保证了导孔103被密封树脂46填充。
图12为图11所示结构的布线板91的仰视图，其中导孔103被密封树脂46填充。
当图11所示结构的布线板91的导孔103被密封树脂46填充时，密封树脂46也流入连接到导孔103下侧的沟槽115，以遮蔽导孔103，如图12所示。
此外，由于沟槽115形成在抗蚀剂层99的除了设置焊球44(焊球设置部分110)之外的部分，所以避免了密封树脂46被提供到设置焊球44的部分(焊球设置部分110)。
参照图13进一步描述在布线板下表面上抗蚀剂层99的除了焊球设置部分110之外的部分中形成连接到导孔103下端的沟槽的效果。
图13为半导体器件130的剖视图，用于说明在布线板的下表面上的抗蚀剂层99中除了焊球设置部分110之外的部分中形成连接到导孔103下端的沟槽的效果。在图13中，与参照图9A和图9B所述的半导体器件90相同的元件用相同的附图标记表示，并省略其描述。
参照图13，在布线板131的下表面上的抗蚀剂层99中除了焊球设置部分110之外的部分中形成连接到导孔103下端的多个沟槽120。
当进行树脂密封时，用以填充导孔103的通孔的密封树脂46流动，以提供到沟槽120中。沟槽120中密封树脂46的上表面与布线板131下表面上的抗蚀剂层99的上表面形成单一平面，且不会通过(流过)设置在焊球设置部分110的焊球44的顶部。因此，将半导体器件130安装在母板(未示出)上时，防止了密封树脂46影响通过设置在布线板131上的焊球进行的连接。结果，能够提高布线板131与母板之间通过焊球44连接的可靠性。
此外，根据本实例，在布线板131上、在设置于布线板131内的导孔103中、以及沟槽120中设置密封树脂，其中沟槽120形成在布线板131下表面上的抗蚀剂层99中除了焊球设置部分110之外的部分中，以连接到导孔103的下端。也就是说，在布线板131的上、下侧设置密封树脂46以保持布线板131，此外，在布线板131内也设置密封树脂46。
如上所述，对于由设置在布线板1内的导孔填充树脂12和设置在布线板1上的、包含半导体元件2等部分的密封树脂6形成的双层结构，如图1A、图1B和图2A、图2B所示，由于布线板1与密封树脂6的物理属性值之间的差异，可能在半导体器件10中引起大的翘曲现象。半导体器件10的这种翘曲现象可导致将半导体器件10安装在母板上时，各焊球4之间的高度(垂直位置)出现差异。结果，垂直位置高的焊球不能建立与母板的连接，而对垂直位置低的焊球来说，在端子之间会引起短路。
另一方面，与图1A、图1B和图2A、图2B所示的双层结构不同，根据本实例，在布线板131的上、下侧设置单一一种密封树脂46以保持布线板131，此外，在布线板131内也设置密封树脂46。结果，能够防止因半导体器件130中的材料的物理属性值之间的差异而引起翘曲现象，因此作为半导体器件，半导体器件130可具有更大的结构强度。
再参照图11，在布线板91的下表面上的抗蚀剂层99中除了焊球设置部分110之外的部分以基本上栅格状的方式形成多个沟槽115，并且在图11的情况下以基本上一致的宽度形成沟槽115。但是，沟槽115不限于特定的形状。
通过对沟槽115的宽度增加一个预定的变化量，即根据半导体器件90的翘曲条件，不将沟槽115的宽度保持一致，就能够使得所设置的密封树脂46的体积在半导体器件90(布线板91)的中心与周围部分不同。因此，能够控制在布线板91下侧的密封树脂46的效果，因此能够降低半导体器件90的翘曲量。
例如，沟槽形状可以如图14所示。图14为布线板151的仰视图，示出图11中所示沟槽115的变型，其中用密封树脂填充导孔(未示出)和连接到导孔的沟槽155。在图14中，与参照图11所述的布线板91相同的元件用相同的附图标记表示，并省略其描述。
在图14所示的情况下，沟槽155的宽度从布线板151的中心侧向外周部分增加，因此设置在布线板151下表面上的密封树脂46的体积在同一方向上增加。
根据这样形状的沟槽155，例如，如果具有安装在布线板151上表面上的半导体元件的半导体器件出现翘曲，使得周围比中心高，通过设置在布线板151上表面上的密封树脂46和设置在布线板151下表面的外周部分上的体积更大的密封树脂46，翘曲就被适当地反转。
此外，例如，如果具有安装在布线板151上表面上的半导体元件的半导体器件出现翘曲，使得周围比中心低，通过使得沟槽155的宽度从布线板151的中心侧向外周部分减少，以使得设置在布线板151下表面上的密封树脂46体积在同一方向上减少，翘曲就被适当地反转。
[半导体器件的制造方法]
下面描述以上各个实例的半导体器件的制造方法。
(a)制造第一实例的半导体器件的方法
对于根据图4A和图4B所示的本发明的半导体器件的第一实例的半导体器件40，首先，根据图15A至图15N所示的工艺制造半导体器件40的布线板41。图15A至图15N为示出制造图4A和图4B所示布线板41的工艺的示意图。
在制造半导体器件40的布线板41时，首先制备板基47，板基47由绝缘树脂(例如玻璃环氧树脂)形成，其表面上敷铜(Cu)箔，并切割成预定大小(图15A)，通过已知的机械加工等方法在板基47中形成通孔(图15B)。该通孔将充当导孔53。
接着，通过无电镀方法，在敷了铜(Cu)箔的板基47的顶表面(上表面)和底表面(下表面)以及通孔的内壁上形成铜(Cu)层(图15C)。这种工艺的结果是，形成在敷了铜(Cu)箔的板基47的顶表面(上表面)和底表面(下表面)上的铜(Cu)层构成布线层48A、48B，形成在通孔内壁上的那部分铜(Cu)构成布线部分51。
之后，通过已知的印刷工艺在通孔中形成导孔填充树脂52的堵漏墨水(plugging ink)，导孔填充树脂52例如由硅树脂、丙烯酸树脂或环氧树脂构成。此外，将从通孔中突出的突出物抛光(插塞抛光)，由此用导孔填充树脂52来填充通孔(图15D)。
接着，在布线层48A、48B上以及导孔填充树脂52的外侧暴露表面上敷以感光膜(干膜)200(图15E)。此外，在各个感光膜200上设置光掩模205，将感光膜200暴露在紫外线中，从而使感光膜200的暴露部分的感光层被光固化(图15F)。
接着，将光掩模205去除，并将感光膜200的部分去除。将经过曝光的各个感光膜200的感光层显影，从而将各个感光膜200的未暴露部分的感光层去除(图15G)。留下的固化感光层充当布线层48A、48B的保护材料(抗蚀剂)。
接着，通过蚀刻工艺将布线层48A、48B的没有覆盖保护材料(抗蚀剂)的部分去除(图15H)。然后，将保护材料(抗蚀剂)去除。结果，布线层48A、48B位于保护材料(抗蚀剂)下面的部分留下，从而形成布线层48A的图案和布线层48B的图案(图15I)。
之后，在板基47的上、下表面以及布线层48A、48B的表面上，使用金(Au)等材料制成的掩模，通过抗蚀剂形成工艺和随后的曝光、显影工艺，在布线层48A、48B的预定部分设置镍(Ni)/金(Au)镀层210，并将掩模去除。图15J示出此状态。
接着，为了形成额外的布线蚀刻掩模以去除布线板的额外部分，在板基47的上、下表面以及布线层48A、48B的表面上敷以感光膜(干膜)。在各个感光膜上设置光掩模，将感光膜暴露在紫外线中，从而使感光膜的暴露部分的感光层被光固化。
接着，将光掩模去除，并将感光膜的部分去除。将经过曝光的各个感光膜的感光层显影，从而将各个感光膜的未暴露部分的感光层去除。留下的固化感光层充当布线层48A、48B的保护材料(抗蚀剂)。
接着，通过蚀刻工艺将布线层48A、48B的没有覆盖保护材料(抗蚀剂)的部分去除。然后，将保护材料(抗蚀剂)去除。结果，布线层48A、48B位于保护材料(抗蚀剂)下面的部分留下，从而形成布线层48A的图案和布线层48B的图案。图15K示出此状态。
之后，在板基47以及布线层48A、48B的上、下表面上形成由阻焊剂等制成的抗蚀剂层49A、49B，阻焊剂由感光材料构成(图15L)。
接着，将抗蚀剂层49A、49B暴露在紫外线中，其中，用阻焊剂膜215来遮蔽需要开口的部分，亦即填充导孔53的导孔填充树脂52的上表面以及在后续工艺中要设置焊球44的部分，从而将阻焊剂层49A、49B的暴露部分光固化(图15M)。这里，关于填充导孔53的导孔填充树脂52的上表面，将掩模直径确定为大于导孔53的通孔的直径，小于导孔连接盘55的直径，导孔连接盘55包围导孔53的通孔并连接到布线层48A。
接着，将阻焊剂掩模(膜)215去除并进行显影，从而将抗蚀剂层49A、49B的未暴露部分，也就是填充导孔53的导孔填充树脂52的上表面以及在后续工艺中要设置焊球44的部分中的抗蚀剂层49A、49B去除(图15N)。结果，在抗蚀剂层49A中的填充导孔53的导孔填充树脂52上形成开口，该开口的直径大于导孔53的通孔的直径、小于导孔连接盘55的直径，其中导孔连接盘55包围导孔53的通孔并连接到布线层48A。
这样，完成具有图4A、图4B和图5A、图5B所示结构的布线板41。
之后如上所述，在布线板41的上表面上设置半导体元件42，在半导体元件42与布线板41之间插入芯片接合材料43(例如芯片接合膜)，用接合导线45将半导体元件42与布线板41相连接，在布线板41上设置密封树脂46(例如硅树脂、丙烯酸树脂或环氧树脂)用于密封。之后，在布线板41的另一个主表面(下表面)上以栅格状的方式设置多个焊球44，焊球44主要由焊料形成，并充当外部连接端子(例如球形电极端子)。在树脂密封的半导体元件42与从半导体元件42引出的接合导线45作为一个单位的基础上，例如通过用切割锯切割来进行的单片分离，来完成图4A和图4B所示的单个半导体器件40。
这样，根据本实例的方法，通过制备其中形成有通孔(通孔中形成导孔53并用导孔填充树脂52填充)的板，并在此板上进行已知的工艺，即可容易地制造具有图4A、图4B和图5A、图5B所示结构的布线板41。此外，通过在布线板41上进行已知的工艺，即可容易地制造具有图4A、图4B所示结构的半导体器件40。因此，根据本实例的方法，能够容易地以简单的方式、低成本地制造具有图4A、图4B所示结构的半导体器件。
(b)制造第二实例的半导体器件的方法
下面参照图16A至图16C描述制造根据本发明的半导体器件的第二实例的半导体器件130的方法。图16A至图16C为示出根据本发明的半导体器件的第二实例的半导体器件130的制造工艺的示意图。
参照图16A至图16C，在本实例中，首先将布线板131放置在成型设备的上模250与下模255之间(图16A)，其中布线板131的上表面上设置有半导体元件42，在半导体元件42与布线板131之间插入有芯片接合材料43(例如芯片接合膜)，布线板131通过接合导线45与半导体元件42相连接。
这里，通过已知的板制造方法，在布线板131中形成有导孔103(为通孔)，在抗蚀剂层99的在布线板131下表面上的除了焊球设置部分110之外的部分中形成有多个沟槽120，以连接到导孔103的下端。通过已知的板制造方法，沟槽120可形成为具有图11所示的沟槽115的形状或者图14所示的沟槽155的形状
在布线板131的下表面与下模255之间插入例如由氟化材料(例如聚四氟乙烯(PTFE))形成的薄片260。
此外，薄片260具有预定的弹力，因此薄片260的弹性效果增大了布线板131的下表面与下模255之间的粘合力，从而能够防止它们之间形成间隙。因此，能够防止在后续工艺中当用密封树脂46填充上模250与下模255之间的空间时，密封树脂46从在布线板131下表面上的抗蚀剂层99中形成的沟槽120中溢出并粘附到下模255上。
接着，将上模250和下模255闭合，进行传递模塑(transfer moulding)，也就是用密封树脂46填充上模250与下模255之间的空间(图16B)。图16B中虚线包围的部分在图16C中放大示出。
参照图16C，注入上模250与下模255之间的空间(即空腔)的密封树脂46从布线板131溢出，从而进一步填充在导孔103的通孔中并流入沟槽120。
也就是说，当用密封树脂46密封布线板131上侧之上的部分时，导孔103的通孔被密封树脂46填充，因此导孔103的通孔内部与布线板131上侧的部分通过密封树脂46具有整体式结构。
沟槽120充当密封树脂46进入导孔103时导孔103的通孔内的空气逸出通过的通道。因此，当而在布线板131上设置密封树脂46以进行树脂密封，并且导孔103的通孔被密封树脂46填充时，导孔103的通孔内的空气逸出到沟槽120中，从而有助于密封树脂46流入导孔103的通孔。也就是说，沟槽120充当所谓的模子中的出口，形成沟槽120保证了导孔103被密封树脂46填充。
当布线板131上侧之上的部分、导孔103的通孔以及沟槽120被密封树脂46填充时，完成树脂密封。
之后，在布线板131的另一个主表面(下表面)上以栅格状的方式设置多个焊球44，焊球44主要由焊料形成，并充当外部连接端子(例如球形电极端子)。在树脂密封的半导体元件42与从半导体元件42引出的接合导线45作为一个单位的基础上，例如通过用切割锯切割来进行单片分离，从而完成图13所示的单个半导体器件130。
这样，根据本实例的方法，在半导体器件90或130的制造工艺中，通过制备其中预先形成了导孔103和沟槽115、120或155的布线板91、131或151，并且在通过树脂密封工艺用树脂密封布线板91、131或151上侧之上的部分时，用密封树脂46填充导孔103和沟槽115、120或155，能够获得这样的结构：导孔103是用与设置在布线板91、131或151上的同样的密封树脂46填充的，因此能够以简单的方式制造更可靠的半导体器件。
另外，根据本发明的一个实施例，提供一种布线板，布线板具有安装并用密封树脂密封在布线板表面上的半导体元件。布线板包括：导孔，形成为穿过布线板；抗蚀剂层，覆盖布线板的表面，其中抗蚀剂层在位于导孔上的部分具有开口，开口中设置有密封树脂。
此外，在布线板中，在导孔中可设置密封树脂。
此外，在布线板中，在覆盖布线板另一个表面的附加抗蚀剂层中可形成连接到导孔的沟槽部分，在沟槽部分中可设置密封树脂。
本发明不限于具体公开的实施例，可作出各种变型和改型而不脱离本发明的范围。

Claims (15)

1、一种半导体器件，包括：
布线板，其中形成有导孔；
半导体元件，设置在所述布线板上；
抗蚀剂层，覆盖所述布线板的一个表面，所述抗蚀剂层在位于所述导孔上的部分具有开口；以及
密封树脂，覆盖所述开口中的所述导孔的表面以及所述抗蚀剂层，并密封所述半导体器件。
2、如权利要求1所述的半导体器件，其中，在所述导孔内设置的树脂的物理属性与所述密封树脂的物理属性不同。
3、如权利要求1所述的半导体器件，其中，所述抗蚀剂层的所述开口的直径大于所述导孔的通孔的直径，小于导孔连接盘的直径。
4、如权利要求3所述的半导体器件，其中，所述导孔连接盘的直径为所述抗蚀剂层的所述开口的直径的1.2至1.5倍。
5、如权利要求1所述的半导体器件，其中，所述导孔是用所述密封树脂填充的。
6、如权利要求5所述的半导体器件，其中：
在覆盖所述布线板的另一表面的附加抗蚀剂层中形成有连接到所述导孔的沟槽部分，以及
在所述沟槽部分中设置所述密封树脂。
7、如权利要求6所述的半导体器件，其中，所述沟槽部分是在所述附加抗蚀剂层中除了设置有外部连接端子的部分之外的部分中形成的。
8、如权利要求6所述的半导体器件，其中，所述沟槽部分的宽度是不一致的。
9、如权利要求8所述的半导体器件，其中，所述沟槽部分的宽度在从所述布线板的中心到外周的方向上增加，使得设置在所述沟槽部分中的所述密封树脂的体积在所述方向上增加。
10、如权利要求8所述的半导体器件，其中，所述沟槽部分的宽度在从所述布线板的中心到外周的方向上减少，使得设置在所述沟槽部分中的所述密封树脂的体积在所述方向上减少。
11、如权利要求6所述的半导体器件，其中，设置在所述沟槽部分中的所述密封树脂的朝向所述布线板的表面与所述附加抗蚀剂层的朝向所述布线板的表面形成基本上单一的平面。
12、一种制造半导体器件的方法，所述半导体器件具有安装并用密封树脂密封在所述布线板上的半导体元件，所述布线板中形成有导孔，所述方法包括以下步骤：
在所述布线板的表面上形成抗蚀剂层，其中用导孔填充树脂填充所述导孔；以及
通过将所述抗蚀剂层曝光并显影，在所述抗蚀剂层的位于所述导孔上的部分中形成开口。
13、如权利要求12所述的方法，其中，在所述抗蚀剂层的位于所述导孔上的所述部分中形成所述开口，使得所述开口的直径大于所述导孔的通孔的直径，小于导孔连接盘的直径。
14、一种制造半导体器件的方法，所述半导体器件具有安装并用密封树脂密封在所述布线板上的半导体元件，所述布线板中形成有导孔，所述方法包括以下步骤：
使用密封树脂在所述布线板的表面上进行树脂密封，
其中，在所述进行树脂密封的步骤中用所述密封树脂填充所述导孔。
15、如权利要求14所述的方法，其中：
在覆盖所述布线板的另一个表面的附加抗蚀剂层中形成连接到所述导孔的沟槽部分；以及
所述进行树脂密封的步骤使得所述密封树脂通过所述导孔流入所述沟槽部分。
CN2008100836713A 2007-03-16 2008-03-14 半导体器件及其制造方法 Active CN101266962B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-069349 2007-03-16
JP2007069349A JP5135835B2 (ja) 2007-03-16 2007-03-16 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN101266962A true CN101266962A (zh) 2008-09-17
CN101266962B CN101266962B (zh) 2011-02-02

Family

ID=39761845

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100836713A Active CN101266962B (zh) 2007-03-16 2008-03-14 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US7872360B2 (zh)
JP (1) JP5135835B2 (zh)
KR (1) KR100964833B1 (zh)
CN (1) CN101266962B (zh)
TW (1) TWI368306B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579167A (zh) * 2012-07-23 2014-02-12 矽品精密工业股份有限公司 半导体封装件及其制法
WO2021237714A1 (zh) * 2020-05-29 2021-12-02 深圳市汇顶科技股份有限公司 一种芯片封装结构、方法及芯片模组

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062232A (ja) * 2008-09-02 2010-03-18 Nec Electronics Corp 素子の機能部を露出させた半導体装置の製造方法
TWI453878B (zh) * 2009-01-10 2014-09-21 Unimicron Technology Corp 封裝基板及其製法
JP2011176234A (ja) * 2010-02-25 2011-09-08 Citizen Electronics Co Ltd 半導体発光装置
US8718720B1 (en) * 2010-07-30 2014-05-06 Triquint Semiconductor, Inc. Die including a groove extending from a via to an edge of the die
JP2013118230A (ja) * 2011-12-01 2013-06-13 Canon Inc 固体撮像装置
JP5794156B2 (ja) * 2012-01-24 2015-10-14 株式会社デンソー モールドパッケージの製造方法
JP2014116513A (ja) * 2012-12-11 2014-06-26 Denso Corp 電子装置
KR20160008051A (ko) * 2014-07-11 2016-01-21 삼성전자주식회사 패키지 기판 및 반도체 패키지의 제조방법
JP6690918B2 (ja) 2015-10-16 2020-04-28 日本特殊陶業株式会社 加熱部材、静電チャック、及びセラミックヒータ
JP6875514B2 (ja) * 2017-05-26 2021-05-26 三菱電機株式会社 半導体装置
US11785707B2 (en) * 2021-01-21 2023-10-10 Unimicron Technology Corp. Circuit board and manufacturing method thereof and electronic device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982835A (ja) * 1995-09-11 1997-03-28 Shinko Electric Ind Co Ltd 回路基板および多層回路基板
JPH09326544A (ja) 1996-06-04 1997-12-16 Mitsubishi Electric Corp ベアチップ実装用基板およびその製造方法
JP3497744B2 (ja) * 1998-10-12 2004-02-16 松下電器産業株式会社 樹脂封止型半導体装置及びその製造方法
JP3784976B2 (ja) * 1998-12-22 2006-06-14 ローム株式会社 半導体装置
US6518678B2 (en) * 2000-12-29 2003-02-11 Micron Technology, Inc. Apparatus and method for reducing interposer compression during molding process
EP1367875A4 (en) * 2001-03-07 2008-07-30 Sony Corp PRINTED CIRCUIT BOARD PASTILLE, METHOD OF MANUFACTURING THE PRINTED CIRCUIT BOARD, AND METHOD FOR MOUNTING THE SAME
JP2005322659A (ja) * 2004-05-06 2005-11-17 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法ならびに半導体装置
JP4874005B2 (ja) 2006-06-09 2012-02-08 富士通セミコンダクター株式会社 半導体装置、その製造方法及びその実装方法
JP4901384B2 (ja) * 2006-09-14 2012-03-21 パナソニック株式会社 樹脂配線基板とそれを用いた半導体装置および積層型の半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579167A (zh) * 2012-07-23 2014-02-12 矽品精密工业股份有限公司 半导体封装件及其制法
CN103579167B (zh) * 2012-07-23 2016-09-07 矽品精密工业股份有限公司 半导体封装件及其制法
WO2021237714A1 (zh) * 2020-05-29 2021-12-02 深圳市汇顶科技股份有限公司 一种芯片封装结构、方法及芯片模组

Also Published As

Publication number Publication date
KR100964833B1 (ko) 2010-06-24
JP5135835B2 (ja) 2013-02-06
TW200847370A (en) 2008-12-01
TWI368306B (en) 2012-07-11
KR20080084714A (ko) 2008-09-19
US20080224333A1 (en) 2008-09-18
CN101266962B (zh) 2011-02-02
US7872360B2 (en) 2011-01-18
JP2008235368A (ja) 2008-10-02

Similar Documents

Publication Publication Date Title
CN101266962B (zh) 半导体器件及其制造方法
KR100211421B1 (ko) 중앙부가 관통된 플렉서블 회로기판을 사용한 반도체 칩 패키지
TWI482261B (zh) 三維系統級封裝堆疊式封裝結構
KR0167439B1 (ko) 반도체장치
US6486562B1 (en) Circuit device with bonding strength improved and method of manufacturing the same
US6534859B1 (en) Semiconductor package having heat sink attached to pre-molded cavities and method for creating the package
US6380048B1 (en) Die paddle enhancement for exposed pad in semiconductor packaging
US6013946A (en) Wire bond packages for semiconductor chips and related methods and assemblies
US5854512A (en) High density leaded ball-grid array package
CN101246882A (zh) 具有多芯片的半导体组件封装结构及其方法
US7005720B2 (en) Semiconductor package with photosensitive chip and fabrication method thereof
JPH1167968A (ja) ボールグリッドアレーパッケージ用印刷回路基板及びボールグリッドアレーパッケージ並びにそれらの製造方法
US6555412B1 (en) Packaged semiconductor chip and method of making same
TWI430418B (zh) 引線架及其製造方法
JP2001144230A (ja) 半導体装置及びその製造方法
US8105871B2 (en) Semiconductor device and manufacturing method of the same
KR20090071681A (ko) 반도체 패키지 몰딩용 금형 및 이를 이용한 몰딩 방법
TWI570855B (zh) 微電子封裝以及製造其之方法
JP2928755B2 (ja) 電子部品の製造方法
JP4416618B2 (ja) 半導体装置実装体及びその製造方法
JP2003243433A (ja) 樹脂封止型半導体装置の製造方法
KR0167388B1 (ko) 반도체장치
JP2000277564A (ja) 半導体装置及びその製造方法
KR0167438B1 (ko) 반도체장치의 제조방법
KR100285663B1 (ko) 패키지화된집적회로소자및그제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081107

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081107

Address after: Tokyo, Japan, Japan

Applicant after: Fujitsu Microelectronics Ltd.

Address before: Kawasaki, Kanagawa, Japan

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150515

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150515

Address after: Kanagawa

Patentee after: Co., Ltd. Suo Si future

Address before: Yokohama City, Kanagawa Prefecture, Japan

Patentee before: Fujitsu Semiconductor Co., Ltd.