TWI453878B - 封裝基板及其製法 - Google Patents

封裝基板及其製法 Download PDF

Info

Publication number
TWI453878B
TWI453878B TW098100823A TW98100823A TWI453878B TW I453878 B TWI453878 B TW I453878B TW 098100823 A TW098100823 A TW 098100823A TW 98100823 A TW98100823 A TW 98100823A TW I453878 B TWI453878 B TW I453878B
Authority
TW
Taiwan
Prior art keywords
layer
forming
region
substrate body
metal
Prior art date
Application number
TW098100823A
Other languages
English (en)
Other versions
TW201027687A (en
Inventor
Zhao Chong Zeng
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW098100823A priority Critical patent/TWI453878B/zh
Publication of TW201027687A publication Critical patent/TW201027687A/zh
Application granted granted Critical
Publication of TWI453878B publication Critical patent/TWI453878B/zh

Links

Landscapes

  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

封裝基板及其製法
本發明係一種封裝基板及其製法,尤指一種增加強度之封裝基板及其製法。
為符合半導體封裝件輕薄短小、多功能、高速度及高頻化的開發方向,該封裝基板已朝向細線路及小孔徑發展。現有封裝基板製程從傳統100微米之關鍵尺寸(critical dimension),包括線路寬度(width)及線路間距(pitch)等,已縮減至22微米,並且持續朝向更小的關鍵尺寸發展。此外,該封裝基板之厚度亦朝更薄小的方向發展。現有封裝基板之厚度除常見之800微米(μm)、400微米之規格外,也發展出厚度在150微米以下之封裝基板。
請參閱第1A至1E圖,係為習知整版面式封裝基板之製法之示意圖。所述之整版面係為由複數基板單元所組成之板體。
如第1A圖所示,提供一具有相對兩表面10a,10b之基板本體10,該基板本體10之兩表面10a,10b上具有初始金屬層100及複數貫穿該基板本體10之通孔101。
如第1B圖所示,先於該初始金屬層100及各該通孔101之孔壁上形成導電層11;再於該導電層11上形成金屬層12,並於該些通孔101中形成導電通孔13,且於各該導電通孔13中形成填充材130。
如第1C圖所示,於該金屬層12上形成阻層15,且該阻層15形成有複數開口區150,以顯露部分金屬層12。
如第1D圖所示,移除顯露在該開口區150中之金屬層12及其所覆蓋之導電層11與初始金屬層100,以於該基板本體10之兩表面10a,10b上形成線路層16,且該些導電通孔13並電性連接該基板本體10之兩表面10a,10b上的線路層16。
如第1E圖所示,移除該阻層15,以露出該基板本體10之兩表面10a,10b上的線路層16。
惟,習知整版面式封裝基板之製法中,該基板本體10並無任何強化之支撐結構,當該基板本體10厚度縮減至150微米以下時,將因該基板本體10之強度不足,導致製程中該基板本體10產生彎曲,而造成該基板本體10乃至於該線路層16損壞,進而報廢。
因此,如何提出一種封裝基板及其製法,以避免習知技術的種種缺失,實已成爲目前業界亟待克服之課題。
鑑於上述習知技術之種種缺失,本發明之主要目的在於提供一種增加基板強度之封裝基板及其製法。
為達上述及其他目的,本發明揭露一種封裝基板,係包括:基板本體,係具有相對之兩表面,且該基板本體之兩表面上具有佈線區及位於該佈線區周緣之強化區,該強化區具有複數未貫穿之槽孔;線路層,係設於該基板本體之兩表面之佈線區上;金屬框,係設於該基板本體之兩表面之強化區上;以及複數金屬柱,係設於該槽孔中。
前述之封裝基板中,該基板本體上復具有初始金屬層;各該槽孔之排列可令該強化區之上視呈網狀;而形成該些金屬柱之材料係可為銅。
此外,前述之封裝基板中,該基板本體復可具有電性連接該兩表面上之線路層的導電通孔,並於該導電通孔中形成有填充材。
本發明復揭露一種封裝基板之製法,係包括:提供一具有相對兩表面之基板本體,且該基板本體之兩表面上設有佈線區及位於該佈線區周緣之強化區;於該佈線區形成複數貫穿該基板本體之通孔,且於該強化區中形成複數未貫穿之槽孔;以及於各該槽孔中形成金屬柱、於該通孔中形成導電通孔、於該基板本體之兩表面之強化區上形成金屬框、及於該佈線區中形成線路層,且該些導電通孔電性連接該基板本體之兩表面上之線路層。
依上述之封裝基板之製法,該金屬柱、導電通孔、金屬框、及線路層之製法,係包括:於該基板本體、通孔之孔壁及槽孔之孔壁上形成導電層;於該導電層上形成金屬層,令各該通孔中形成該導電通孔,且於各該槽孔中形成該金屬柱;於該金屬層上形成阻層,且該阻層中形成有複數開口區,以顯露部分佈線區上之金屬層;移除顯露於該開口區中之金屬層及其覆蓋之導電層與初始金屬層,以令該佈線區中形成該線路層,並於該強化區上形成該金屬框;以及移除該阻層。
所述之基板本體上復具有初始金屬層;該些金屬柱之材料係為銅,且該些金屬柱之排列係呈網狀;於該導電通孔中形成填充材。
本發明又揭露一種封裝基板之製法,係包括:提供一具有相對兩表面之基板本體,且該基板本體之兩表面上設有佈線區及位於該佈線區周緣之強化區;於該佈線區形成複數貫穿該基板本體之通孔,且於該強化區形成複數未貫穿之槽孔;於該強化區上形成金屬框,並於該些槽孔中形成金屬柱;以及於該佈線區上形成線路層,並於該基板本體之通孔中形成導電通孔,以電性連接該基板本體兩表面之線路層。
依上述之封裝基板之製法,該金屬柱之製法,係包括:於該基板本體、通孔之孔壁及槽孔之孔壁上形成導電層;於該導電層上形成第一阻層,且該第一阻層中形成有第一開口區,以顯露出該強化區上及該些槽孔中之導電層;於該強化區上形成該金屬框,並於該些槽孔中形成該些金屬柱;以及移除該第一阻層。
又依上述之製法,該線路層之製法,係包括:於該基板本體表面之導電層及金屬框上形成第二阻層,且該第二阻層中形成有複數第二開口區,以顯露部分佈線區上及該些通孔中之導電層;於顯露在該第二開口區中之導電層上形成該線路層,並令該些通孔中對應形成各該導電通孔,令該些導電通孔電性連接該線路層;以及移除該第二阻層及其覆蓋之導電層。
所述之基板本體上復具有初始金屬層;該些金屬柱之材料係為銅;該些金屬柱之排列係為網狀。
由上可知,本發明封裝基板及其製法,係於該基板本體之佈線區周緣預定該強化區,且於該強化區中形成槽孔以供形成該金屬柱,並於該強化區上形成金屬框,俾能強化該基板本體周緣之強度,以避免產生彎曲;相較於習知技術,本發明於製程中,藉由該金屬柱強化該基板本體之強度,可避免該基板本體產生彎曲,而造成該基板本體乃至於該線路層損壞,導致封裝基板報廢之問題。
以下藉由特定的具體實施例說明本發明之實施方式,熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
第一實施例
請參閱第2A至2K圖,係為一種整版面式之封裝基板之製法;所述之整版面式係為由複數基板單元所組成之封裝基板。
如第2A圖所示,提供一具有相對兩表面20a,20b之基板本體20,該基板本體20之兩表面20a,20b上具有初始金屬層200,且該基板本體20之兩表面20a,20b上設有佈線區A及位於該佈線區A周緣之強化區B。
如第2B及2B’圖所示,於該佈線區A中形成複數貫穿該基板本體20之通孔201,且於該強化區B中形成複數未貫穿之槽孔202,而該些槽孔202之排列方式由該強化區B之俯視所見係呈網狀,如第2B’圖所示。
如第2C圖所示,先於該初始金屬層200、通孔201之孔壁及槽孔202之孔壁上形成導電層21;再於該導電層21上形成係為銅材之金屬層22,以於該些通孔201中形成導電通孔23,且於各該槽孔202中形成係為銅材之金屬柱24;又因該些槽孔202之排列方式,使相對應之金屬柱24之排列亦呈網狀。
如第2D圖所示,於各該導電通孔23中形成填充材230。
如第2E圖所示,於該金屬層22上形成阻層25,於該阻層25中形成有複數開口區250,以顯露出部分佈線區A上之金屬層22。
如第2F圖所示,移除顯露於該開口區250中之金屬層22及其所覆蓋之導電層21與初始金屬層200,以於該基板本體20之兩表面20a,20b上之佈線區A形成線路層26a,並於該強化區B上形成金屬框26b,且該些導電通孔23並電性連接該基板本體20之兩表面20a,20b上的線路層26a。
如第2G圖所示,移除該阻層25,以露出該佈線區A上的線路層26a及金屬框26b。
本發明係於該基板本體20之佈線區A周緣預定該強化區B,且於該強化區B中形成槽孔202以形成該金屬柱24,並於該強化區B上形成金屬框26b,俾以增強該基板本體20之線路層26a周緣;相較於習知技術,本發明於製程中,藉由該金屬柱24及金屬框26b強化該基板本體20之強度,能避免該基板本體20周緣彎曲,以防止該基板本體20產生折板現象。
第二實施例
如第3A圖所示,提供一具有相對兩表面20a,20b之基板本體20,該基板本體20之兩表面20a,20b上具有初始金屬層200,且該基板本體20設有佈線區A及位於該佈線區A周緣之強化區B;於其他實施例中,可依不同之線路製程,於該基板本體20之兩表面20a,20b上不需設有初始金屬層200。
接著,於該佈線區A形成複數貫穿該基板本體20之通孔201,且於該強化區B形成複數未貫穿之槽孔202;該些槽孔202之排列由該強化區B之上視所見係呈網狀,可參考第2B’圖。
如第3B圖所示,於該基板本體20(或初始金屬層200)、通孔201之孔壁及槽孔202之孔壁上形成導電層21;於該導電層21上形成第一阻層25a,且該第一阻層25a中形成第一開口區250a,以顯露出該強化區B上之導電層21。
如第3C圖所示,於該強化區B之槽孔202中形成係為銅材之金屬柱24,並於該強化區B上形成金屬框26b;且因該些槽孔202之排列方式,使相對應之金屬柱24之排列亦呈網狀。
如第3D圖所示,移除該第一阻層25a,以露出該金屬框26b。
如第3E圖所示,於該基板本體20上形成第二阻層25b,且該第二阻層25b中形成有複數第二開口區250b,以顯露部分佈線區A上之導電層21。
如第3F圖所示,顯露於該些第二開口區250b中之導電層21上形成金屬層22,並於該些通孔201中形成導電通孔23。
如第3G及3H圖所示,移除該第二阻層25b;再移除先前由該第二阻層25b所覆蓋之導電層21與初始金屬層200,以於該佈線區A上形成線路層26a,並令該線路層26a電性連接至該些導電通孔23,且該線路層26a係由該初始金屬層200、導電層21及金屬層22組成;若為前述之基板本體20之兩表面20a,20b上未設有初始金屬層200,則該線路層26a係由該導電層21及金屬層22組成。
本發明復提供一種封裝基板,係包括:基板本體20,係具有相對之兩表面20a,20b,且該基板本體20之兩表面20a,20b上具有佈線區A及位於該佈線區A周緣之強化區B,該強化區B具有複數槽孔202;線路層26a,係設於該基板本體20之兩表面20a,20b之佈線區A上;金屬框26b,係設於該基板本體20之兩表面之強化區B上;以及以及複數係為銅材之金屬柱24,係設於該基板本體20之兩表面20a,20b之強化區B之槽孔202中。
所述之基板本體20復具有初始金屬層200,又於該基板本體20中復具有導電通孔23以電性連接該兩表面20a,20b上之線路層26a,且於該導電通孔23中形成有填充材230;所述之槽孔202之排列令該強化區B之上視呈網狀;所述之該些金屬柱24之材料係為銅。
綜上所述,本發明封裝基板及其製法,係藉由該金屬柱增強該基板本體周緣之強度,於製程中,可避免該基板本體產生彎曲,而造成該基板本體乃至線路層損壞之缺失,導致封裝基板報廢之問題。
上述實施例係用以例示性說明本發明之原理及其功效,而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下,對上述實施例進行修改。因此本發明之權利保護範圍,應如後述之申請專利範圍所列。
10,20...基板本體
10a,10b,20a,20b...表面
100,200...初始金屬層
101,201...通孔
11,21...導電層
12,22...金屬層
13,23...導電通孔
130,230...填充材
15,25...阻層
150,250...開口區
16,26a...線路層
202...槽孔
24...金屬柱
25a...第一阻層
250a...第一開口區
25b...第二阻層
250b...第二開口區
26b...金屬框
A...佈線區
B...強化區
S...周緣
第1A至1E圖係為習知整版面式封裝基板之製法之剖視示意圖;
第2A至2G圖係為本發明封裝基板之製法之第一實施例之剖視示意圖;其中,第2B’圖係為第2B圖之上視示意圖;以及
第3A至3H圖係為本發明封裝基板之製法之第二實施例之剖視示意圖。
20...基板本體
20a,20b...表面
200...初始金屬層
202...槽孔
21...導電層
22...金屬層
23...導電通孔
24...金屬柱
26a...線路層
26b...金屬框
A...佈線區
B...強化區

Claims (18)

  1. 一種封裝基板,係包括:基板本體,係具有相對之兩表面,且該基板本體之兩表面上具有佈線區及位於該佈線區周緣之抗彎強化區,該抗彎強化區具有複數未貫穿之槽孔;線路層,係設於該基板本體之兩表面之佈線區上;金屬框,係設於該基板本體之兩表面之抗彎強化區上;以及複數金屬柱,係設於該槽孔中。
  2. 如申請專利範圍第1項所述之封裝基板,其中,該基板本體上復具有初始金屬層。
  3. 如申請專利範圍第1項所述之封裝基板,其中,該些槽孔之排列係呈網狀。
  4. 如申請專利範圍第1項所述之封裝基板,復包括導電通孔,係貫穿設於該基板本體中,以電性連接該兩表面上之線路層。
  5. 如申請專利範圍第4項所述之封裝基板,復包括填充材係形成於該導電通孔中。
  6. 如申請專利範圍第1項所述之封裝基板,其中,形成該些金屬柱之材料係為銅。
  7. 一種封裝基板之製法,係包括:提供一具有相對兩表面之基板本體,且該基板本體之兩表面上設有佈線區及位於該佈線區周緣之抗彎強化區; 於該佈線區中形成複數貫穿該基板本體之通孔,且於該抗彎強化區中形成複數未貫穿之槽孔;以及於各該槽孔中形成金屬柱、於該通孔中形成導電通孔、於該基板本體之兩表面之抗彎強化區上形成金屬框、及於該佈線區中形成線路層,且該些導電通孔電性連接該基板本體之兩表面上之線路層。
  8. 如申請專利範圍第7項所述之封裝基板之製法,其中,該基板本體上復具有初始金屬層。
  9. 如申請專利範圍第7項所述之封裝基板之製法,其中,該金屬柱、導電通孔、金屬框、及線路層之製法,係包括:於該基板本體、通孔之孔壁及槽孔之孔壁上形成導電層;於該導電層上形成金屬層,令各該通孔中形成該導電通孔,且於各該槽孔中形成該金屬柱;於該金屬層上形成阻層,且該阻層中形成有複數開口區,以顯露出部分佈線區上之金屬層;移除顯露於該開口區中之金屬層及其覆蓋之導電層與初始金屬層,以令該佈線區中形成該線路層,並於該抗彎強化區上形成該金屬框;以及移除該阻層。
  10. 如申請專利範圍第7項所述之封裝基板之製法,其中,形成該些金屬柱之材料係為銅。
  11. 如申請專利範圍第7項所述之封裝基板之製法,其中, 該些金屬柱之排列係呈網狀。
  12. 如申請專利範圍第7項所述之封裝基板之製法,復包括於該導電通孔中形成填充材。
  13. 一種封裝基板之製法,係包括:提供一具有相對兩表面之基板本體,且該基板本體之兩表面上設有佈線區及位於該佈線區周緣之抗彎強化區;於該佈線區中形成複數貫穿該基板本體之通孔,且於該抗彎強化區中形成複數未貫穿之槽孔;於該抗彎強化區上形成金屬框,並於該些槽孔中形成金屬柱;以及於該佈線區上形成線路層,並於該基板本體之通孔中形成導電通孔,以電性連接該基板本體兩表面之線路層。
  14. 如申請專利範圍第13項所述之封裝基板之製法,其中,該金屬柱之製法,係包括:於該基板本體、通孔之孔壁及槽孔之孔壁上形成導電層;於該導電層上形成第一阻層,且該第一阻層中形成有第一開口區,以顯露出該抗彎強化區上及該些槽孔中之導電層;於該抗彎強化區上形成該金屬框,並於該些槽孔中形成該些金屬柱;以及移除該第一阻層。
  15. 如申請專利範圍第14項所述之封裝基板之製法,其中,該線路層之製法,係包括:於該基板本體表面之導電層及金屬框上形成第二阻層,且該第二阻層中形成有複數第二開口區,以顯露部分佈線區上及該些通孔中之導電層;於顯露在該第二開口區中之導電層上形成該線路層,並令該些通孔中對應形成各該導電通孔,令該些導電通孔電性連接該線路層;以及移除該第二阻層及其覆蓋之導電層。
  16. 如申請專利範圍第13項所述之封裝基板之製法,其中,該基板本體上復具有初始金屬層。
  17. 如申請專利範圍第13項所述之封裝基板之製法,其中,形成該些金屬柱之材料係為銅。
  18. 如申請專利範圍第13項所述之封裝基板之製法,其中,該些金屬柱之排列係為網狀。
TW098100823A 2009-01-10 2009-01-10 封裝基板及其製法 TWI453878B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW098100823A TWI453878B (zh) 2009-01-10 2009-01-10 封裝基板及其製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098100823A TWI453878B (zh) 2009-01-10 2009-01-10 封裝基板及其製法

Publications (2)

Publication Number Publication Date
TW201027687A TW201027687A (en) 2010-07-16
TWI453878B true TWI453878B (zh) 2014-09-21

Family

ID=44853282

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098100823A TWI453878B (zh) 2009-01-10 2009-01-10 封裝基板及其製法

Country Status (1)

Country Link
TW (1) TWI453878B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6819599B2 (ja) * 2015-09-25 2021-01-27 大日本印刷株式会社 実装部品、配線基板、電子装置、およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200620598A (en) * 2004-12-10 2006-06-16 Phoenix Prec Technology Corp Flip-chip package structure with embedded chip in substrate
TW200847366A (en) * 2007-04-03 2008-12-01 Shinko Electric Ind Co Substrate and method for manufacturing the same
TW200847370A (en) * 2007-03-16 2008-12-01 Fujitsu Microelectronics Ltd Semiconductor device and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200620598A (en) * 2004-12-10 2006-06-16 Phoenix Prec Technology Corp Flip-chip package structure with embedded chip in substrate
TW200847370A (en) * 2007-03-16 2008-12-01 Fujitsu Microelectronics Ltd Semiconductor device and method of manufacturing the same
TW200847366A (en) * 2007-04-03 2008-12-01 Shinko Electric Ind Co Substrate and method for manufacturing the same

Also Published As

Publication number Publication date
TW201027687A (en) 2010-07-16

Similar Documents

Publication Publication Date Title
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
TWI578416B (zh) 封裝載板及其製作方法
TWI400025B (zh) 線路基板及其製作方法
TWI335785B (en) Circuit board structure and fabrication method thereof
US9196506B2 (en) Method for manufacturing interposer
WO2018149249A1 (zh) 下沉式高密度互连板的制作方法
US9589871B2 (en) Semiconductor package structure and method for manufacturing the same
TWI542263B (zh) 中介基板及其製法
CN102111951A (zh) 多层布线基板
JP6316609B2 (ja) 配線基板及び半導体装置と配線基板の製造方法及び半導体装置の製造方法
TWI545997B (zh) 中介基板及其製法
TWI556382B (zh) 封裝基板及其製法
TW201828428A (zh) 封裝體裝置及其製造方法
JP2010103435A (ja) 配線基板及びその製造方法
TWI453878B (zh) 封裝基板及其製法
TWI705746B (zh) 軟性電路板及其微型通孔的加工方法
JP2007214568A (ja) 回路基板構造
CN103681586B (zh) 无核心封装基板及其制法
TWI484600B (zh) 無核心封裝基板及其製法
TWI566330B (zh) 電子封裝結構之製法
TWI406384B (zh) 封裝基板及其製法
TWI401006B (zh) 電路板及其製法
TWI558290B (zh) 線路板的製造方法
TWM462947U (zh) 封裝基板
TWI836628B (zh) 電路板及其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees