JP5282380B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5282380B2 JP5282380B2 JP2007204375A JP2007204375A JP5282380B2 JP 5282380 B2 JP5282380 B2 JP 5282380B2 JP 2007204375 A JP2007204375 A JP 2007204375A JP 2007204375 A JP2007204375 A JP 2007204375A JP 5282380 B2 JP5282380 B2 JP 5282380B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- semiconductor device
- bonding
- film
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Wire Bonding (AREA)
Description
前記導体バンプは、前記半導体チップと接合される内側部分と、前記内側部分を覆う外側部分とを有し、
前記内側部分はCu又はAlであり、前記外側部分は、前記内側部分よりも硬度の高い導電材料であることを特徴とする。
実装基板上に、導電性皮膜で覆われたCu又はAlのバンプを形成し、
前記バンプに半導体チップを超音波接合する、
工程を含み、前記導電性皮膜として、前記Cu又はAlよりも硬度が高い材料を選択することを特徴とする。
<第1実施形態>
<第2実施形態>
41 実装基板
41A、41B 基板電極
41a 配線パターン
41b Ni膜
41c Au膜
42A、42B 皮膜ワイヤ
42a 内側ワイヤ(バルクCuワイヤ)
42b、62b Cu合金めっき皮膜(外側の導体皮膜)
43A、43B、63A、63B スタッドバンプ
50 半導体チップ
51 半導体チップ基板
52 樹脂封止層
53A、53B チップ側パッド電極
62a スタッド
Claims (6)
- 実装基板と、
前記実装基板に、導体バンプを介して実装される半導体チップと
を含む半導体装置において、
前記導体バンプは、前記半導体チップと接合される内側部分と、前記内側部分を覆う外側部分とを有し、
前記内側部分はCu又はAlであり、前記外側部分は、前記内側部分よりも硬度の高い導電材料であり、
前記外側部分の膜厚が前記導体バンプの平均径の5%〜11%であり、接合用の超音波の振動方向と直交するバンプ面での前記外側部分の厚さは、前記超音波の振動方向と平行なバンプ面での前記外側部分の厚さよりも大きく、前記導体バンプの最も直径の大きい部分が、最も直径の小さい部分の1.3倍以下であることを特徴とする半導体装置。 - 前記外側部分は、Cu合金、及び/又はAg合金であることを特徴とする請求項1に記載の半導体装置。
- 前記外側部分はめっき析出膜であることを特徴とする請求項1又は2に記載の半導体装置。
- 実装基板上に、導電性皮膜で覆われたCu又はAlのバンプを形成し、
前記バンプに半導体チップを超音波接合する、
工程を含み、
前記導電性皮膜として、Cu又はAlよりも硬度が高い材料を選択し、
前記超音波接合において、前記導電性皮膜の膜厚が接合後の前記バンプの平均径の5%〜11%に設定し、超音波の振動方向と直交するバンプ面での前記導電性皮膜の厚さを、前記超音波の振動方向と平行なバンプ面での前記導電性皮膜の厚さよりも大きく設定することで、前記バンプの最も直径の大きい部分が、最も直径の小さい部分の1.3倍以下となるように接合変形を抑制することを特徴とする半導体装置の製造方法。 - 前記バンプは、Cu合金又はAg合金のめっき皮膜で覆われたCu線材又はAl線材を用いて形成されることを特徴とする請求項4に記載の半導体装置の製造方法。
- 前記バンプは、前記実装基板上に前記Cu又はAlのスタッドを形成し、前記スタッド上に、Cu合金またはAg合金のめっき膜を形成することによって形成されることを特徴とする請求項4又は5に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007204375A JP5282380B2 (ja) | 2007-08-06 | 2007-08-06 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007204375A JP5282380B2 (ja) | 2007-08-06 | 2007-08-06 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009043781A JP2009043781A (ja) | 2009-02-26 |
JP5282380B2 true JP5282380B2 (ja) | 2013-09-04 |
Family
ID=40444239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007204375A Expired - Fee Related JP5282380B2 (ja) | 2007-08-06 | 2007-08-06 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5282380B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6071613B2 (ja) * | 2013-02-14 | 2017-02-01 | オリンパス株式会社 | 半導体基板、半導体装置、撮像素子、および撮像装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7271497B2 (en) * | 2003-03-10 | 2007-09-18 | Fairchild Semiconductor Corporation | Dual metal stud bumping for flip chip applications |
JP2005191335A (ja) * | 2003-12-26 | 2005-07-14 | Matsushita Electric Ind Co Ltd | フィルム基板、半導体装置、およびその製造方法 |
-
2007
- 2007-08-06 JP JP2007204375A patent/JP5282380B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009043781A (ja) | 2009-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4863746B2 (ja) | 半導体装置およびその製造方法 | |
JP4551255B2 (ja) | 半導体装置 | |
EP2040289A2 (en) | Packaging substrate structure and method for manufacturing the same | |
US20020093108A1 (en) | Flip chip packaged semiconductor device having double stud bumps and method of forming same | |
JP2004336043A (ja) | リボンボンディング | |
US6635962B2 (en) | Chip on chip semiconductor device | |
WO2008109524A2 (en) | System and method for increased stand-off height in stud bumping process | |
KR20010104217A (ko) | 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기 | |
JP5813552B2 (ja) | 半導体パッケージおよびその製造方法 | |
JP7176048B2 (ja) | 半導体ダイと受動熱交換器との間に熱界面接合を形成するための装置及び方法 | |
JP5117169B2 (ja) | 半導体装置 | |
JP4194408B2 (ja) | 補強材付き基板、半導体素子と補強材と基板とからなる配線基板 | |
JP5282380B2 (ja) | 半導体装置およびその製造方法 | |
JPH11234082A (ja) | 表面弾性波装置 | |
JP5486848B2 (ja) | 半導体装置およびその製造方法 | |
JP2010062538A (ja) | 半導体装置及びその製造方法 | |
JP7162775B2 (ja) | 半導体装置 | |
US20230138349A1 (en) | Embedded packaging structure | |
JP5152157B2 (ja) | 半導体装置の製造方法 | |
KR101018218B1 (ko) | 와이어 본딩 구조체 및 그 제조방법 | |
JP3470787B2 (ja) | 半導体素子用複合パッケージの製造方法 | |
JPH11145188A (ja) | 半導体装置及びその製造方法 | |
JP4123719B2 (ja) | テープキャリアおよびこれを用いた半導体装置 | |
JPH11135672A (ja) | 半導体パッケージ | |
JP2006019398A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100416 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120814 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121102 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130222 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130430 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130513 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5282380 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |