JPH04162638A - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法

Info

Publication number
JPH04162638A
JPH04162638A JP2287013A JP28701390A JPH04162638A JP H04162638 A JPH04162638 A JP H04162638A JP 2287013 A JP2287013 A JP 2287013A JP 28701390 A JP28701390 A JP 28701390A JP H04162638 A JPH04162638 A JP H04162638A
Authority
JP
Japan
Prior art keywords
semiconductor chip
insulating member
bonding
integrated circuit
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2287013A
Other languages
English (en)
Inventor
Ryoji Abe
亮二 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2287013A priority Critical patent/JPH04162638A/ja
Publication of JPH04162638A publication Critical patent/JPH04162638A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置の製造技術に関し、特に
、ワイヤボンディング方式またはテープキャリヤ方式の
半導体集積回路装置の製造技術に適用して有効な技術に
関するものである。
〔従来の技術〕
ワイヤボンディング方式は、例えばリードフレームのダ
イパッド上に実装された半導体チップのポンディングパ
ッドと、リードフレームのインナーリードとを金（Ａｕ
）あるいはアルミニウム（ＡＩ）等からなるボンディン
グワイヤによって電気的に接続する技術である。
ところで、ボンディングワイヤは、例えば２５〜３０μ
ｍφと非常に細いので、小さな力でも変形し易い。この
ため、ワイヤボンディング方式の半導体集積回路装置の
場合、その製造工程中に、ボンディングワイヤが何らか
の原因により半導体チップ側に押し曲げられ半導体チッ
プの角部分に接触する場合があり、ボンディングワイヤ
と半導体チップとの電気的短絡不良が発生する問題があ
る。
このようなボンディングワイヤと半導体チップとの電気
的短絡不良を防止するための従来技術としては、例えば
リードフレームのダイパッドの高さをリードフレームの
インナーリードの高さより低くする方法がある。
なお、ワイヤボンディング方式については、例えば株式
会社オーム社、昭和５９年１１月３０日発行、ｒＬｓＩ
ハンドブックＪ　Ｐ２Ｏ３，Ｐ２Ｏ３に記載がある。
〔発明が解決しようとする課題〕
ところが、ダイパッドの高さをインナーリードの高さよ
り低くする従来技術は、ボンディングワイヤと半導体チ
ップとの電気的短絡不良を防止する上においては効果が
得られるが、ボンディングワイヤがワイヤのよれ等によ
りそのボンディングワイヤの接続されたインナーリード
に隣接する他のインナーリードに接触し、新たな電気的
短絡不良を発生させる問題があった。
また、テープキャリヤ方式は、可撓性のテープキャリヤ
を搬送しながらテープキャリヤ上に形成されたインナー
リードと、半導体チップに形成されたポンディングパッ
ドとを位置合わせした後、インナーリードをボンディン
グツールにより押圧加熱してインナーリードとポンディ
ングパッドとをバンプを介して接合する技術である。と
ころで、近年、テープキャリヤ方式の半導体集積回路装
置においては、半導体チップ内における素子の微細化や
高集積化に伴ってインナーリードの幅等も縮小傾向にあ
り、インナーリードは小さな力でも変形し易くなってき
ている。このため、テープキャリヤ方式の半導体集積回
路装置においても、例えばテープキャリヤの搬送中の変
形により、インナーリードが半導体チップ側に押し曲げ
られ、半導体チップの角部分と接触し、それらの電気的
短絡不良が生じ易くなってきている。
本発明は上記課題に着目してなされたものであり、その
目的は、ボンディングワイヤと半導体チップとの電気的
短絡不良を防止することのできる技術を提供することに
ある。
本発明の他の目的は、テープキャリヤのインナーリード
と半導体チップとの電気的短絡不良を防止することので
きる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、明
細書の記述および添付図面から明らかになるであろう。
〔課題を解決するための手段〕
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、以下のとおりである。
すなわち、請求項１記載の発明は、半導体チップに形成
された外部電極と、導体リードとをボンディングワイヤ
によって接続する工程に先立って、前記半導体チップに
おいて少なくとも主面と側面とが形成する角部分に絶縁
部材を設ける半導体集積回路装置の製造方法とするもの
である。
請求項３記載の発明は、半導体チップの外部電極と、テ
ープキャリヤに形成された導体リードの先端とをバンプ
を介して接合する工程に先立って、前記半導体チップに
おいて少なくとも主面と側面とが形成する角部分に絶縁
部材を設ける半導体集積回路装置の製造方法とするもの
である。
〔作用〕
上記した請求項１記載の発明によれば、ワイヤボンディ
ング工程後にボンディングワイヤが何らかの原因により
半導体チップ側に押し曲げられ半導体チップの角部に接
触したとしても、ボンディングワイヤと半導体チップと
の間には絶縁部材が介在される。
上記した請求項３記載の発明によれば、インナーリード
ボンディング工程後にインナーリードがテープキャリヤ
の変形等により半導体チップ側に曲げられ半導体チップ
の角部に接触したとしても、インナーリードと半導体チ
ップとの間には絶縁部材が介在される。
〔実施例１〕 第１図は本発明の一実施例である半導体集積回路装置の
製造工程中における半導体チップの断面図、第２図は第
１図に示した半導体チップの平面図、第３図（ａ）、　
（ｂｌは第１図に示した絶縁部材の形成工程を説明する
ための半導体チップの断面図である。
本実施例１の半導体集積回路装置は、ワイヤボンディン
グ方式の半導体集積回路装置である。第１図および第２
図は、ワイヤボンディング工程直後における半導体集積
回路装置を示している。
例えば平板状のリードフレーム１に形成されたダイパッ
ドｌａ上には、半導体チップ２がチップ接合部３を介し
て接合されている。なお、リードフレームｌは４２アロ
イ等からなり、チップ接合部３は銀（Ａｇ）入りエポキ
シ樹脂等からなる。
半導体チップ２は、単結晶シリコン（Ｓｉ）等からなり
、その主面側には論理回路あるいは半導体メモリ等を構
成するための所定の半導体集積回路素子か形成されてい
る。
また、半導体チップ２の主面上には、半導体集積回路素
子の電極を外部に引き出すためのポンディングパッド（
外部電極）４が形成されている。
ポンディングパッド４は、例えばＡ１からなり、第２図
に示すように、半導体チップ２の外周辺に沿って複数配
置されている。
ポンディングパッド４は、ボンディングワイヤ５を通じ
てリードフレームｌのインナーリード１ｂと電気的に接
続されている。ボンディングワイヤ５は、例えばＡｕあ
るいはＡｆからなる非常に細い金属配線である。
ところで、本実施例１においては、半導体チップ２の主
面と側面とが形成する角部分を被覆するように絶縁部材
６ａが設けられている。絶縁部材６ａは、例えばポリイ
ミド樹脂からなる。絶縁部材６ａは、ボンディングワイ
ヤ５と半導体チップ２との電気的短絡を防止するための
部材であり、後述するようにワイヤボンディング工程の
前に形成される。したがって、本実施例１においては、
ワイヤボンディング工程後に何らかの原因によりボンデ
ィングワイヤ５が半導体チップ２側に押し曲げられて半
導体チップ２に接触したとしても、ボンディングワイヤ
５と半導体チップ２との間に絶縁部材６ａが介在される
ので、それらの電気的短絡不良を防止できる構造となっ
ている。
絶縁部材６ａを半導体チップ２に設けるには、例えば次
のようにする。
まず、第３図（ａ）に示すように、ダイシング工程によ
り半導体ウェハ（図示せず）から分割された半導体チッ
プ２をリードフレーム１のダイパッドｌａ上にＡｇ入り
のエポキシ樹脂等により接着固定する。
続いて、第３図（ｂ）に示すように、半導体チップ２の
主面と側面とが形成する角部分を被覆するように、例え
ばポリイミド樹脂からなる絶縁材料を塗布し絶縁部材６
ａを形成する。この際、ポリイミド樹脂がポンディング
パッド４を被覆しないように注意する。
その後、例えば熱圧着方式のワイヤボンディング方式に
より、第１図および第２図に示したように、ポンディン
グパッド４とインナーリードｌｂとをボンディングワイ
ヤ５によって電気的に接続する。
このように本実施例１によれば、以下の効果を得ること
が可能となる。
（１）、ワイヤボンディング工程に先立って、半導体チ
ップ２の主面と側面とが形成する角部扮を被覆するよう
に絶縁部材６ａを設けることにより、ワイヤボンディン
グ工程後に何らかの原因によりボンディングワイヤ５が
半導体チップ２側に押し曲げられて半導体チップ２に接
触したとしても、ボンディングワイヤ５と半導体チップ
２との間に絶縁部材６ａが介在されるので、それらの電
気的短絡不良を防止することが可能となる。
（２）、上記（１）により、ダイパッドｌａの高さをイ
ンナーリード１ｂの高さより低くしたリードフレームを
使用することなく、ボンディングワイヤ５と半導体チッ
プ２との電気的短絡不良を防止することが可能となる。
（３）、上記（２）により、ダイパッド１ａの高さをイ
ンナーリードｌｂの高さより低くするリードフレームを
使用する場合に生じるボンディングワイヤ５とインナー
リード１ｂとの電気的短絡不良を回避することが可能と
なる。
（４）、上記（１）〜（３）により、ワイヤボンディン
グ方式の半導体集積回路装置の歩留りおよび信頼性を大
幅に向上させることが可能となる。
〔実施例２〕 第４図は本発明の他の実施例である半導体集積回路装置
の製造工程中における半導体チップの断面図、第５図（
ａｌ、　Ｑ））は第４図に示した絶縁部材の形成方法を
説明するための半導体チップの断面図である。
本実施例２においては、第４図に示すように、予め枠状
に形成された絶縁部材６ｂが接着剤等により半導体チッ
プ２の主面と側面とが形成する角部分に接着固定されて
いる。
絶縁部材６ｂを半導体チップ２に設けるには、例えば次
のようにする。
まず、第５図（ａ）に示すように、半導体チップ２を前
記実施例１と同様にしてダイパッドｌａ上に接合する。
続いて、例えば真空ノズル７によって、枠状の絶縁部材
６ｂを吸引し、その内壁面側に接着剤を塗布した後、絶
縁部材６ｂと半導体チップ２とを位置合わせする。そし
て、絶縁部材６ｂと半導体チップ２とを位置合わせした
状態で絶縁部材６ｂの内壁面側を半導体チップ２の該角
部分に押し当てて、第５図（ｂｌに示すように、絶縁部
材６ｂを半導体チップ２に接着固定する。その後、前記
実施例１と同様にして半導体チップ２のポンディングパ
ッド４とリードフレームｌのインナーリード１ｂとをボ
ンディングワイヤ５により電気的（云接続する。
本実施例２によれば、前記実施例１と同様の効果を得る
ことが可能となる。
〔実施例３〕 第６図は本発明の他の実施例である半導体集積回路装置
の製造工程中における半導体チップの断面図、第７図（
ａ）〜（ｄ）は第６図に示した絶縁部材の形成方法を説
明するための半導体ウェハの断面図である。
ところで、前記実施例１の場合は、絶縁部材を形成する
際に、半導体チップの外周に絶縁材料を塗布する方法を
採用した。しかし、この場合、絶縁材料が流れ易く、絶
縁材料を半導体チップの主面と側面とが形成する角部分
に溜めておくことが難しい。このため、該角部分の絶縁
部材の厚さが薄くなり、ボンディングワイヤと半導体チ
ップとの絶縁上の信頼性が低下する場合か考えられる。
一方、該角部分の絶縁部材の厚さを確保すべく多量の絶
縁材料を塗布すると、絶縁部材の上部の高さが高くなる
結果、ワイヤボンディング工程中の信頼性上の観点から
ワイヤ高さも高くしなければならず、パッケージ厚さも
厚くなってしまう。
そこで、本実施例３においては、第６図に示すように、
半導体チップ２の主面と側面とが形成する角部分に切欠
部（絶縁部材溜り部）８を形成し、その切欠部８内に絶
縁部材６ｃを設けた。
本実施例３においては、切欠部８を形成したことにより
、絶縁部材６ｃの上部を半導体チップ２の主面の高さよ
り高くすることなく、該角部分における絶縁部材６ｃの
厚さを厚くできる構造になっている。すなわち、該角部
分における絶縁部材６ｃの厚さを厚くできるので、ボン
ディングワイヤ５と半導体チップ２との絶縁上の信頼性
を向上させることができるようになっている。しかも、
該角部分の絶縁部材６ｃの厚さを厚くしても絶縁部材６
ｃの上部が半導体チップ２の主面の高さより高くならな
いので、前記実施例１，２の場合よりもワイヤ高さを低
くでき、パッケージの厚さを薄くすることができるよう
になっている。
絶縁部材６ｃの形成工程例を第７図（ａ）〜（ｄ）に示
す。
第７図（ａ）は、ダイシング工程の前段階における半導
体ウェハ９の要部断面図を示している。第７図（ａ）の
分割領域Ｂは、半導体ウェハ９を個々の半導体チップ２
（第６図参照）に分割するための領域である。
このような半導体ウェハ９に対して、まず、例えばダイ
シングソー（図示せず）により、第７図（ｂ）に示すよ
うに、分割領域Ｂよりも僅かに幅広で、かつ半導体ウェ
ハ９を完全に切断しない程度の深さの溝部１０を形成す
る。この際留意することは、半導体ウェハ９に形成され
た半導体集積回路素子に悪影響を与えない程度の輻およ
び深さの溝部ｌＯを形成することである。ただし、溝部
１０の形成方法としては、ダイシングソーによる加工に
限定されるものではなく種々変更可能であり、例えばエ
ツチング技術やレーザ加工技術を用いても良い。
続いて、第７図（Ｃ）に示すように、溝部１０内に所定
の絶縁材料１１を流し込む。その後、例えば分割領域Ｂ
の幅と同じ程度の輻の刃を有するダイヤモンドホイール
（図示せず）により、第７図（ｄ）に示すように、半導
体ウェハ９を完全に切断する。
このようにして半導体ウェハ９を複数の半導体チップ２
に分割するとともに、半導体チップ２の主面と側面とが
形成する角部分に絶縁部材６ｃを形成する。その後、前
記実施例１，２と同様にしてホンディングパッド４とイ
ンナーリード１ｂとをボンディングワイヤ５により電気
的に接続する。
このように本実施例３においては、前記実施例１．２で
得られた効果の他に次の効果を得ることが可能となる。
（１）、半導体チップ２の主面と側面とが形成する角部
分に切欠部８を形成し、その切欠部８内に絶縁部材６ｃ
を設けたことにより、絶縁部材６Ｃの上部の高さを半導
体チップ２の主面の高さより高くすることなく、該角部
分における絶縁部材６Ｃの厚さを厚くすることが可能と
なる。
（２）、上記（１）により、ボンディングワイヤ５と半
導体チップ２との絶縁上の信頼性を向上させることか可
能となる。
（３）、上記（１）により、前記実施例１，２の場合よ
りもワイヤ高さを低くすることができ、パッケージの厚
さを薄くすることが可能となる。
〔実施例４〕 第８図は本発明の他の実施例である半導体集積回路装置
の製造工程中における半導体チップの断面図、第９図（
ａ）、　ｆｂ）は第８図に示した絶縁部材の形成方法を
説明するための半導体チップの断面図である。
本実施例４の半導体集積回路装置は、テープキャリヤ方
式の半導体集積回路装置である。第８図はインナーリー
ドボンディング工程直後における半導体集積回路装置を
示している。
半導体チップ２のポンディングパッド４は、ＣＣＢバン
プ１２および下地金属１３を介してテープキャリヤ１４
に形成されたインナーリード（導体リード）１５に電気
的に接続されている。なおＣＣＢ　）＜ンブ１２はＡｕ
等からなり、テープキャリヤ１４はポリイミド樹脂等か
らなる。また、インナーリード１５はＣｕ等からなり、
その表面には錫（Ｓ　ｎ）またはＡｕメツキ処理等が施
されている。
本実施例４においては、半導体チップ２の主面と側面と
が形成する角部分に絶縁部材６ｄが設けられている。絶
縁部材６ｄは、インナーリード１５と半導体チップ２と
の電気的短絡不良を防止するための部材であり、後述す
るようにインナーリードボンディング工程の前に形成さ
れる。したがって、本実施例４においては、インナーリ
ードボンディング工程後にテープキャリヤ１４の変形等
によりインナーリード１５が半導体チップ２側に押し曲
げられて半導体チップ２に接触したとしても、インナー
リード１５と半導体チップ２との間に絶縁部材６ｄが介
在されるので、それらの電気的接触を防止できる構造と
なっている。
絶縁部材６ｄの形成工程例を第９図（ａ）、　（ｂ）に
示す。
第９図（ａ）は、ダイシング工程の前段階における半導
体ウェハ９の要部断面図を示している。ポンディングパ
ッド４上には、下地金Ｗ＆１３を介してバンプ１２が形
成されている。なお、バンプ１２をポンディングパッド
４上に形成する方法に代えてバンプ１２をインナーリー
ド１５側に形成する転写バンプ法やメサバンプ法を採用
しても良い。
このような半導体ウェハ９に対してまず、第９図（ａ）
に示すように、分割領域Ｂおよびその周囲に所定の絶縁
材料１６を塗布する。
続いて、第９図（ｂ）に示すように、領域Ｂの幅よりも
狭い幅の刃を有するダイヤモンドホイール等により半導
体ウェハ９を完全に切断する。このようにして半導体ウ
ェハ９から半導体チップ２を分割するとともに、半導体
チップ２の主面と側面とが形成する角部分に絶縁部材６
ｄを形成する。ただし、本実施例４の場合も前記実施例
３で説明した方法と同じ方法により半導体チップ２に切
欠部８を形成し、その部分に絶縁部材６Ｃを設けても良
い。
その後、半導体チップ２のバンプ１２と、テープキャリ
ヤ１４のインナーリード１５（第８図参照）とを位置合
わせした後、インナーリード１５の上方からボンディン
グツール（図示せず）を押し当ててインナーリード１５
を押圧加熱することにより、インナーリード１５とバン
プ１２とを接合する。これによって、インナーリード１
５とポンディングパッド４とを電気的に接続する。
このように本実施例４によれば、以下の効果を得ること
が可能となる。
（１）、テープキャリヤ方式の半導体集積回路装置の製
造工程において、インナーリードボンディング工程に先
立って、半導体チップ２の主面と側面とが形成する角部
分を被覆するように絶縁部材６ｄを設けることにより、
インナーリードボンディング工程後にテープキャリヤ１
４の変形等によりインナーリード１５が半導体チップ２
側に押し曲げられて半導体チップ２に接触したとしても
、インナーリード１５と半導体チップ２との間に絶縁部
材６ｄが介在されるので、それらの電気的短絡不良を防
止することが可能となる。
（２）、上記（１）により、テープキャリヤ方式の半導
体集積回路装置の歩留りおよび信頼性を向上させること
が可能となる。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例１〜４に限定
されるものではなく、その要旨を逸脱しない範囲で種々
変更可能であることはいうまでもない。
例えば前記実施例３においては、半導体チップの主面と
側面とが形成する角部分に切欠部を形成した場合につい
て説明したが、これに限定されるものではなく、例えば
第１０図に示すように、半導体チップ２の主面と側面と
が形成する角部分にテーパ部（絶縁部材溜り部）１７を
形成しても良い。この場合も絶縁部材６ａの上部の高さ
を比較的低くした状態で、該角部分における絶縁部材６
ａの厚さを確保することが可能となる。
また、前記実施例１〜３においては、熱圧着方式のワイ
ヤボンディング方法を採用した場合について説明したが
、これに限定されるものではなく種々変更可能であり、
例えば超音波ボンディング方式や超音波ボンディング併
用形無圧着方式等のようなワイヤボンディング方法を用
いても良い。
また、前記実施例１〜３においては、半導体チップをリ
ードフレーム上に実装した場合について説明したが、こ
れに限定されるものではなく種々変更可能であり、例え
ば半導体チップをセラミックパッケージのベース基板上
に実装する場合においても適用できる。この場合、ベー
ス基板に形成された電極がインナーリードに対応してい
る。
〔発明の効果〕
本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
（１）、すなわち、請求項１記載の発明によれば、ワイ
ヤボンディング工程後にボンディングワイヤが何らかの
原因により半導体チップ側に押し曲げられ半導体チップ
の角部に接触したとしても、ボンディングワイヤと半導
体チップとの間には絶縁部材が介在されるので、ボンデ
ィングワイヤと半導体チップとの電気的短絡不良を防止
することが可能となる。
（２）、上記した請求項３記載の発明によれば、インナ
ーリードボンディング工程後にインナーリードがテープ
キャリヤの変形等により半導体チップ側に曲げられ半導
体チップの角部に接触したとしても、インナーリードと
半導体チップとの間には絶縁部材が介在されるので、イ
ンナーリードと半導体チップとの電気的短絡不良を防止
することが可能となる。
【図面の簡単な説明】
第１図は本発明の一実施例である半導体集積回路装置の
製造工程中における半導体チップの断面図、 第２図は第１図に示した半導体チップの平面図、第３図
（ａ）、　（ｂ）は第１図に示した絶縁部材の形成工程
を説明するための半導体チップの断面図、第４図は本発
明の他の実施例である半導体集積回路装置の製造工程中
における半導体チップの断面図、 第５図（ａｌ、　（ｂ）は第４図に示した絶縁部材の形
成方法を説明するための半導体チップの断面図、第６図
は本発明の他の実施例である半導体集積回路装置の製造
工程中における半導体チップの断面図、 第７図（ａ）〜（ｄ）は第６図に示した絶縁部材の形成
方法を説明するための半導体ウェハの断面図、第８図は
本発明の他の実施例である半導体集積回路装置の製造工
程中における半導体チップの断面図、 第９図（ａ）、　（ｂ）は第８図に示した絶縁部材の形
成方法を説明するための半導体チップの断面図、第１０
図は本発明の他の実施例である半導体集積回路装置の製
造工程中における半導体チップの断面図である。 ｌ・・・リードフレーム、１ａ・・・ダイパッド、Ｉｂ
・・・インナーリード、２・・・半導体チップ、３・・
・チップ接合部、４・・・ポンディングパッド（外部電
極）、５・・・ポンディングワイヤ、６ａ〜６ｄ・・・
絶縁部材、７・・・真空ノズル、８・・・切欠部（絶縁
部材溜り部）、９・・・半導体ウェハ、１０・・・溝部
、１１・・・絶縁材料、１２・・・ＣＣＢバンプ、１３
・・・下地金属、１４・・・テープキャリヤ、１５・・
・インナーリード、１６・・・絶縁材料、１７・・・テ
ーバ部（絶縁部材溜り部）、Ｂ・・・分割領域。

Claims (1)

  1. 【特許請求の範囲】 １、半導体チップに形成された外部電極と、導体リード
    とをボンディングワイヤによって接続する工程に先立っ
    て、前記半導体チップにおいて少なくとも主面と側面と
    が形成する角部分に絶縁部材を設けることを特徴とする
    半導体集積回路装置の製造方法。 ２、前記絶縁部材を設ける前に、前記半導体チップの主
    面と側面とが形成する角部分に絶縁部材溜り部を形成す
    ることを特徴とする請求項１記載の半導体集積回路装置
    の製造方法。 ３、半導体チップの外部電極と、テープキャリヤに形成
    された導体リードの先端とをバンプを介して接合する工
    程に先立って、前記半導体チップにおいて少なくとも主
    面と側面とが形成する角部分に絶縁部材を設けることを
    特徴とする半導体集積回路装置の製造方法。４、請求項
    ３記載の絶縁部材を設ける前に、前記半導体チップの主
    面と側面とが形成する角部分に絶縁部材溜り部を形成す
    ることを特徴とする半導体集積回路装置の製造方法。
JP2287013A 1990-10-26 1990-10-26 半導体集積回路装置の製造方法 Pending JPH04162638A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2287013A JPH04162638A (ja) 1990-10-26 1990-10-26 半導体集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2287013A JPH04162638A (ja) 1990-10-26 1990-10-26 半導体集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04162638A true JPH04162638A (ja) 1992-06-08

Family

ID=17711902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2287013A Pending JPH04162638A (ja) 1990-10-26 1990-10-26 半導体集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04162638A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244498A (ja) * 1994-05-11 2008-10-09 Chipscale Inc ラップアラウンド・フランジ界面用の接触処理を用いる半導体製造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244498A (ja) * 1994-05-11 2008-10-09 Chipscale Inc ラップアラウンド・フランジ界面用の接触処理を用いる半導体製造

Similar Documents

Publication Publication Date Title
JP3526788B2 (ja) 半導体装置の製造方法
US5652461A (en) Semiconductor device with a convex heat sink
JP3230348B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP5100967B2 (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
JP4408475B2 (ja) ボンディングワイヤを採用しない半導体装置
JP3540793B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH0444347A (ja) 半導体装置及びその製造方法
US10872845B2 (en) Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package
JPH05218127A (ja) 半導体装置及びその製造方法
JP3269025B2 (ja) 半導体装置とその製造方法
JP2002222824A (ja) 半導体装置及びその製造方法
JP2001332580A (ja) 半導体装置及びその製造方法
JP3043484B2 (ja) 半導体装置
JP2000243880A (ja) 半導体装置とその製造方法
JP3203228B2 (ja) 半導体装置とその製造方法
JPH10335366A (ja) 半導体装置
JPH04162638A (ja) 半導体集積回路装置の製造方法
JP3173493B2 (ja) 半導体装置及び半導体装置の製造方法
KR100422608B1 (ko) 적층칩패키지
JPH04155854A (ja) 半導体集積回路装置およびそれに用いるリードフレーム
JPH09330992A (ja) 半導体装置実装体とその製造方法
JPH06112402A (ja) 半導体装置
KR100303363B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조 방법
JPH08250545A (ja) 半導体装置およびその製造方法
KR100566780B1 (ko) 적층형 멀티 칩 패키지 제조 방법 및 이를 이용한 적층형 멀티 칩 패키지