JPH04155854A - 半導体集積回路装置およびそれに用いるリードフレーム - Google Patents

半導体集積回路装置およびそれに用いるリードフレーム

Info

Publication number
JPH04155854A
JPH04155854A JP2280925A JP28092590A JPH04155854A JP H04155854 A JPH04155854 A JP H04155854A JP 2280925 A JP2280925 A JP 2280925A JP 28092590 A JP28092590 A JP 28092590A JP H04155854 A JPH04155854 A JP H04155854A
Authority
JP
Japan
Prior art keywords
bonding
wire
integrated circuit
semiconductor integrated
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2280925A
Other languages
English (en)
Inventor
Hiroshi Akasaki
赤崎 博
Kanji Otsuka
寛治 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP2280925A priority Critical patent/JPH04155854A/ja
Publication of JPH04155854A publication Critical patent/JPH04155854A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554Coating
    • H01L2224/4556Disposition, e.g. coating on a part of the core
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554Coating
    • H01L2224/45565Single coating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554Coating
    • H01L2224/45599Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48455Details of wedge bonds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置技術に関し、特に、ワイ
ヤボンディング方式の半導体集積回路装置に適用して有
効な技術に関するものである。
〔従来の技術〕
ワイヤボンディング方式は、半導体チップのボンディン
グパッドと、パッケージまたはリードフレームの外部引
出用端子とを金(Au)またはアルミニウム(AI)等
からなるホンディングワイヤによって電気的に接続し、
半導体チップに形成された半導体集積回路素子の電極を
外部に引き出す技術である。
ワイヤボンディング方式については、例えば総研出版■
、1985年6月1日発行、「超LSIテクノロジーJ
P594〜P597に記載があり、この文献には、ボー
ル・ウェッジボンディング技術について説明されている
。ボール・ウェッジボンディングは、半導体チップのボ
ンディングパッドにはボールボンディングを行い、パッ
ケージまたはリードフレームの外部引出用端子にはウェ
ッジボンディングを行う技術である。ボールボンデイン
クは、ボンディングワ・イヤの先端に水素トーチまたは
電気トーチ等によりポールを形成した後、そのボールを
被接合物に押し付けてボンディングワイヤと被接合物と
を接合する技術である。また、ウェッジホンディングは
、超音波振動を伝達するウェッジツールの先端でボンデ
ィングワイヤを被接合面に押し付けて、超音波振動と荷
重とによりボンディングワイヤと被接合物とを接合する
技術である。通常は、半導体チップのボンディングパッ
ド側を第一ボンド、パッケージまたはリードフレームの
外部引出用端子側を第二ボンドとしている。
〔発明か解決しようとする課題〕
ところか、上記従来のワイヤボンディング技術において
は、以下の問題があることを本発明者は見出した。
すなわち、従来は、ボンディングワイヤと外部引出用端
子との接合強度が、ボンディングワイヤとボンディング
パットとの接合強度よりも弱い点について充分な配慮か
なされておらず、ホンディングワイヤと外部引出用端子
との接合強度不足に起因して半導体集積回路装置の信頼
性か低下する問題かあった。
特に、ボンディングワイヤの表面に絶縁体を被覆した被
覆ワイヤにおいては、ボンディング中に熱分解された被
覆絶縁体の成分がボンディングワイヤの接合面側に巻き
込まれる現象を避けることかできず、ボンディングワイ
ヤと外部引出用端子との接合強度か不足し、半導体集積
回路装置の信頼性か低下する問題かあった。
本発明は上記課題に着目してなされたものであり、その
目的は、ボンディングワイヤと外部引出用端子との接合
強度を向上させ、半導体集積回路装置の信頼性を向上さ
せることのできる技術を提供することにある。
本発明の他の目的は、被覆ワイヤと外部引出用端子との
接合強度を向上させ、被覆ワイヤを有する半導体集積回
路装置の信頼性を向上させることのできる技術を提供す
ることにある。
本発明の前記ならびにその他の目的と新規な特徴は、明
細書の記述および添付図面から明らかになるであろう。
〔課題を解決するための手段〕
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、以下のとおりである。
すなわち、請求項1記載の発明は、半導体チップに形成
されたボンディングパッドと、外部引出用端子とがボン
ディングワイヤによって電気的に接続されてなる半導体
集積回路装置であって、前記外部引出用端子のワイヤ接
合面に溝を設けた半導体集積回路装置構造とするもので
ある。
〔作用〕
上記した請求項1記載の発明によれば、外部引出用端子
におけるワイヤ接合面の実効接合面積か溝により増大す
るので、ボンディングワイヤと外部引出用端子との接合
強度を向上させることができる。
また、ボンディングワイヤと外部引出用端子とをウェッ
ジボンディングにより接合する場合、例えば外部引出用
端子の溝を超音波振動方向に直交またはそれに近い方向
に延在させることにより、該ウェッジボンディングに際
し、ボンディングワイヤの接合面に被着した異物や残留
被覆材等が溝により機械的に研削されるので、ボンディ
ングワイヤの活性面で接合かでき、ボンディングワイヤ
と外部引出用端子との接合強度を向上させることかでき
る。
〔実施例〕
第1図は本発明の一実施例である半導体集積回路装置の
要部断面図、第2図は第1図に示した半導体集積回路装
置を構成するインナーリードの要部拡大断面図、第3図
は第2図に示したインナーリード先端の要部拡大平面図
、第4図はインナーリードに形成された溝の断面形状例
を示すインナーリードの要部拡大断面図、第5図はイン
ナーリードに形成された溝の平面形状例を示すインナー
リードの要部拡大平面図である。
本実施例の半導体集積回路装置は、被覆ワイヤボンディ
ング方式の半導体集積回路装置である。
第1図に示すように、リードフレームlのダイパッドl
a上には、半導体チップ2がチップ接合部3により接合
されている。リードフレームlは42アロイ等からなり
、チップ接合部3は銀(Ag)入すエボキシ樹脂等から
なる。
半導体チップ2は、例えば単結晶シリコン(Si)から
なり、その主面側には論理回路あるいは半導体メモリ等
を構成するための所定の半導体集積回路素子か形成され
ている。
また、半導体チップ2の主面上には、半導体集積回路素
子の電極を引き出すためのボンディングパッド4が形成
されている。ボンディングパッド4は、例えばAl−3
i合金またはAA’−3i−Cu合金からなり、半導体
チップ2の外周辺に沿って複数配置されている。
ボンディングパッド4には、ボンディングワイヤ5の一
端が、第一ボンディングであるボールボンディング部5
aによって接合されている。また、ボンディングワイヤ
5の他端は、第二ボンディングであるウェッジボンディ
ング部5bによってリードフレームlのインナーリード
(外部引出用端子)lbに接合されている。すなわち、
本実施例の半導体集積回路装置は、ホンディングパッド
4とインナーリート1bとかホンディングワイヤ5によ
って電気的に接続された構造となってる。
ポールボンディング部5aは、例えば水素トーチまたは
電気トーチによりボンディングワイヤ5の一端にボール
を形成した後、そのボールをホンディングパッド4に押
し付けてボンディングワイヤ5とボンディングパッド4
とを接合して形成された部分である。
また、ウェッジボンディング部5bは、例えば超音波振
動エネルギーおよび熱エネルギーによりボンディングワ
イヤ5とボンディングパッド4とを接合して形成された
部分である。ウェッジボンディング部5bの長さしは、
例えば80μm程度、幅は、例えば70μm程度である
ボンディングワイヤ5は、AuあるいはAI等からなり
、その表面にはポリウレタン樹脂あるいはポリイミド樹
脂等からなる絶縁体6が被覆されている。なお、ボンデ
ィングワイヤ5の直径は、例えば30μm程度である。
また、インナーリードlbの幅は、例えば90μm程度
、厚さは、例えば150μm程度である。
ところで、本実施例の半導体集積回路装置においては、
インナーリードlbのワイヤ接合面に複数の溝7が設け
られている。すなわち、本実施例においては、インナー
リード1bのワイヤ接合面に溝7を設けたことにより、
該ワイヤ接合面の実効接合面積を増大させることができ
るので、ボンディングワイヤ5とインナーリード1bと
をウェッジボンディングにより接合した際、ボンディン
グワイヤ5とインナーリードlbとの接合強度を向上さ
せることができるようになっている。
溝7の断面形状、平面形状をそれぞれ第2図、第3図に
示す。第2図に示すように、溝7は、例えば断面V字状
に形成されている。溝7の幅は、例えば5μm程度であ
り、深さは、例えば5μm以下である。ただし、溝7の
断面形状は、7字状に限定されるものではなく種々変更
可能であり、例えば第4図に示すように、U字状として
も良い。
また、本実施例において溝7は、ウェッジボンディング
の際の超音波振動方向と直交またはそれに近い方向に延
在するように設けられている。すなわち、本実施例にお
いては、溝7を超音波振動方向と直交またはそれに近い
方向に延在させたことにより、ウェッジボンディングに
際してホンディングワイヤ5の接合面に被着した異物や
残留被覆材等が溝7によって機械的に研削されるように
なっている。本実施例において溝7の平面形状は、第3
図に示すように、例えばストライプ状に形成されている
。ところで、ワイヤ接合面において溝7の占有面積比率
が多過ぎるとかえって接合強度が低くなる。そこで、−
概には規定できないか、ワイヤ接合面に対する溝7の占
有面積比率は、例えば50%程度以下、すなわち、平坦
領域8の占有面積比率が少なくとも50%程度以上とす
ることが望ましい。また、溝7の平面形状は、ストライ
ブ状に限定されるものではなく種々変更可能であり、例
えば第5図に示すように、メツシュ状としても良い。
溝7は、半導体チップ2かダイパッド上a上に接合され
る前に、例えばレーザ加工法、電子ビーム加工法、エツ
チング加工法あるいはコイニング法等により形成すれば
良い。
このように本実施例によれば、以下の効果を得ることか
可能となる。
(1)、インナーリートlbのワイヤ接合面に溝7を設
けたことにより、該ワイヤ接合面の実効接合面積を増大
させることかできるので、ボンディングワイヤ5とイン
ナーリード1bとの接合強度を向上させることか可能と
なる。
(2)、溝7の延在方向を超音波振動方向と直交または
それに近い方向としたことにより、ボンディングワイヤ
5とインナーリードlbとをウェッジボンディングによ
り接合する際、ボンディングワイヤ5の接合面に被着し
た異物や残留被覆材等が溝7によって機械的に研削され
、ボンディングワイヤ5の活性面をインナーリード1b
のワイヤ接合面に接合することかてきるので、ボンディ
ングワイヤ5とインナーリードIbとの接合強度を向上
させることか可能となる。
(3)、上記(1)、 (2+により、被覆ワイヤボン
ディング方式の半導体集積回路装置における歩留りおよ
び信頼性を大幅に向上させることか可能となる。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えば前記実施例においては、半導体チップをリードフ
レームのダイパッド上に実装する半導体集積回路装置に
本発明を適用した場合について説明したか、これに限定
されるものではなく、例えば半導体チップをパッケージ
基板や配線基板のダイパッド上に実装する半導体集積回
路装置に本発明を適用しても良い。この場合、パッケー
ジ基板や配線基板等に設けられた外部引出用端子のワイ
ヤ接合面に溝を設ける。
また、前記実施例においては、ボンディングワイヤとボ
ンディングパッドとをポールボンディングにより接合し
た場合について説明したか、これに限定されるものでは
なく、例えばボンディングワイヤとホンディングパッド
とをウェッジボンディングにより接合しても良い。
また、前記実施例においては、ボンディングワイヤを被
覆ワイヤとしたが、これに限定されるものではなく、通
常のボンディングワイヤでも良い。
〔発明の効果〕
本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
すなわち、請求項1記載の発明によれば、外部引出用端
子のワイヤ接合面の実効接合面積が溝により増大し、ボ
ンディングワイヤと外部引出用端子との接合強度を向上
させることができるので、半導体集積回路装置の信頼性
を向上させることが可能となる。
また、ボンディングワイヤと外部引出用端子とをウェッ
ジボンディングにより接合する場合、例えば外部引出用
端子の溝を超音波振動方向に直交またはそれに近い方向
に延在させることにより、該ウェッジボンディングに際
し、ボンディングワイヤの接合面に被着した異物や残留
被覆材等が溝により機械的に研削され、ボンディングワ
イヤの活性面で接合ができるので、ボンディングワイヤ
と外部引出用端子との接合強度を向上させることができ
、被覆ワイヤを育する半導体集積回路装置の信頼性を向
上させることが可能となる。
【図面の簡単な説明】
第1図は本発明の一実施例である半導体集積回路装置の
要部断面図、 第2図は第1図に示した半導体集積回路装置を構成する
インナーリードの要部拡大断面図、第3図は第2図に示
したインナーリード先端の要部拡大平面図、 第4図は本発明の他の実施例である半導体集積回路装置
を構成するインナーリードの要部拡大断面図、 第5図は本発明の他の実施例である半導体装置回路装置
を構成するインナーリードの要部拡大平面図である。 1・・・リードフレーム、la・・・ダイパ・ンド、1
b・・・インナーリード(外部引出用端子)、2・・・
半導体チップ、3・・・チップ接合部、4・・・ボンデ
ィングパッド、5・・・ポンディングワイヤ、5a・・
・ポールポンディング部、5b・・・ウェッジポンディ
ング部、6・・・絶縁体、7・・・溝、8・・・平坦領
域、L・・・長さ。 代理人 弁理士 筒 井 大 和 第2図 第3図

Claims (1)

  1. 【特許請求の範囲】 1、半導体チップに形成されたボンディングパッドと、
    外部引出用端子とがボンディングワイヤによって電気的
    に接続されてなる半導体集積回路装置であって、前記外
    部引出用端子のワイヤ接合面に溝を設けたことを特徴と
    する半導体集積回路装置。 2、前記ボンディングワイヤはその表面に絶縁体が被覆
    された被覆ワイヤであることを特徴とする請求項1記載
    の半導体集積回路装置。 3、前記外部引出用端子であるインナーリードのワイヤ
    接合面に溝を設けたことを特徴とする請求項1または2
    記載の半導体集積回路装置に用いるリードフレーム。
JP2280925A 1990-10-19 1990-10-19 半導体集積回路装置およびそれに用いるリードフレーム Pending JPH04155854A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2280925A JPH04155854A (ja) 1990-10-19 1990-10-19 半導体集積回路装置およびそれに用いるリードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2280925A JPH04155854A (ja) 1990-10-19 1990-10-19 半導体集積回路装置およびそれに用いるリードフレーム

Publications (1)

Publication Number Publication Date
JPH04155854A true JPH04155854A (ja) 1992-05-28

Family

ID=17631847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2280925A Pending JPH04155854A (ja) 1990-10-19 1990-10-19 半導体集積回路装置およびそれに用いるリードフレーム

Country Status (1)

Country Link
JP (1) JPH04155854A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999000826A3 (en) * 1997-06-27 1999-05-27 Matsushita Electronics Corp Resin molded type semiconductor device and a method of manufacturing the same
KR100246352B1 (ko) * 1997-06-14 2000-03-15 김영환 반도체의 와이어 본딩구조
US6861735B2 (en) 1997-06-27 2005-03-01 Matsushita Electric Industrial Co., Ltd. Resin molded type semiconductor device and a method of manufacturing the same
JP2006351846A (ja) * 2005-06-16 2006-12-28 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2015026857A (ja) * 2009-09-11 2015-02-05 ローム株式会社 半導体装置およびその製造方法
CN110729207A (zh) * 2019-10-12 2020-01-24 闳康技术检测(上海)有限公司 一种封装打线的键合方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100246352B1 (ko) * 1997-06-14 2000-03-15 김영환 반도체의 와이어 본딩구조
WO1999000826A3 (en) * 1997-06-27 1999-05-27 Matsushita Electronics Corp Resin molded type semiconductor device and a method of manufacturing the same
US6861735B2 (en) 1997-06-27 2005-03-01 Matsushita Electric Industrial Co., Ltd. Resin molded type semiconductor device and a method of manufacturing the same
US6900524B1 (en) * 1997-06-27 2005-05-31 Matsushita Electric Industrial Co., Ltd. Resin molded semiconductor device on a lead frame and method of manufacturing the same
US7538416B2 (en) 1997-06-27 2009-05-26 Panasonic Corporation Resin molded type semiconductor device and a method of manufacturing the same
JP2006351846A (ja) * 2005-06-16 2006-12-28 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2015026857A (ja) * 2009-09-11 2015-02-05 ローム株式会社 半導体装置およびその製造方法
US9543239B2 (en) 2009-09-11 2017-01-10 Rohm Co., Ltd. Semiconductor device and production method therefor
US9837373B2 (en) 2009-09-11 2017-12-05 Rohm Co., Ltd. Semiconductor device and production method therefor
CN110729207A (zh) * 2019-10-12 2020-01-24 闳康技术检测(上海)有限公司 一种封装打线的键合方法
CN110729207B (zh) * 2019-10-12 2021-07-13 闳康技术检测(上海)有限公司 一种封装打线的键合方法

Similar Documents

Publication Publication Date Title
JP5100967B2 (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
JPH11307675A (ja) 樹脂封止型半導体装置及びその製造方法
TWI515855B (zh) 具有提升接地接合穩定性之引線架封裝
US6784090B2 (en) Semiconductor device and method for manufacturing the same
US6692991B2 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
JP2000003988A (ja) リードフレームおよび半導体装置
JP2838703B2 (ja) 半導体パッケージの製造方法
JPH04155854A (ja) 半導体集積回路装置およびそれに用いるリードフレーム
JP3555062B2 (ja) 半導体装置の構造
JP2000196005A (ja) 半導体装置
JP3148604B2 (ja) 半導体装置
JP2001267484A (ja) 半導体装置およびその製造方法
JP3847432B2 (ja) 樹脂封止半導体装置及びその製造方法
JPS5930538Y2 (ja) 半導体装置
JP3702152B2 (ja) 半導体装置
JPS62296528A (ja) 樹脂封止型半導体装置
KR100212391B1 (ko) 반도체 패키지 구조
JP3965767B2 (ja) 半導体チップの基板実装構造
JPS61241954A (ja) 半導体装置
JP3891772B2 (ja) 半導体装置
KR100364844B1 (ko) 반도체 패키지 제조 공정용 서키트 테이프
JPH04162638A (ja) 半導体集積回路装置の製造方法
JPS61125028A (ja) 半導体装置
JPH08250545A (ja) 半導体装置およびその製造方法
JPH01231333A (ja) 半導体装置の製造方法