JPH10173117A - 電子部品およびその製造方法 - Google Patents

電子部品およびその製造方法

Info

Publication number
JPH10173117A
JPH10173117A JP32857196A JP32857196A JPH10173117A JP H10173117 A JPH10173117 A JP H10173117A JP 32857196 A JP32857196 A JP 32857196A JP 32857196 A JP32857196 A JP 32857196A JP H10173117 A JPH10173117 A JP H10173117A
Authority
JP
Japan
Prior art keywords
lead frame
plating
region
electronic component
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32857196A
Other languages
English (en)
Other versions
JP2933038B2 (ja
Inventor
Seiji Ichikawa
清治 市川
Junichi Tanaka
潤一 田中
Tomoaki Hirokawa
友明 廣川
Taku Sato
卓 佐藤
Tomoaki Kimura
伴昭 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP32857196A priority Critical patent/JP2933038B2/ja
Publication of JPH10173117A publication Critical patent/JPH10173117A/ja
Application granted granted Critical
Publication of JP2933038B2 publication Critical patent/JP2933038B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 パッケージの機械的強度あるいは高周波特性
を維持しつつ、回路基板に実装する際の半田やフラック
スの侵入を防止し、工程不良率の低減を図る。 【解決手段】 チップ3を搭載したリードフレーム4,
5の一方の面に、樹脂でチップ3を囲むように枠状に土
手部2bを形成する。リードフレーム4,5の他方の面
に、基板部2aを形成し、リードフレーム4,5を挟む
ようにする。土手部2bにキャップ8を接合することに
よりチップ3を封止する中空部が形成される。そして、
リードフレーム4,5の表面を、基板部2aおよび土手
部2bに接する第1の領域13,16と、この第1の領
域以外の第2の領域18とに区分けする。第1の領域1
3,16には、樹脂との密着性が高いニッケルめっきを
施し、第2の領域18には、導通性やボンディング性が
良く、かつ樹脂との密着性が低い金めっきを施す。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、小形の中空パッケ
ージに超高周波用デバイスを搭載した電子部品に関し、
特に半田が侵入し難いリードフレームの表面処理に関す
る。
【0002】
【従来の技術】超高周波用デバイスには、トランジス
タ、IC、光素子、表面弾性波素子あるいは共振子など
がある。これらのデバイスは、商用の通信機器や衛星な
どに使われており、多少高価であっても信頼性が高く、
寿命が長いことが必要不可欠であるため、従来ではセラ
ミック製中空パッケージに組み込んでいた。近年では、
衛星放送の受信機や携帯電話機などのように、一般家庭
で使う民生機器にも超高周波用デバイスが数多く使われ
るようになってきている。民生機器に使うデバイスは、
商用通信機器ほど信頼性が高く長寿命になるように形成
しなくてもよいものの、いかに低コストに作るかが大き
な課題である。また、携帯電話機のように装置が小形化
されるに伴い、超高周波用デバイスの外形もこれまで以
上に小形化することが求められている。したがって、従
来セラミック製中空パッケージに組み込んでいたもの
を、低コスト化のため樹脂モールド・パッケージに組み
込む傾向にあった。しかしながら、超高周波用チップ全
体を樹脂封止すると、樹脂の誘電率が高いので、寄生容
量が大きくなり、高周波損失が大きくなるといった欠点
があった。そこで、安価で、かつ高周波特性の優れたパ
ッケージとして、中空パッケージが提案されている。発
明者らは中空パッケージの構造として、特願平8−16
680号を出願している。
【0003】図10は従来の中空パッケージに超高周波
用デバイスのチップ(以下、単にチップと呼ぶ)を搭載
した電子部品を示し、(a)はキャップを取り除いた状
態の平面図、(b)は(a)におけるX(b)-X(b) 線断面
図である。これらの図において、符号19は従来の電子
部品を示し、この電子部品19は、リードフレーム4,
5を樹脂で封止したベース2と、このベース2に接着し
たキャップ8と、リードフレーム5に搭載したチップ3
と、チップ3とリードフレーム4,5とを電気的に接続
するボンディングワイヤ6とから構成されている。また
ベース2にキャップ8を接着し、チップ3の表面に空間
を設けたパッケージを中空パッケージと呼ぶ。
【0004】ベース2は、チップ接合前のリードフレー
ム4,5を封止金型(図示せず)に装填し、この封止金
型にエポキシ樹脂を注入し固化させることによって有底
円筒状に成形している。また、このベース2は、基板部
2aと土手部2bとリードフレーム4,5とからなり、
基板部2aはリードフレーム4,5のチップ搭載面とは
反対の面に形成され、リードフレーム4,5を固定して
いる。また、土手部2bはリードフレーム4,5のチッ
プ搭載面に、チップ3を枠状に囲むように形成し、基板
部2aの外周部とつながっている。土手部2bはベース
2に機械的なストレスが加わっても、リードフレーム
4、5から樹脂が剥離しないようにしている。この基板
部2aと土手部2bとで前記リードフレーム4,5を挟
み込むように形成されている。さらに、このベース2の
内側底面にリードフレーム5のインナーリード兼アイラ
ンド5a(以下、アイランドと呼ぶ)の一方の面、およ
びリードフレーム4のインナーリード4aの一方の面を
露出させており、ベース2の外側にアウターリード4
b,5bを露出させている。
【0005】前記キャップ8は、封止金型にエポキシ樹
脂を注入し固化させることによって成形する。このキャ
ップ8は、ベース2側の端面に凹陥部8aを形成し、こ
の凹陥部8aより外側を土手部2bの上面に接着剤9に
よって接着する。この高周波用のデバイス中空パッケー
ジの特徴は外形がきわめて小さいことである。すなわ
ち、パッケージの外径を2mm、キャップ8の外径を
1.9mm、リードフレーム4,5の幅を0.5mm、
厚さを0.125mm、土手部2bの幅を0.35mm
にそれぞれ形成している。このように中空パッケージの
外形が極めて小さいため、土手部2bのせん断強度が充
分でなく、これを補強するために、リードフレーム4,
5の土手部2bに接する部位にアンカーホール4c,5
cを穿孔し、これに樹脂を充填して基板部2aと土手部
2bとを連結している。なお、アンカーホール4c,5
cの径は0.2mmである。
【0006】このように構成された電子部品19を回路
基板に実装するときには、半田槽に浸してアウターリー
ド4b,5bと回路基板の導体パターン(図示せず)と
を電気的に接続する作業を行っている。このとき、図1
1に示すように、中空パッケージの内部に半田やフラッ
クス10が侵入し、ボンディングワイヤ6を溶断して電
子部品19を機能しなくさせたり、チップ3の表面に半
田やフラックス10が付着してチップ3の電気的特性を
劣化させることがあった。この半田やフラックス10の
侵入の原因が、リードフレーム4の上面と土手部2bの
下面との間あるいはリードフレーム4の下面と基板部2
aの上面との間に形成される隙間4eによるものである
ことが判った。リードフレーム5についても同様なこと
が言えるが、以下の説明では、リードフレーム4につい
て記載する。
【0007】すなわち、電子部品19のリードフレーム
4の表面全体には、チップ3とリードフレーム4とをオ
ーミック接触とし、かつ抵抗を下げて高周波特性を向上
させ、さらにボンディング性を向上させるため、金めっ
きが施されている。しかしながら、金は樹脂との密着性
が低いので、アウターリード4bを折り曲げ加工すると
きに、土手部2bの外周部に土手部2bを持ち上げる方
向に大きな力が作用すると、土手部2bとリードフレー
ム4とが部分的に剥離して隙間4eが形成される。この
隙間4eから半田やフラックス等が侵入するというもの
である。
【0008】この対策として、リードフレーム4の表面
全体を樹脂との密着性の高い金属、例えばニッケルでめ
っきすることが考えられるが、この方法では、半田やフ
ラックスの侵入については防止できるが、金より抵抗値
が高いので、高周波特性が低下し、またボンディング性
が低下し、ボンディングワイヤ6がリードフレーム4か
ら剥離しやすくなる。したがって、超高周波用デバイス
を搭載した電子部品には適用が困難である。また、従来
の樹脂封止型の半導体装置は、パッケージの外形が大き
いので、パッケージの外周部からチップまでの距離が長
く、また、チップ3の表面が樹脂で覆われているので、
外周部から半田やフラックスが侵入してもボンディング
ワイヤやチップまで半田やフラックスが達することはな
い。このため、パッケージ内への半田の侵入を防止した
公知例としては、見当たらない。類似の技術思想とし
て、図12ないし図13に示すような、水分等の侵入を
防止するための技術があり、仮に、これらの公知例の技
術思想を小形で中空のパッケージ型の本願発明の電子部
品に適用した場合を以下に説明する。
【0009】例えば、図12は特開平2−14555号
公報あるいは特開昭61−237458号公報に開示さ
れた第1の公知例を示すもので、(a)は電子部品の平
面図、(b)はリードフレームの一部を拡大して示す断
面図である。同図において、符号20で示すものは樹脂
封止型の電子部品であって、中央のチップ搭載パッド2
1上にチップ22が搭載され、このチップ22のボンデ
ィングパッドとリードフレーム23のインナーリード2
4の先端部とがボンディングワイヤで結線される。そし
て、封止樹脂とリードフレーム23との密着性の向上
と、リードフレーム23の曲げ加工時における封止樹脂
の剥離を防止する目的から、リードフレーム23の上下
面には複数条の溝25が設けられている。このように溝
25を設けることにより、樹脂との密着性が向上し耐剥
離性に優れるとともに、水の侵入経路が長くなり耐透湿
性に優れた電子部品を提供することができる。
【0010】また、図13は、特開平3−280456
号公報に開示された第2の公知例を示すものであって、
(a)は電子部品の平面図、(b)は(a)におけるXI
II(b)-XIII(b) 線断面図である。同図において、符号3
0で示す電子部品は、チップ31を搭載するチップ搭載
パッド32、インナーリード33、アウターリード34
からなるリードフレーム35を備えている。リードフレ
ーム35には、3種類の表面処理層、すなわち第1〜第
3表面処理層37,38,39が形成されている。この
うち、第1表面処理層37は、アウターリード34の全
体およびダムバー36より内側のインナーリード33の
一部にニッケルめっきを施したものである。また、第3
表面処理層39は、チップ搭載パッド32およびインナ
ーリード33の先端部のワイヤボンディングエリアに金
めっきを施したものである。さらに、第2表面処理層3
8は、第1表面処理層37と第3表面処理層39に挟ま
れたインナーリード33の部位に錫めっきを施したもの
である。このように、第1表面処理層37を設けたこと
により、第2表面処理層38の拡散を防止できるととも
に、組立工程における高温処理過程で第1表面処理層3
7に酸化被膜が形成されることにより封止樹脂との密着
性が向上し、樹脂封止後に樹脂とリードフレームとの間
に水分や腐食性成分が侵入するのを防止できる。
【0011】
【発明が解決しようとする課題】しかしながら、上述し
た第1の公知例のリードフレームを、仮に、図10で説
明した構造を採用する本願発明の小形で中空パッケージ
型の電子部品に適用したときに、溝25を土手部26の
外周端まで設けると、リードの折り曲げ強度が低下し、
リードフレーム4の折り曲げ加工時にリードフレーム4
が破損するおそれがある。これを防止するためには、溝
25の加工精度を考慮して溝25を土手部2bの外周端
から少なくとも1mm以上パッケージの内側に設ける必
要がある。しかしながら、前述したように本願発明の電
子部品は外形が極めて小さく、土手部2bの幅は0.3
5mmしかなく、このため第1の公知例に示す構造の溝
25を有するリードフレームを本願発明の小形で中空パ
ッケージ型の電子部品に適用することはできない。
【0012】また、第2の公知例には、本願発明の中空
パッケージにおいて課題となる土手部2bのせん断強度
や樹脂封止時におけるバリ取り性については何ら記載が
ない。すなわち、第2の公知例の部分めっきを本願発明
の小形の中空パッケージと同じタイプの図10で説明し
た電子部品19に適用したときに、樹脂との密着性が高
い第2表面処理層38がインナーリード4bあるいはア
イランド5aにまで拡がると、樹脂のバリ取りが低下
し、バリがアイランド5aに残り、このためチップ3と
リードフレーム5との接着性が低下し、チップ3が剥が
れやすくなるとともに、チップ3とリードフレーム5と
の接触抵抗が大きくなり高周波特性が劣化する。同様
に、インナーリード4bの先端部のワイヤボンディング
部にバリが残ると、ボンディング強度が低下し、このた
め使用中にボンディングワイヤ6が外れ、電子部品が機
能しなくなる。逆に、第2表面処理層38が狭く、樹脂
との密着性が低い金めっきが施された第3表面処理層3
9が土手部2bにまで及ぶと、土手部2bとリードフレ
ーム4,5との密着性が低下し、このため土手部2bの
せん断強度が低下する。このように、従来の樹脂封止型
の電子部品の耐剥離性や耐透湿性の技術あるいは部分め
っきの技術を本願電子部品に適用しようとしても、外形
が極めて小さい中空パッケージ特有の課題を解決するこ
とができないため、中空パッケージの機械的強度を低下
させたり、電子部品の高周波特性を悪化させてしまうた
め、適用できなかった。
【0013】したがって、本発明は上記した従来の問題
に鑑みなされたものであり、その目的とするところは、
小形中空パッケージの機械的強度あるいは高周波特性を
維持しつつ、回路基板に実装する際の半田やフラックス
の侵入を防止するとともに、チップの破壊を低減した電
子部品およびその製造方法を提供することにある。
【0014】
【課題を解決するための手段】この目的を達成するため
に、第1の発明に係る電子部品は、一方の面にチップが
搭載されたリードフレームと、前記チップを囲むように
形成された枠状の土手部と、前記リードフレームの他方
の面に前記土手部とつながるように形成された基板部と
を備え、前記リードフレームの表面を、前記基板部およ
び土手部に接する第1の領域と、この第1の領域以外の
第2の領域との2つの領域に区分けし、前記第1の領域
には第2の領域と比べ樹脂との密着性が高い金属からな
る第1のめっきを施したものである。したがって、リー
ドフレームと基板部および土手部との密着性が向上する
ので、リードフレームとこれら部材との間に隙間が発生
することがなく、パッケージ内への半田やフラックスの
侵入が防止されるとともに、土手部のせん断強度の低下
が防止される。
【0015】また、第2の発明に係る電子部品は、第1
の発明に係る電子部品おいて、第2の領域にはボンディ
ング性が良く、かつ第1の領域と比べ樹脂との密着性が
低い金属からなる第2のめっきを施したものである。し
たがって、チップを搭載する部位におけるバリ取りが確
実に行われる。
【0016】また、本発明に係る電子部品の製造方法
は、リードフレームの表面全体に第1のめっきを施す工
程と、第1の領域をマスクして第2のめっきを施す工程
と、基板部と土手部を形成してリードフレームを挟み込
む樹脂封止工程と、チップをリードフレームに搭載する
チップ搭載工程と、キャップを土手部に接合するキャッ
プ封止工程とを備えたものである。したがって、第1の
めっきはリードフレームの表面全体に施すので、めっき
作業が容易となり、第2のめっきは第1の領域にマスク
して行うので、各領域の境界の精度が高くなる。
【0017】
【発明の実施の形態】以下、本発明の実施の形態を図に
基づいて説明する。図1(a)は本発明に係る電子部品
のキャップを取り外した状態を示す平面図、(b)は
(a)におけるI(b)-I(b) 線断面図である。同図におい
て、図10において説明した電子部品と同等もしくは同
一の構成については同一の符号を付し詳細な説明は省略
する。本発明の電子部品1の特徴とするところは、リー
ドフレーム4,5の表面を、上面においてベース2の土
手部2bと接する部位13および下面においてベース2
の基板部2aと接する部位16を第1の領域とし、この
第1の領域以外の部位、すなわちインナーリード4aの
先端部の上面、アウターリード4b,5bの上、下面お
よびアイランド5aの上面を第2の領域18とするよう
に2つの領域に区分けする。そして、第1の領域には、
封止樹脂との密着性が高い金属であるニッケル11によ
って第1のめっきを施し、第2の領域18には、封止樹
脂との密着性が低い金属である金12によって第2のめ
っきを施したものである。
【0018】このような構成とすることにより、リード
フレーム4,5を樹脂で封止後、リードフレーム4,5
を折り曲げ加工してアウターリードを形成する際に、土
手部2bの外周部に土手部2bを持ち上げる方向に大き
な力が作用しても、土手部2bとリードフレーム4,5
との密着性が高いため、土手部2bがリードフレーム
4,5から剥離することがなくリードフレーム4,5と
土手部2bとの間および基板部2aとの間に隙間が発生
しない。このため、電子部品1を回路基板に実装する際
に、半田槽に浸して電気的接続を行っても、パッケージ
の内部に半田やフラックスが侵入することがないので、
ボンディングワイヤ6が溶断されたり、チップ3に半田
やフラックスが付着するようなこともない。
【0019】また、第2の領域18を形成するインナー
リード4aの先端部の上面およびアイランド5aの上面
に封止樹脂との密着性が低い金属である金12をめっき
したことにより、リードフレーム4,5を樹脂で封止
後、インナーリード4aの先端部の上面およびアイラン
ド5aの上面に付着した封止樹脂のバリを容易に除去す
ることができる。したがって、アイランド5b上にチッ
プ3を密着よく搭載できるとともに、インナーリード4
aとボンディングワイヤ6との接続不良が低減される。
【0020】次に、図2ないし図4に基づいて、本発明
に係るリードフレーム4,5にめっきを施す方法を説明
する。図2は本発明に係る多連リードフレームのめっき
の工程を説明する図、図3(a)は図2(c)における
III(a)部の拡大図、(b)は(a)におけるIII(b)-III
(b) 線断面図、図4は図3(a)の裏面図である。ま
ず、図2(a)に示すように、金属板にプレス加工ある
いはエッチング加工を行うことにより多連リードフレー
ム15を形成する。この多連リードフレーム15には、
1個のチップを搭載して1個の電子部品を形成するため
の単位リードフレーム17が複数行、複数列形成されて
いる。
【0021】次に、同図(b)に示すように、多連リー
ドフレーム15の表面全体に第1のめっきであるニッケ
ルめっき11を施す。しかる後、リードフレーム4,5
の第1の領域、すなわち上面における土手部2bに接す
る部位13および下面における基板部2aと接する部位
16にホトレジストあるいはシールでマスクし、残りの
部位、すなわち第2の領域18に、同図(c)に示すよ
うに、第2のめっきである金めっき12を施す。このよ
うにしてめっきが施されたリードフレーム4,5の上面
側を図3(a)に示し、下面側を図4に示す。図3
(a)において、金めっき12が施されていない、すな
わちニッケルめっきが露呈している部位13の幅lは、
土手部2bの幅と同一もしくは樹脂封止用金型の位置合
わせ時の精度誤差分を考慮した長さに形成される。例え
ば、本実施例の場合には、土手部2bの幅を0.35m
mとし、精度誤差を±0.05mmとすることにより、
lを0.45mmとした。同様に、図4におけるニッケ
ルめっきが露呈している部位16の幅Lは、基板部2a
の直径を2.0mmとしたので、2.1mmとした。こ
のように、第1の領域13,16と第2の領域18とを
形成するのに、まずリードフレーム4,5の表面全体に
第1のめっきを施し、次に第1の領域13,16をマス
クして第2のめっきを施すようにしたので、2つの領域
に個別に部分めっきを施すよりも、めっきを施す際の位
置合わせが1回で済み、このため2つの領域を精度よ
く、かつ短時間の作業で行うことができる。
【0022】次に、このように形成したリードフレーム
にチップを搭載して電子部品を製造する方法を図5ない
し図9に基づいて説明する。図5は上述した方法でリー
ドフレーム4,5にニッケルめっき11と金めっき12
とを施した状態を示し、(a)は平面図、(b)は断面
図である。このリードフレーム4,5を封止用金型(図
示せず)に装填し、金型内に樹脂を注入することによっ
て、図6に示すように、ベース2を成形して基板部2a
と土手部2bを形成し、これら基板部2aと土手部2b
とでリードフレーム4,5を挟み込む。基板部2aは第
1の領域の一方の領域16内に形成され、土手部2bは
第1の領域の他方の領域13内に形成される。このと
き、基板部2aおよび土手部2bを成形した以外の部
分、すなわち、リードフレーム4,5の第2の領域18
である基板部2aの上面の土手部2bの内側あるいは基
板部2aと土手部2bの外側の部位にバリ2cが形成さ
れる。
【0023】次に、基板部2aおよび土手部2bを成形
したリードフレーム4,5を電解溶液に浸漬し(図示せ
ず)、直流電圧を印加することにより、バリ2cをリー
ドフレーム4,5から遊離させる。そして、図7に示す
ように、噴射ノズル17から研磨剤を混入した高圧の水
をバリ2cに噴射し、バリ取りを行う。このとき、バリ
2cが付着したリードフレーム4,5の第2の領域に
は、樹脂に対する密着性が低い金めっきが施されている
ので、バリ取りが確実に行われ、バリ2cが残存するよ
うなことはない。
【0024】図8において、リードフレーム5のアイラ
ンド5a上にチップ3を搭載し、このチップ3のボンデ
ィングパッドとリードフレーム4のインナーリード4a
の先端とをボンディングワイヤ6で結線する。このと
き、前述したように、アイランド5aの上面にはバリ2
cが残存しないので、チップ3がアイランド5aに密着
よく搭載され、このためチップ3がアイランド5aから
剥離することがないとともに、接触抵抗が大きくなるこ
ともなく、したがって高周波特性が劣化することもな
い。また、インナーリード4aの先端部の上面、すなわ
ちワイヤボンディング部にもバリ2cが残存してないの
で、ボンディング強度が低下することなく、このためボ
ンディングワイヤの圧着が確実に行われ、接続不良が発
生しない。
【0025】図9において、キャップ8の下面を接着剤
9によって土手部2bの上面に接合させて中空パッケー
ジを形成してチップ3を封止する。封止後、リードフレ
ーム4,5を切断し、折り曲げ加工する。この折り曲げ
加工時に、土手部2bの外周部に土手部2bを持ち上げ
る方向に大きな力が作用するが、リードフレーム4,5
の第1の領域、すなわち土手部2bに接するリードフレ
ーム4,5の表面には、樹脂との密着性が高いニッケル
めっきが施されているから、土手部2bとリードフレー
ム4,5との密着性が低下して、土手部2bとリードフ
レーム4,5とが部分的に剥離して隙間が発生すること
がない。
【0026】したがって、この後、半導体装置1を回路
基板に実装するため半田槽に浸漬させたときに、パッケ
ージの内部に半田やフラックスが侵入することがなく、
このためボンディングワイヤ6が溶断してチップ3の機
能を停止させるようなことがなく、チップ3の表面に半
田やフラックスが付着して電気的特性を劣化させること
もない。表1はリードフレーム4,5の第1の領域に施
しためっきの種類と半田やフラックスがパッケージ内へ
侵入するために発生する不良率との関係を示す。この表
から判るように、ニッケルめっきを施した場合には、不
良率を大幅に低減できる。
【0027】また、土手部2bとリードフレーム4,5
との密着性がよいので、土手部2bのせん断強度を低下
させることがない。また、リードフレーム4,5に凹凸
を形成する必要がないので、リードフレーム4,5の折
り曲げ強度が低下するようなこともない。さらに、リー
ドフレーム4,5の形状を変える必要がないため、高周
波特性が劣化することもない。
【0028】
【表1】
【0029】
【実施例】リードフレーム4,5の材質を銅または42
合金とし、リードフレームの幅を0.5mm、厚さを
0.125mmとした。半導体装置1のパッケージの外
径を2mmとし、キャップ8の外径を1.9mmとし
た。多連リードフレーム15へ施す第1のめっきである
ニッケルめっきは、電解めっきによる方法で行い、めっ
き液の組成は、硫酸ニッケル、塩化ニッケルおよびホウ
酸の混合液とし、+極電極にニッケル板を使用し、−極
電極に多連リードフレームに接続し、めっき厚が0.8
μmとなるようにめっきした。第2のめっきである金め
っきは、電解めっきによる方法で行い、めっき液は、シ
アン化金カリウムの溶液とし、+極電極に白金メッシュ
を使用し、−極電極に多連リードフレームを接続し、め
っき厚が0.8μmとなるようにめっきした。
【0030】また、樹脂との密着性の試験方法として図
14に示す方法で行い、せん断力の大きさによって、密
着性の高、低を判断した。すなわち、同図(a)におい
て、40は引張りせん断冶具であって、中空部40a
と、この中空部40aと外部とを連通するスリット状の
引き抜き口40bと、この引き抜き口40bの上部に形
成された当接部40cと、引き抜き口40bの反対側に
突設した突起40dとが設けられている。41はリード
フレームの素材で形成した平板であって、この平板41
の表面上にめっき42を施し、このめっき42を介して
円錐状の樹脂43を形成する。そして、樹脂43を引張
りせん断冶具40の中空部40a内に収納させ、平板4
1の一端を引き抜き口40bから外部に露呈させ、この
露呈部と突起40dと反対方向に引張り、樹脂43を当
接部40cに当接させ、樹脂43が平板40から剥離し
たときのせん断力を測定した。表2はめっき42のを種
類を変えた場合あるいはめっきを施さない場合のせん断
力を示したものである。この表2において、めっきを施
さない銅や42合金自体の樹脂との密着性は一番高い
が、表1に示すように半田侵入不良率においては悪い。
これは、銅や42合金自体は酸化されやすく、リードフ
レームを大気中に放置しておくと酸化膜で被覆され、こ
の酸化膜が樹脂との密着性を低下させ、不良率を悪化さ
せたと推定される。表1と表2との結果から、いわゆる
密着性の高い金属とは、せん断力が30Kg/cm2
上で、密着性の低い金属とは、せん断力が30Kg/c
2未満である。なお、測定に当たっての測定温度は室
温とし、引き抜きの速度は 2mm/secとした。また、
樹脂43の寸法は、D=11.3mm、d=9.0m
m、T=5.0mmとし、平板41との接着面積は1.
0cm2 とした。
【0031】
【表2】
【0032】
【発明の効果】以上説明したように、第1の発明に係る
電子部品によれば、第1の領域に、第2の領域と比べ樹
脂との密着性が高い金属によるめっきを施したことによ
り、土手部とリードフレームとの間およびリードフレー
ムと基板との間の密着性が良好となり、土手部とリード
フレームとの間およびリードフレームと基板部との間に
隙間が発生することがない。したがって、電子部品を回
路基板に実装するときに半田槽に浸漬させた際に、パッ
ケージの内部に半田やフラックスが侵入することがな
く、このためボンディングワイヤを溶断したり、チップ
の表面に付着してチップの機能を停止させるようなこと
もない。また、土手部とリードフレームとの密着性がよ
いので、土手部のせん断強度を低下させることもない。
また、リードフレームに凹凸を形成する必要がないの
で、リードフレームの折り曲げ強度が低下するようなこ
とはない。さらに、リードフレームの形状を変える必要
がないため、高周波特性が劣化することもない。
【0033】また、第2の発明に係る電子部品によれ
ば、第2の領域に、第1の領域と比べ樹脂との密着性が
低い金属によってめっきを施したことにより、チップを
搭載する部位にバリが残存しないので、チップが密着よ
く搭載され、このためチップが剥離することがないとと
もに、接触抵抗が大きくなることもなく、したがって高
周波特性が劣化することもない。また、インナーリード
のワイヤボンディング部にバリが残存しないので、ボン
ディング強度が低下することなく、このためボンディン
グワイヤの結線が確実に行われ、接続不良が発生しな
い。
【0034】また、本発明に係る電子部品の製造方法に
よれば、第1の領域と第2の領域とを形成するのに、ま
ずリードフレームの表面全体に第1のめっきを施し、次
に第1の領域をマスクして第2のめっきを施すようにし
たので、2つの領域に個別に部分めっきを施すよりも、
めっきを施す際の位置合わせが1回で済み、このため2
つの領域を精度よく、かつ短時間で行うことができる。
【図面の簡単な説明】
【図1】 (a)は本発明に係る電子部品のキャップを
取り外した状態の平面図、(b)は(a)におけるI(b)
-I(b) である。
【図2】 本発明に係る電子部品のリードフレームを製
造する方法を説明する図で、(a)は金属板から多連リ
ードフレームを形成した状態を示し、(b)は多連リー
ドフレームに第1のめっきを施した状態を示し、(c)
は第2の鍍金を施した状態を示す。
【図3】 (a)は本発明に係るリードフレームを拡大
して示す平面図、(b)は(a)における1II(b)-III
(b) 線断面図である。
【図4】 本発明に係るリードフレームを拡大して示す
底面図である。
【図5】 (a)は本発明に係るリードフレームの平面
図、(b)は断面図である。
【図6】 本発明に係る電子部品の樹脂封止工程を示
し、(a)は平面図、(b)は断面図である。
【図7】 本発明に係る電子部品の樹脂のバリ取り工程
を示し、(a)は平面図、(b)は断面図である。
【図8】 本発明に係る電子部品のチップの搭載とワイ
ヤボンディング工程を示し、(a)は平面図、(b)は
断面図である。
【図9】 本発明に係る電子部品のキャップ封止工程を
示し、(a)は平面図、(b)は断面図である。
【図10】 (a)は従来の電子部品のキャップを取り
外した状態の平面図、(b)は(a)におけるX(b)-X
(b) である。
【図11】 図10(b)の要部を拡大した断面図であ
る。
【図12】 (a)はリードフレームの第1の公知例を
示す平面図、(b)は要部を拡大して示す断面図であ
る。
【図13】 リードフレームの第2の公知例を示す平面
図、(b)は(a)におけるXIII(b)-XIII(b) である。
【図14】 (a)は密着性の評価試験の方法を示す概
略の断面図、(b)は試験物の外観と外形寸法を示す図
である。
【符号の説明】
1…電子部品、2…ベース、2a…基板部、2b…土手
部、2c…バリ、3…チップ、4,5…リードフレー
ム、4a…インナーリード、4b,5b…アウターリー
ド、5a…アイランド兼インナーリード、6…ボンディ
ングワイヤ、8…キャップ、11…ニッケルめっき、1
2…金めっき、13,16…第1の領域、15…多連リ
ードフレーム、17…単位リードフレーム、18…第2
の領域。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 卓 東京都港区芝五丁目7番1号 日本電気株 式会社内 (72)発明者 木村 伴昭 東京都港区芝五丁目7番1号 日本電気株 式会社内

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 一方の面にチップが搭載されたリードフ
    レームと、前記チップを囲むように形成された枠状の土
    手部と、前記リードフレームの他方の面に前記土手部と
    つながるように形成された基板部とを備え、前記リード
    フレームの表面を、前記基板部および土手部に接する第
    1の領域と、この第1の領域以外の第2の領域との2つ
    の領域に区分けし、前記第1の領域には第2の領域と比
    べ樹脂との密着性が高い金属からなる第1のめっきを施
    したことを特徴とする電子部品。
  2. 【請求項2】 請求項1記載の電子部品において、第2
    の領域にはボンディング性が良く、かつ第1の領域と比
    べ樹脂との密着性が低い金属からなる第2のめっきを施
    したことを特徴とする電子部品。
  3. 【請求項3】 請求項1記載の電子部品において、第1
    の領域のうち土手部に接する部位の領域を、土手部がリ
    ードフレームと接する面と略同一としたことを特徴とす
    る電子部品。
  4. 【請求項4】 請求項1ないし3記載の電子部品のいず
    れかにおいて、第1の領域にニッケルめっきを施し、第
    2の領域にニッケルめっきの上に金めっきを施したこと
    を特徴とする電子部品。
  5. 【請求項5】 請求項1記載の電子部品の製造方法であ
    って、リードフレームの表面全体に第1のめっきを施す
    工程と、第1の領域をマスクして第2のめっきを施す工
    程と、基板部と土手部を形成してリードフレームを挟み
    込む樹脂封止工程と、バリ取り工程と、チップをリード
    フレームに搭載するチップ搭載工程とを備えたことを特
    徴とする電子部品の製造方法。
  6. 【請求項6】 請求項5記載の電子部品の製造方法にお
    いて、第1のめっきをニッケルめっきとし、第2のめっ
    きを金めっきとしたことを特徴とする電子部品の製造方
    法。
JP32857196A 1996-12-09 1996-12-09 中空パッケージおよびその製造方法 Expired - Fee Related JP2933038B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32857196A JP2933038B2 (ja) 1996-12-09 1996-12-09 中空パッケージおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32857196A JP2933038B2 (ja) 1996-12-09 1996-12-09 中空パッケージおよびその製造方法

Publications (2)

Publication Number Publication Date
JPH10173117A true JPH10173117A (ja) 1998-06-26
JP2933038B2 JP2933038B2 (ja) 1999-08-09

Family

ID=18211769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32857196A Expired - Fee Related JP2933038B2 (ja) 1996-12-09 1996-12-09 中空パッケージおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2933038B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133845A (ja) * 1998-10-23 2000-05-12 Rohm Co Ltd 半導体発光素子
US6815808B2 (en) 2000-10-10 2004-11-09 Sanyo Electric, Co., Ltd. Hollow airtight semiconductor device package
US6838765B2 (en) 2000-10-10 2005-01-04 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof
EP1480270A3 (en) * 2003-05-22 2005-07-13 Shinko Electric Industries Co., Ltd. Packaging component and semiconductor package
JP2010232243A (ja) * 2009-03-26 2010-10-14 Renesas Electronics Corp 半導体装置の製造方法
WO2020115830A1 (ja) * 2018-12-05 2020-06-11 三菱電機株式会社 半導体装置及びアンテナ装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133845A (ja) * 1998-10-23 2000-05-12 Rohm Co Ltd 半導体発光素子
US6815808B2 (en) 2000-10-10 2004-11-09 Sanyo Electric, Co., Ltd. Hollow airtight semiconductor device package
US6838765B2 (en) 2000-10-10 2005-01-04 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof
EP1480270A3 (en) * 2003-05-22 2005-07-13 Shinko Electric Industries Co., Ltd. Packaging component and semiconductor package
US7190057B2 (en) 2003-05-22 2007-03-13 Shinko Electric Industries Co., Ltd. Packaging component and semiconductor package
JP2010232243A (ja) * 2009-03-26 2010-10-14 Renesas Electronics Corp 半導体装置の製造方法
WO2020115830A1 (ja) * 2018-12-05 2020-06-11 三菱電機株式会社 半導体装置及びアンテナ装置
JPWO2020115830A1 (ja) * 2018-12-05 2021-09-02 三菱電機株式会社 半導体装置及びアンテナ装置
US11393778B2 (en) 2018-12-05 2022-07-19 Mitsubishi Electric Corporation Semiconductor device and antenna device

Also Published As

Publication number Publication date
JP2933038B2 (ja) 1999-08-09

Similar Documents

Publication Publication Date Title
JP2552822B2 (ja) 半導体パッケージおよびその製造方法
CN105185752B (zh) 半导体器件及其制造方法
JPH11340409A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JPH11260985A (ja) リードフレーム,樹脂封止型半導体装置及びその製造方法
JPWO2007061112A1 (ja) 回路部材、回路部材の製造方法、及び、回路部材を含む半導体装置
US10727169B2 (en) Semiconductor device having lead with back and end surfaces provided with plating layers
KR20090031279A (ko) 반도체 장치 및 그 제조 방법
JP3550875B2 (ja) リードフレームとこれを用いた半導体装置
US7838972B2 (en) Lead frame and method of manufacturing the same, and semiconductor device
JP2933038B2 (ja) 中空パッケージおよびその製造方法
JP2000195984A (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法
JP2001267461A (ja) 半導体装置の製造方法
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JP2002184927A (ja) 半導体装置の製造方法
JP2001257304A (ja) 半導体装置およびその実装方法
JPH03257854A (ja) 半導体装置
JPH1064951A (ja) 半導体装置の製造方法
JPS62196839A (ja) ハイブリツド型半導体装置
JP3440677B2 (ja) 電子部品の実装方法
JPH11297740A (ja) 半導体チップが実装されるキャリアテープ、および半導体装置
JP2003347494A (ja) リードフレーム及びその製造方法
JP2001156233A (ja) 半導体装置の製造方法
JP4668729B2 (ja) 半導体装置の製造方法
JPH06252215A (ja) フィルムキャリア
JP2000232115A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090528

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090528

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100528

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100528

Year of fee payment: 11

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100528

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100528

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110528

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120528

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120528

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 14

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140528

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees