JP2000101141A - 半導体発光素子及びその製造方法 - Google Patents

半導体発光素子及びその製造方法

Info

Publication number
JP2000101141A
JP2000101141A JP26925498A JP26925498A JP2000101141A JP 2000101141 A JP2000101141 A JP 2000101141A JP 26925498 A JP26925498 A JP 26925498A JP 26925498 A JP26925498 A JP 26925498A JP 2000101141 A JP2000101141 A JP 2000101141A
Authority
JP
Japan
Prior art keywords
junction
semiconductor light
emitting device
light emitting
vicinity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26925498A
Other languages
English (en)
Other versions
JP3617929B2 (ja
Inventor
Kiyohisa Ota
清久 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP26925498A priority Critical patent/JP3617929B2/ja
Publication of JP2000101141A publication Critical patent/JP2000101141A/ja
Application granted granted Critical
Publication of JP3617929B2 publication Critical patent/JP3617929B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 露出するPN接合部及びその近傍の加工は、
ダイシング等の機械加工後に、硫酸−過酸化水素系のエ
ッチング液等で化学処理されるのみで、機械加工のダメ
ージを完全に除去することは困難であり、PN接合面の
表面リークを完全に防止することは困難であった。 【解決手段】 本発明の半導体発光素子は、PN接合を
有する半導体層が積層形成され、該半導体層を挟んで電
極層が形成されてなる半導体発光素子であり、且つ、前
記半導体層のPN接合面に垂直な端面のうち少なくとも
一端面上に露出するPN接合部及びその近傍が、周囲の
前記電極層端面よりも低い位置になるようにエッチング
法を主体とした外形形状加工を施すことを特徴とするも
のである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、超小型で高性能の
半導体発光素子に関し、特に、チップ型半導体発光素子
に関する。
【0002】
【従来の技術】従来例のチップ型半導体発光素子とし
て、例えば、特開平7−283439号公報に示される
ようなものがあり、これを図5に示す。図5(a)は従
来例のチップ型半導体発光素子の外観図であり、図5
(b)は図5(a)のB−B′面における略断面図であ
り、図5(c)はプリント基板等上に横型実装した場合
の略断面図である。
【0003】図5において、チップ型半導体発光素子1
00の構造は、GaPやGaAs等よりなるN型の半導
体層80上に、同じくGaPやGaAs等よりなるP型
の半導体層81を積層形成した後、PN接合面82に平
行な両端面上に、AuやMo等よりなる金属薄膜を順次
積層して、P電極層83とN電極層84が形成される。
【0004】図5(c)はプリント基板等上に横型実装
した略断面図であり、プリント基板86上の導体電極パ
ターン87、88に異方導電性樹脂接着剤89により接
着した構造図である。
【0005】異方導電性樹脂接着剤89は、熱可塑性樹
脂、熱硬化性樹脂或いはこれら両方の混合物のいずれか
の樹脂の中に、金属粉等の導電性物質(粒状又は鱗片
状、最大径:約数μm〜10μm程度)を所定量混練し
て接着性と導電性を併せ持たせたもので、Ag−エポキ
シ樹脂等に代表される導電性樹脂接着剤と同じである。
ただ、導電性樹脂接着剤が常に導電性を持っているのに
対し、異方導電性樹脂接着剤は、無負荷の状態で硬化さ
せた場合には絶縁性樹脂接着剤として作用し、荷重下の
状態で硬化させた場合には導電性樹脂接着剤として作用
する点で異なっている。従って、図5(c)における異
方導電性樹脂接着剤90は、絶縁性樹脂接着剤として作
用し、PN接合面82の絶縁性を確保している。
【0006】次に、従来例の半導体発光素子の製造方法
について説明すると、 (1) III−V族化合物半導体、II−VI族化合
物半導体或いはSiC等の半導体材料よりなるN型の半
導体層80上に、同じくIII−V族化合物半導体、I
I−VI族化合物半導体或いはSiC等の半導体材料よ
りなるP型の半導体層81を積層形成(層厚:約200
〜300μm、PN接合面82はP型半導体層表面より
約数乃至数十μm)した後、PN接合面82に平行な両
端面の全面上に、例えばAuやMo等よりなる金属薄膜
91、92を積層形成(層厚:約3μm)する。
【0007】(2) 次に、ウエハー状態の半導体発光
素子100′(図示せず)のP型半導体層81側の表面
より、PN接合面82を越えてN型半導体層80に至る
までの深さに、例えばダイヤモンドブレード等を用いて
複数の垂直に交差する2種類の平行な溝部を形成する。
この時の溝部の幅は約50〜80μmであり、深さはP
型半導体層81側の表面より約50〜150μm、又隣
り合う溝部間のピッチは約200〜500μmである。
尚、これらの寸法は最終に得られる個々の半導体発光素
子の外形寸法や量産性等を考慮して適宜設定される。
【0008】(3) 例えば、H2SO4:H22:H2
O=3:1:1の組成のエッチング液等で、溝部97の
表面に化学処理を施して、微細なクラックの除去を行
う。
【0009】(4) 化学処理を行った後のウエハー状
態の半導体発光素子100′は、金属薄膜91、92各
々の表面上に例えば、ハイソール社製の「モーフィット
TG−9000R」やその類似品で液状の透光性エポ
キシ樹脂に数乃至数十wt%の導電性粗粒子(粒径:約
10μm以下)を配合した樹脂材料等の異方導電性樹脂
接着剤93、94を塗布(膜厚:約数〜10μm)す
る。
【0010】(5) 更に異方導電性樹脂接着剤93、
94を塗布した両表面上に、Au、Mo等からなる金属
箔95、96を張り付ける。これらの金属箔95、96
の膜厚は、後工程での実装状態等を考慮して、少なくと
も20μm以上、望ましくは30〜100μmの間に設
定される。何故ならば、金属箔95、96の膜厚が20
μm以下の場合は、絶縁基板又はリードフレーム等の基
体の電極部との導通が充分に取れず、逆に100μm以
上の場合は、応力破壊や電極剥離等が発生しやすくなる
からである。上記導通は膜厚が20μm以上あれば取れ
るが、30μm以上ある方がより確実である。又、15
0μm程度までの膜厚であれば本発明における上記不良
の発生頻度はそれほど高くない。
【0011】(6) 次にウエハー状態の半導体発光素
子100′の両面から荷重(約2〜20kg/cm2
を架けながら異方導電性樹脂接着剤93、94の硬化
(150℃−2分乃至200℃−30秒)を行う。
【0012】(7) 次に例えばダイヤモンドブレード
等を用いて、複数の垂直に交差する2種類の平行な溝部
(幅:約50〜80μm)の中央に沿ってウエハー状態
の半導体発光素子100′を個々のチップ状の半導体発
光素子100に分割する。この時、後工程での実装状態
等を考慮して溝部97に形成される凹状部分の深さが、
少なくとも異方導電性樹脂接着剤93、94中に含まれ
る導電性物質の最大径よりも大きくなるように分割幅が
設定される。この従来例では、導電性粗粒子等の導電性
物質の最大径が約10μm以下であるので分割精度等も
加味して、凹状部分の深さが少なくとも20μm以上に
なるように分割幅は40μm以下に設定されている。
【0013】
【発明が解決しようとする課題】しかしながら、従来例
のチップ型半導体発光素子においては、以下に述べるよ
うな問題点があった。
【0014】(1) 従来例において、溝部97の加工
は先ずダイヤモンドブレード等を用いたダイシングの機
械加工により、切り込みを入れた後、例えば、H2
4:H22:H2O=3:1:1の組成のエッチング液
等で、溝部97の表面に化学処理を施して、微細なクラ
ックの除去を行うのみであり、化学処理を主体とした外
形加工処理ではなく、機械加工のダメージを完全に除去
することは困難であり、PN接合面82の表面リークを
完全に除去することは困難であった。
【0015】(2) 溝部97の形状は段差のある平面
で形成されているため、横置き型LEDとして、横置き
実装した場合、実装基板表面上の導体パターンとPN接
合面82との距離を大きくとることが困難であった。
【0016】
【課題を解決するための手段】本発明の請求項1記載の
半導体発光素子は、PN接合を有する半導体層が積層形
成され、該半導体層を挟んで電極層が形成されてなる半
導体発光素子であり、且つ、前記半導体層のPN接合面
に垂直な端面のうち少なくとも一端面上に露出するPN
接合部及びその近傍が、周囲の前記電極層端面よりも低
い位置になるように形成されてなる半導体発光素子であ
って、前記露出するPN接合部及びその近傍にエッチン
グ法を施すことよりその外形形状を加工することを特徴
とするものである。
【0017】また、本発明の請求項2記載の半導体発光
素子は、前記電極層の一方の層厚は、前記電極層の他方
の層厚と異なることをことを特徴とするものである。
【0018】また、本発明の請求項3記載の半導体発光
素子は、前記電極層の一方の色彩または表面模様は、前
記電極層の他方の色彩または表面模様と異なることを特
徴とするものである。
【0019】また、本発明の請求項4記載の半導体発光
素子は、前記露出するPN接合部及びその近傍の位置を
半導体発光素子の外形のほぼ中央に位置するよう前記電
極層の両層厚を制御してなることをことを特徴とするも
のである。
【0020】さらに、本発明の請求項5記載の半導体発
光素子の製造方法は、前記エッチング法として、リン酸
−過酸化水素系水溶液を用いるエッチング法であること
を特徴とするものである。
【0021】
【発明の実施の形態】[製造方法の工程フロー]本発明
の一実施の形態に関わるチップ型半導体発光素子の製造
方法を図2に示す。チップの作成、及びチップの搭載
を、以下の手順によって実施した。本実施例では、−例
として、端子電極を半田メッキで形成する方法で示し
た。
【0022】(1)ウエハー貼付 図2(a)は、ウエハー貼付工程を示す。III−V族
化合物半導体、II−VI族化合物半導体或いはSiC
等の半導体材料よりなるN型の半導体層11上に、同じ
くIII−V族化合物半導体、II−VI族化合物半導
体或いはSiC等の半導体材料よりなるP型の半導体層
12が積層形成(層厚:約200〜300μm、PN接
合面13はP型半導体層表面より約数〜数十μm)され
たLEDウエハーの両面に、上に、AuやMo等よりな
る金属薄膜(1〜3μm程度)を順次積層し、パターン
化して、P電極層及びN電極層が形成される。
【0023】(2)メッキ LEDウエハーのP側、N側にメッキを行う。パターン
化されたP電極層及びN電極層のAuやMo等よりなる
金属薄膜に対して、半田メッキを行うので、半田メッキ
層はパターン化される。後の(4)ダイシング工程のた
め、ダイシングラインには、半田メッキ層が形成されな
い金属薄膜のパターンを用いることが望ましい。メッキ
厚みについては、結晶のPN接合部の位置がチップの中
央にくるように、どちらか一方を厚く形成しても良い。
本実施例では、P電極の厚み=約50μm、N電極の厚
み=約50μm、とする。メッキ工程は通常のもので、
例えば、スルホン酸浴のPb:Sn=6:4の電界メッ
キによる半田メッキを用い、LEDウエハーのAuやM
o等よりなる金属薄膜(例えば、Au蒸着膜)上に施
す。
【0024】(3)LEDウエハーの貼り付け 半田メッキ層が形成されたLEDウエハー14を粘着シ
ート又はUV硬化型粘着シート(シート(A))15に
貼り付ける。粘着シートは、ウエハー貼り付け用(粘着
力:150g/25mm程度)あるいは、UV硬化型粘
着シート(ウエハー貼り付け用、粘着力:150g/2
5mm以上)を用いる。LEDウエハー14の両面に
は、(2)メッキ工程により、半田メッキ層が形成され
ているが、図2の工程図においては、その図示を省略し
てある。
【0025】(4)ダイシング 図2(b)は、ダイシング工程を示す。(3)の状態の
ものを、ダイシング装置にセットし、ブレードを用いて
フルダイスカット(結晶、P電極、N電極共カットす
る)をする。ダイシングビッチは、0.3mm程度で、
ダイシングブレードの厚みは30μm程度である。この
結果、シート上にチップ16が出来上がる。
【0026】(5)シート拡大 図2(c)は、シート拡大工程を示す。(4)のチップ
を別のシート(B)(延伸用貼着シート)17に転写
し、シート(B)を引き伸ばすことにより、各チップ間
の間隔を広げる。
【0027】(6)転写 (5)のチップを別のシート(C)(エッチング用粘着
シート、例えば、住友スリーM製 85/T等)18に
転写する。
【0028】(7)チップ側面のエッチング 図2(d)は、チップ側面のエッチング工程を示す。露
出するPN接合部及びその近傍19を端子電極20、2
1よりも引っ込ませる(低くする)と共に、ダイシング
工程で発生した結晶のダメージや、微細なクラック層を
除去する。
【0029】本実施例では、GaP系のLEDウエーハ
を用いているので、エッチング液としては、燐酸:過酸
化水素=3:1、60℃溶液を用いる。エッチングレー
トは、1μm/分程度であり、エッチング時間は、数分
〜数十分程度行う。エッチング用粘着シート(例えば、
住友スリーM製 85/T使用)を用いており、Au系
の金属薄膜及び半田メッキ層は、燐酸−過酸化水素系エ
ッチング液に侵されないので、図2(d)に示されるよ
うに、弓なりの外形曲面を持つLEDチップが形成され
る。弓なりの外形曲面の凹みは、必要に応じて、数μm
〜30数μm程度に選ばれる。この工程後、チップを更
に別のシート(D)に転写する場合もある。
【0030】(8)チップ横倒し 図2(e)は、チップ横倒し工程を示す。各チップ間
に、仕切り板を挿入し、この仕切り板をスライドするこ
とにより、チップの横倒しを行うこともできる。チップ
横倒しすることにより、次の実装工程との繋ぎを容易に
することができる。
【0031】このようにして得られたチップ型半導体発
光素子(チップ)は、外部発光効率を約20%程度向上
することができた。
【0032】図1は、本発明の一実施の形態に関わるチ
ップ型半導体発光素子25を説明する図であり、図1
(a)はその外観図を示し、図1(b)はその略断面図
を示す。図1において、11はN型の半導体層、12は
P型の半導体層、13はPN接合面、16はチップ(半
導体発光素子のチップ)、19は露出するPN接合部及
びその近傍、20は端子電極(P側)、21は端子電極
(N側)、である。チップ型半導体発光素子25の外形
サイズは、0.2〜0.3mm角程度であり、端子電極
(P側)20及び端子電極(N側)21は、AuやMo
等よりなる金属薄膜に約50μm程度の半田メッキ層が
形成されている。露出するPN接合部及びその近傍19
は、数μm〜30数μm程度の弓なりの外形曲面の凹み
となっている。
【0033】また、端子電極(P側)及び端子電極(N
側)は、半田メッキ層以外に、Agペースト層、半田デ
ップ層、厚板金属片、等によって形成されている。
【0034】[実装方法の工程フロー]図3は、本発明
の一実施の形態に関わるチップ型半導体発光素子の実装
方法の一例を説明する図である。
【0035】(9)接着剤塗布 図3(a)は接着剤塗布工程を示し、基板31上の導体
パターン32、33間に、仮止め用の接着剤34を塗布
し、その上にチップ型半導体発光素子30を横置きす
る。
【0036】(10)チップ型半導体発光素子のダイボ
ンド接着剤硬化 図3(b)はチップ型半導体発光素子のダイボンド接着
剤硬化工程を示し、熱可塑性樹脂、熱硬化性樹脂また
は、これら両方の混合物、或いはUV硬化樹脂等の種類
に応じて、硬化処理を行う。この工程により、露出する
PN接合部及びその近傍35は、導体パターン32、3
3と完全に隔離された状態で、基板上に仮固定される。
【0037】(11)クリーム半田塗布 図3(c)はクリーム半田塗布工程を示し、チップ型半
導体発光素子30の両端に配設された電極層36、37
上に、クリーム半田38を塗布する。
【0038】(12)半田リフロー 図3(d)は半田リフロー工程を示し、図3(c)に示
される基板をリフロー炉に入れ、端子電極の半田39を
溶融し、基板31上の導体パターン32、33と半導体
発光素子のチップ型半導体発光素子30とを接続し、実
装工程を終了する。
【0039】図3において、露出するPN接合部及びそ
の近傍は弓なりの外形形状と基板表面の導体パターン上
面との間には、数μm〜30数μm程度の間隔があるた
め、搭載後、露出するPN接合部及びその近傍と基板表
面の導体パターンとは電気的接触を生ぜず、電気的にリ
ークすることが無い。
【0040】図4は、本発明の一実施の形態に関わるチ
ップ型半導体発光素子の電極層の厚さとその実装方法の
一例を説明する図である。
【0041】図4において、電極層の厚さが異なるチッ
プ型半導体発光素子40は、基板31上の導体パターン
32、33に、半田39により固定されている。
【0042】例えば、チップ型半導体発光素子40がG
aP系の半導体発光素子の場合、P層及びN層は、それ
ぞれ、約30〜100μm、150〜270μm程度で
ある。薄い方の電極層47は、例えばAuやMo等より
なる金属薄膜のオーミック電極層41、Au、Mo等か
らなる金属箔45と、電極層41と金属箔45とを接着
する導電接着層43、とからなる。
【0043】一方、厚い方の電極層48は、例えばAu
やMo等よりなる金属薄膜のオーミック電極層42、A
u、Mo等からなる金属箔46と、電極層42と金属箔
46とを接着する導電接着層44、とからなる。
【0044】そして、厚い方の電極層48の厚さを
1、薄い方の電極層47の厚さをW2、とする時、W1
>>W2の関係にあり、図4に示すように、導体パター
ン32と露出するPN接合部及びその近傍35との距離
をL1、導体パターン33と露出するPN接合部及びそ
の近傍35との距離をL2とする時、L1≒L2の関係と
なるように、W1とW2の関係が調整される。W1及びW2
の大きさは適宜選択されるが、GaP系の半導体発光素
子の場合、W1=20〜300μm程度、W2=20〜1
00μm程度である。
【0045】この結果、L1≒L2の関係となり、露出す
るPN接合部及びその近傍の位置を半導体発光素子の外
形のほぼ中央に位置するできると共に、PN接合部の発
光領域を実装基板のほぼ中央に位置するように実装する
ことができる。
【0046】また、P側電極およびN側電極の識別が容
易となり、極性間違いによる誤配線、誤実装を避けるこ
とができる。
【0047】さらに、電極層46、47の電極層の一方
の色彩または表面模様を、電極層の他方の色彩または表
面模様と異なるようにすれば、P側電極およびN側電極
の識別が容易となり、極性間違いによる誤配線、誤実装
を避けることができる。
【0048】
【発明の効果】以上のように、本発明の請求項1記載の
半導体発光素子によれば、PN接合を有する半導体層が
積層形成され、該半導体層を挟んで電極層が形成されて
なる半導体発光素子であり、且つ、前記半導体層のPN
接合面に垂直な端面のうち少なくとも一端面上に露出す
るPN接合部及びその近傍が、周囲の前記電極層端面よ
りも低い位置になるように形成されてなる半導体発光素
子であって、前記露出するPN接合部及びその近傍にエ
ッチング法を施すことよりその外形形状を加工すること
を特徴とするものである。従って、前記露出するPN接
合部及びその近傍に加工ダメージが残存せず、PN接合
面の表面リークを完全に除去することができ、特性の優
れた半導体発光素子を得ることができる。
【0049】また、本発明の請求項2記載の半導体発光
素子によれば、前記電極層の一方の層厚は、前記電極層
の他方の層厚と異なることをことを特徴とするものであ
る。従って、P側電極およびN側電極の識別が容易とな
り、極性間違いによる誤配線、誤実装を避けることがで
きる。
【0050】また、本発明の請求項3記載の半導体発光
素子によれば、前記電極層の一方の色彩または表面模様
は、前記電極層の他方の色彩または表面模様と異なるこ
とを特徴とするものである。従って、P側電極およびN
側電極の識別が容易となり、実装機械を用いた場合で
も、極性間違いによる誤配線、誤実装を避けることがで
きる。
【0051】また、本発明の請求項4記載の半導体発光
素子によれば、前記露出するPN接合部及びその近傍の
位置を半導体発光素子の外形のほぼ中央に位置するよう
前記電極層の両層厚を制御してなることをことを特徴と
するものである。
【0052】従って、溝部の形状が弓張り面の曲面とで
きるため、横置き実装した場合、実装基板表面上の導体
パターンとPN接合面との距離を大きくとる容易とな
り、実装基板表面上の導体パターンとの電気的な接触や
電気的なリークによる実装不良率を低減することができ
る。
【0053】さらに、本発明の請求項5記載の半導体発
光素子の製造方法によれば、前記エッチング法として、
リン酸−過酸化水素系水溶液を用いるエッチング法であ
ることを特徴とするものである。従って、半導体発光素
子の製造方法を容易にすると共に、半導体結晶のエッチ
ング量やエッチング面の弓なりの外形形状の制御が容易
である。
【図面の簡単な説明】
【図1】本発明の一実施の形態に関わるチップ型半導体
発光素子を説明する図であり、(a)はその外観図を示
し、(b)はその略断面図を示す。
【図2】本発明の一実施の形態に関わるチップ型半導体
発光素子の製造方法を説明する図であり、(a)はウエ
ハー貼付工程を示し、(b)はダイシング工程を示し、
(c)はシート拡大工程を示し、(d)はチップ側面の
エッチング工程を示し、(e)はチップ横倒し工程を示
す。
【図3】本発明の一実施の形態に関わるチップ型半導体
発光素子の実装方法を説明する図であり、(a)は接着
剤塗布工程を示し、(b)はチップダイボンド接着剤硬
化工程を示し、(c)はクリーム半田塗布工程を示し、
(d)は半田リフロー工程を示す。
【図4】本発明の一実施の形態に関わるチップ型半導体
発光素子の電極層の厚さとその実装方法の一例を説明す
る図である。
【図5】従来例のチップ型半導体発光素子を説明する図
であり、(a)は外観図であり、(b)は(a)のB−
B′面における略断面図であり、(c)はプリント基板
等上に横型実装した場合の略断面図である。
【符号の説明】
11 N型の半導体層 12 P型の半導体層 13 PN接合面 14 LEDウエハー 15 粘着シート(シートA) 16 チップ 17 延伸用粘着シート(シートB) 18 エッチング用粘着(シートC) 19 露出するPN接合部及びその近傍 20 端子電極 21 端子電極 25 チップ型半導体発光素子 30 半導体発光素子のチップ 31 基板 32 導体パターン 33 導体パターン 34 仮止め用の接着剤 35 露出するPN接合部及びその近傍 36 電極層 37 電極層、 38 クリーム半田 39 半田 40 半導体発光素子 41 電極層 42 電極層 43 導電接着層 44 導電接着層 45 金属箔 46 金属箔 47 薄い方の電極層 48 厚い方の電極層

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 PN接合を有する半導体層が積層形成さ
    れ、該半導体層を挟んで電極層が形成されてなる半導体
    発光素子であり、且つ、前記半導体層のPN接合面に垂
    直な端面のうち少なくとも一端面上に露出するPN接合
    部及びその近傍が、周囲の前記電極層端面よりも低い位
    置になるように形成されてなる半導体発光素子におい
    て、 前記露出するPN接合部及びその近傍にエッチング法を
    施すことよりその外形形状を加工することを特徴とする
    半導体発光素子。
  2. 【請求項2】 請求項1記載の半導体発光素子におい
    て、 前記電極層の一方の層厚は、前記電極層の他方の層厚と
    異なることをことを特徴とする半導体発光素子。
  3. 【請求項3】 請求項2記載の半導体発光素子におい
    て、 前記電極層の一方の色彩または表面模様は、前記電極層
    の他方の色彩または表面模様と異なることを特徴とする
    半導体発光素子。
  4. 【請求項4】 請求項2記載の半導体発光素子におい
    て、 前記露出するPN接合部及びその近傍の位置を半導体発
    光素子の外形のほぼ中央に位置するよう前記電極層の両
    層厚を制御してなることをことを特徴とする半導体発光
    素子。
  5. 【請求項5】 請求項1記載の半導体発光素子の製造方
    法において、 前記エッチング法として、リン酸−過酸化水素系水溶液
    を用いるエッチング法であることを特徴とする半導体発
    光素子の製造方法。
JP26925498A 1998-09-24 1998-09-24 半導体発光素子及びその製造方法 Expired - Fee Related JP3617929B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26925498A JP3617929B2 (ja) 1998-09-24 1998-09-24 半導体発光素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26925498A JP3617929B2 (ja) 1998-09-24 1998-09-24 半導体発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2000101141A true JP2000101141A (ja) 2000-04-07
JP3617929B2 JP3617929B2 (ja) 2005-02-09

Family

ID=17469802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26925498A Expired - Fee Related JP3617929B2 (ja) 1998-09-24 1998-09-24 半導体発光素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP3617929B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253673A (ja) * 2005-02-14 2006-09-21 Toshiba Corp 半導体発光素子及び発光装置
JP2007531267A (ja) * 2004-03-26 2007-11-01 クリー インコーポレイテッド 発光デバイスの基板のエッチング
US7795059B2 (en) 2005-02-14 2010-09-14 Kabushiki Kaisha Toshiba Method of fabricating a semiconductor light-emitting device
JP2011258667A (ja) * 2010-06-07 2011-12-22 Toshiba Corp 半導体発光装置及びその製造方法
JP2012212871A (ja) * 2011-03-23 2012-11-01 Toshiba Corp 半導体発光装置およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007531267A (ja) * 2004-03-26 2007-11-01 クリー インコーポレイテッド 発光デバイスの基板のエッチング
JP4740942B2 (ja) * 2004-03-26 2011-08-03 クリー インコーポレイテッド 発光デバイスの基板のエッチング
JP2006253673A (ja) * 2005-02-14 2006-09-21 Toshiba Corp 半導体発光素子及び発光装置
US7795059B2 (en) 2005-02-14 2010-09-14 Kabushiki Kaisha Toshiba Method of fabricating a semiconductor light-emitting device
JP2011258667A (ja) * 2010-06-07 2011-12-22 Toshiba Corp 半導体発光装置及びその製造方法
JP2012212871A (ja) * 2011-03-23 2012-11-01 Toshiba Corp 半導体発光装置およびその製造方法
US8614455B2 (en) 2011-03-23 2013-12-24 Kabushiki Kaisha Toshiba Semiconductor light emitting device

Also Published As

Publication number Publication date
JP3617929B2 (ja) 2005-02-09

Similar Documents

Publication Publication Date Title
KR101230622B1 (ko) 집단 본딩을 이용한 반도체 디바이스 제조 방법 및 그것에 의해 제조된 반도체 디바이스
WO2003044872A1 (en) Compound semiconductor light emitting device and its manufacturing method
CN109494287B (zh) 微发光二极管结构及微发光二极管的制造方法
US20220246475A1 (en) Component and Method of Manufacturing a Component Using an Ultrathin Carrier
US9941451B2 (en) Light emitting device and method of manufacturing light emitting module
JP2023166372A (ja) 発光装置の製造方法および発光装置
TW201946231A (zh) 半導體裝置及其製造方法
JP4970388B2 (ja) 半導体装置及び半導体装置の製造方法
JP3617929B2 (ja) 半導体発光素子及びその製造方法
JP2982553B2 (ja) 発光デバイスの製造方法
KR100346899B1 (ko) 반도체장치 및 그 제조방법
US20160133599A1 (en) QFN Package
US11367676B2 (en) Semiconductor device packages including redistribution layer and method for manufacturing the same
JP2006245459A (ja) 半導体装置の製造方法
JP2002026069A (ja) 半導体素子の実装方法
JP3455086B2 (ja) 発光素子およびその製造方法ならびに発光素子の接続構造
JP2014022705A (ja) 半導体発光装置及びその製造方法
JP4125858B2 (ja) 発光ダイオードおよびその製造方法
KR20120068795A (ko) 집단 본딩을 이용한 반도체 디바이스 제조 방법 및 그것에 의해 제조된 반도체 디바이스
JP2005286134A (ja) フリップチップ型半導体発光素子
TWM580798U (zh) Light-emitting diode carrier board pre-equipped with conductive bumps
CN111354845A (zh) 预设有导电凸块的发光二极管载板
JPH10303465A (ja) 面実装型半導体素子
TW201025463A (en) Manufacturing process of a leadless semiconductor package process and its structure
JP2004266195A (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040618

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041105

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091119

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091119

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121119

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121119

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees