JP4570453B2 - 半導体装置およびその製造方法 - Google Patents

Description

本発明は、半導体レーザ素子などの半導体装置およびその製造方法に関し、より詳細には、リッジ部などによる凹凸構造を有する半導体装置およびその製造方法に関する。

半導体レーザ素子は、コンパクトディスク（Compact Disk；略称ＣＤ）、デジタルバーサタイルディスク（Digital Versatile Disk；略称ＤＶＤ）などの光ディスクを記録媒体とする光ディスクシステムにおける書込みおよび読取りなどの情報処理用光源として、また光通信用光源として、広範に利用されている。近年、光ディスクへの書込み速度および光通信速度の向上のために、半導体レーザ素子の高出力化が図られている。

高出力の半導体レーザ素子として、ストライプ状のリッジ部を有する半導体レーザ素子（以後、リッジ型半導体レーザ素子とも称する）が開発されている。リッジ型半導体レーザ素子では、たとえば３０ｍＷ以上という高い出力が実現されている。

半導体レーザ素子は、レーザ光の出射に伴って発熱するので、その熱によって特性が変化する恐れがある。特に、高出力の半導体レーザ素子は、発熱量が大きく、特性、信頼性などが大きな影響を受けるので、放熱性の向上が重要である。

そのため、半導体レーザ素子を備える電子機器内では、半導体レーザ素子の主な発熱源である活性層近傍のｐｎ接合（ジャンクション）をヒートシンクに近づけるように、基板と反対側の半導体成長層表面で半導体レーザ素子をヒートシンクに実装（マウント）するジャンクションダウンという方法がとられている。さらに、高出力化を目的としてリッジ部が形成された半導体レーザ素子の場合には、放熱性を向上させるために、電流通路であり発熱源であるリッジ部のすぐ近くに放熱性の高い金属を配置するような構造がとられるようになってきている。

たとえば、図７に示すように、リッジ部９３の頂部にストライプ状の金属マスクパターン９５を形成し、金属マスクパターン９５に接してリッジ部９３およびリッジ部９３の両側方に配置されるテラス部９４を覆うようにオーバーコート電極９６を設けた半導体レーザ素子９０が提案されている（たとえば、特許文献１参照）。図７は、従来のリッジ型半導体レーザ素子９０の構成を簡略化して示す断面図である。リッジ部９３およびテラス部９４は、互いに離間して、基板９１に積層されるエッチングストップ層９２から突出して形成されるので、半導体レーザ素子９０のオーバーコート電極９６側の表面には凹凸が生じている。このため、半導体レーザ素子９０をジャンクションダウンでヒートシンクに融着する場合、ヒートシンクと半導体レーザ素子９０とを接着するためのはんだ材が半導体レーザ素子９０表面の凹部まで回込みにくくなり、ヒートシンクと半導体レーザ素子９０との間に空洞が生じる。この空洞は、半導体レーザ素子９０の動作時に活性層で発生する熱をヒートシンクへ逃がす妨げとなるので、充分な放熱性が確保できない。

空洞の発生を防止するための技術として、リッジ部とテラス部との間の凹部にポリイミドなどの有機物を充填して、半導体レーザ素子のリッジ部が形成された側の表面部を平坦化することが提案されている（たとえば、特許文献２参照）。

特開２０００−３４０８８０号公報（第４−５頁，第３図） 特開平１０−１４４９９０号公報（第３頁，第２図）

特許文献２に開示の技術では、金属に比べて熱伝導率の低い有機物で凹部を埋込むので、充分な放熱性が得られず、発熱量の多い高出力の半導体レーザ素子への適用は困難である。充分な放熱性を確保するためには、凹部を金属で埋込むことが求められるけれども、凹部を金属で埋込んで凹凸状の表面部を平坦化する技術は確立されていない。

本発明の目的は、凹凸状の表面が熱伝導性に優れる金属で平坦化された放熱性に優れる半導体装置およびその製造方法を提供することである。

本発明は、略等しい高さに形成されるリッジ部およびテラス部を含み、凹凸状の表面部を有する半導体装置本体と、半導体装置本体の凹凸状の表面部に積層される金属層とを備える半導体装置の製造方法であって、
リッジ部とテラス部とが互いに離間し、かつテラス部がリッジ部の両側方に配置されるようにリッジ部およびテラス部を形成することによって、前記凹凸状の表面部を形成した後、リッジ部の側面部、テラス部の表面部および前記凹凸状の表面部の凹部の底面部に誘電体膜を形成して半導体装置本体を得る工程と、
前記凹凸状の表面部に電極層を形成する電極形成工程と、
電解めっきによって電極層の上に金属層を形成するめっき工程とを含み、
前記電極形成工程では、
電極層は、前記凹凸状の表面部の凹部の底面部に形成される電極層の電気伝導度が、前記凹凸状の表面部の凸部および凹部の側面部に形成される電極層の電気伝導度よりも大きくなるように形成されることを特徴とする半導体装置の製造方法である。

また本発明は、前記電極形成工程は、
前記凹凸状の表面部のうち、凸部および凹部の側面部に第１電極層を形成する工程と、
前記凹凸状の表面部の凹部の底面部に、第１電極層よりも大きい電気伝導度を有する第２電極層を、第１電極層に電気的に接続されるように形成する工程とを含むことを特徴とする。

また本発明は、前記電極形成工程は、
前記凹凸状の表面部に、全面にわたって第１電極層を形成する工程と、
第１電極層が形成された前記凹凸状の表面部の凹部の底面部に、第１電極層よりも大きい電気伝導度を有する第２電極層を形成する工程とを含むことを特徴とする。

また本発明は、前記凹凸状の表面部の凸部を構成するリッジ部に形成される電極層は、金属層からリッジ部への金属の拡散を防止することのできる材料で形成されることを特徴とする。

また本発明は、前記本発明の半導体装置の製造方法によって製造される半導体装置であって、
前記凹凸状の表面部に積層される金属層は、半導体装置本体を臨む側と反対側の表面部が平坦に形成されることを特徴とする半導体装置である。

本発明によれば、半導体装置は、半導体装置本体を得る工程、電極形成工程およびめっき工程を経て製造される。半導体装置本体を得る工程では、リッジ部とテラス部とが互いに離間し、かつテラス部がリッジ部の両側方に配置されるようにリッジ部およびテラス部を形成することによって、半導体装置本体の凹凸状の表面部を形成した後、リッジ部の側面部、テラス部の表面部および前記凹凸状の表面部の凹部の底面部に誘電体膜を形成する。電極形成工程では半導体装置本体の凹凸状の表面部に電極層を形成し、めっき工程では形成された電極層の上に電解めっきによって金属層を形成する。電極形成工程で形成される電極層は、前記凹凸状の表面部の凹部（以後、単に凹部とも称する）の底面部に形成される電極層の電気伝導度が、前記凹凸状の表面部の凸部（以後、単に凸部とも称する）および凹部の側面部に形成される電極層の電気伝導度よりも大きくなるように形成される。このことによって、めっき工程において電極層の上に金属層を形成するために電極層に電流を注入したときに、凹部の底面部に形成される電極層内の電流密度を、凸部および凹部の側面部に形成される電極層内の電流密度よりも大きくすることができる。これによって、凹部の底面部に形成される電極層への金属層の析出速度を、凸部および凹部の側面部に形成される電極層への金属層の析出速度よりも大きくすることができるので、凹部の底面部に形成される電極層上の金属層の層厚を、凸部および凹部の側面部に形成される電極層上の金属層の層厚よりも厚くすることができる。したがって、凹部の底面部に形成される電極層の電気伝導度、ならびに凸部および凹部の側面部に形成される電極層の電気伝導度を適切に選択することによって、半導体装置本体の凹凸状の表面部が金属層で平坦化された放熱性に優れる半導体装置を製造することができる。ここで、凸部とは、凸状の部分の頂部のみをいい、凸状の部分の側面部は、凹状の部分の側面部でもあるので、凹部の側面部として記載する。

また本発明によれば、電極形成工程では、半導体装置本体の凹凸状の表面部のうち、凸部および凹部の側面部に第１電極層を形成した後、凹部の底面部に、第１電極層よりも大きい電気伝導度を有する第２電極層を、第１電極層に電気的に接続するように形成する。これによって、凹部の底面部に形成される電極層の電気伝導度が、凸部および凹部の側面部に形成される電極層の電気伝導度よりも大きい電極層を容易に形成することができる。

また本発明によれば、電極形成工程では、半導体装置本体の凹凸状の表面部の全面にわたって第１電極層を形成した後、第１電極層が形成された凹部の底面部に、第１電極層よりも大きい電気伝導度を有する第２電極層を形成する。このように、凹部の底面部に形成された第１電極層を除去することなく第２電極層を形成するので、凸部および凹部の側面部のみに第１電極層を形成する場合のように凹部の底面部に形成された第１電極層を除去して第２電極層を形成する場合に比べ、製造工程を簡略化することができる。また、第２電極層は、第１電極層に接して形成されるので、第１電極層と確実に導通させることができる。したがって、めっき工程において第１電極層と第２電極層との間で電気的に導通がとれなくなることを防ぐことができるので、金属層が部分的に形成されなくなることを防止することができる。

また本発明によれば、半導体装置本体の凹凸状の表面部において凸部を構成するリッジ部に形成される電極層は、金属層からリッジ部への金属の拡散を防止することのできる材料で形成されるので、リッジ部と金属層とのバリアメタル層として機能する。したがって、リッジ部と金属層との間に新たにバリアメタル層を形成することなく、金属層からリッジ部に金属が拡散することを防止することができるので、製造工程を簡略化することができる。

また本発明によれば、半導体装置は、凹凸状の表面部を有する半導体装置本体と、前記凹凸状の表面部に積層される金属層とを備え、半導体装置本体の凹凸状の表面部に積層される金属層は、半導体装置本体を臨む側と反対側の表面部が平坦に形成される。したがって、本発明の半導体装置は、ヒートシンクに融着させる際に、金属層の平坦な表面部全体にはんだ材を回込ませてヒートシンクに融着させることができるので、動作時には効率良く放熱することができる。

図１は、本発明の実施の一態様である半導体装置の製造方法によって得られる半導体装置１の構成を簡略化して示す断面図である。本実施の形態において例示する半導体装置１は、半導体レーザ素子１であり、具体的には、リッジ部１９を有するリッジ型半導体レーザ素子１である。

半導体レーザ素子１は、ｎ型半導体基板１１と、ｎ型半導体基板１１の厚み方向一方側の表面部（以後、単に一方の表面部と称する）に順次積層されるｎ型バッファ層１２、ｎ型クラッド層１３、活性層１４、ｐ型第１クラッド層１５およびｐ型エッチングストップ層１６と、ｐ型エッチングストップ層１６の表面部から突出して、ｐ型エッチングストップ層１６の厚み方向に垂直な方向に延びるように設けられるストライプ状のリッジ部１９およびテラス部２０と、リッジ部１９の長手方向の両方の側面部、ならびにテラス部２０およびｐ型エッチングストップ層１６の表面部に設けられる誘電体膜２１と、リッジ部１９のｐ型エッチングストップ層１６に接する側と反対側の表面部に設けられるｐ側コンタクト電極２２と、誘電体膜２１およびｐ側コンタクト電極２２の表面部に設けられる電極層２９と、電極層２９の表面部に設けられる金属層３０と、ｎ型半導体基板１１の厚み方向他方側の表面部（以後、単に他方の表面部と称する）に設けられるｎ側電極３１とを含んで構成される。ｐ側コンタクト電極２２は、リッジ部１９と電極層２９とをオーミック接触させるために設けられるオーミックコンタクト層である。

本実施の形態では、ｎ型半導体基板１１の一方の表面部に積層される層のうち電極層２９および金属層３０を除く層、具体的にはｎ型バッファ層１２、ｎ型クラッド層１３、活性層１４、ｐ型第１クラッド層１５、ｐ型エッチングストップ層１６、リッジ部１９、テラス部２０、誘電体膜２１およびｐ側コンタクト電極２２と、ｎ型半導体基板１１とからなる積層体を半導体装置本体１０と呼ぶ。すなわち、半導体レーザ素子１は、半導体装置本体１０と、電極層２９と、金属層３０と、ｎ側電極３１とを含んで構成される。

リッジ部１９およびテラス部２０は、ｐ型エッチングストップ層１６の一方の表面部に設けられるｐ型第２クラッド層１７と、ｐ型第２クラッド層１７の一方の表面部に形成されるｐ型コンタクト層１８とを含む。リッジ部１９は、電流狭窄部として機能する。

テラス部２０は、リッジ部１９から離間して、リッジ部１９の長手方向の両側方に配置される。これによって、半導体装置本体１０に凹凸状の表面部が形成される。すなわち、リッジ部１９の頂部およびテラス部２０の頂部が凸部２３を構成し、リッジ部１９とテラス部２０との間に凹部２４が形成される。ここで、テラス部とは、リッジ部の長手方向側方から半導体レーザ素子の一端部まで、リッジ部に沿ってストライプ状に設けられ、ｎ型半導体基板に臨む側と反対側の表面部が平坦に形成されるテラス状の部分のことである。

本実施の形態では、リッジ部１９とテラス部２０とは、略等しい高さに形成される。すなわち、リッジ部１９の高さＨ１とテラス部２０の高さＨ２とは、略等しい。ここで、リッジ部１９の高さＨ１とは、ｐ型エッチングストップ層１６の一方の表面部からリッジ部１９の頂部までの距離のことであり、リッジ部１９の頂部とは、リッジ部１９の表面部のうち、ｐ型エッチングストップ層１６の一方の表面部から最も離れた表面部、すなわちｐ型コンタクト層１８の一方の表面部のことである。同様に、テラス部２０の高さＨ２とは、ｐ型エッチングストップ層１６の一方の表面部からテラス部２０の頂部までの距離のことであり、テラス部２０の頂部とは、テラス部２０の表面部のうち、ｐ型エッチングストップ層１６の一方の表面部から最も離れた表面部、すなわちｐ型コンタクト層１８の一方の表面部のことである。また、本発明において、「略等しい」とは、「等しい」を含む。

電極層２９は、半導体装置本体１０の凹凸状の表面部において、凸部２３を構成するリッジ部１９に積層されるｐ側コンタクト電極２２の一方の表面部（以後、単に凸部２３と称する）および凹部２４の側面部２６に臨む誘電体膜２１の表面部（以後、単に凹部２４の側面部２６と称する）に設けられる第１電極層２７と、凹部２４の底面部２５に臨む誘電体膜２１の表面部（以後、単に凹部２４の底面部２５と称する）に設けられ、第１電極層２７に電気的に接続される第２電極層２８とを含む。

電極層２９の表面部に設けられる金属層３０は、半導体装置本体１０を臨む側と反対側の表面部が平坦に形成される。このため、半導体レーザ素子１を金属層３０がヒートシンクを臨むようにジャンクションダウンでヒートシンクに実装する場合に、金属層３０とヒートシンクとの間に供給されるはんだ材は、金属層３０の平坦な表面部全面に回込むことができる。これによって、ヒートシンクとの間に空洞を生じさせることなく、半導体レーザ素子１をヒートシンクに融着させることができる。この状態で半導体レーザ素子１を動作させると、活性層１４で発生した熱が金属層３０を通して効率良く放熱されるので、半導体レーザ素子１の熱抵抗を低減することができる。したがって、本実施の形態のように金属層３０の半導体装置本体１０を臨む側と反対側を平坦に形成することによって、熱による特性の変化を抑えることができるので、高出力で長期間にわたって安定して動作可能な長寿命の半導体レーザ素子１を実現することができる。

また、金属層３０は、リッジ部１９とテラス部２０との間の凹部２４を充填するように形成されるので、電流流路であるリッジ部１９の長手方向の両側方には、熱伝導性に優れる金属層３０が配置されることになる。したがって、本実施の形態の半導体レーザ素子１では、リッジ部１９で発生した熱を効率良く放熱させることができる。

図１に示す半導体レーザ素子１は、本実施態様の半導体装置の製造方法を用いて、以下のようにして製造される。図２〜図５は、本実施態様による半導体レーザ素子１の製造における各工程の状態を簡略化して示す断面図である。

図２は、半導体装置本体１０を形成した状態を示す断面図である。半導体装置本体１０は、以下のようにして形成することができる。まず、ｎ型半導体基板１１の一方の表面部に、分子線エピタキシ（Molecular Beam Epitaxy；略称ＭＢＥ）法、有機金属化学気相成長（Molecular Organic Chemical Vapor Deposition；略称ＭＯＣＶＤ）法などのエピタキシャル成長法などを用いて、ｎ型バッファ層１２、ｎ型クラッド層１３、活性層１４、ｐ型第１クラッド層１５、ｐ型エッチングストップ層１６、ｐ型第２クラッド層１７およびｐ型コンタクト層１８を、ｎ型半導体基板１１の厚み方向に順次結晶成長させる。

たとえば、半導体レーザ素子１がアルミニウム−ガリウム−インジウム−リン（化学式ＡｌＧａＩｎＰ）系の半導体レーザ素子である場合、ｎ型半導体基板１１はヒ化ガリウム（化学式ＧａＡｓ）などで形成され、ｎ型バッファ層１２はガリウム−インジウム−リン（化学式ＧａＩｎＰ）などで形成され、ｎ型クラッド層１３はアルミニウム−ガリウム−インジウム−リン（化学式ＡｌＧａＩｎＰ）などで形成され、活性層１４はＡｌＧａＩｎＰ、ＧａＩｎＰなどで形成され、ｐ型第１クラッド層１５はＡｌＧａＩｎＰなどで形成され、ｐ型エッチングストップ層１６はＧａＩｎＰなどで形成され、ｐ型第２クラッド層１７はＡｌＧａＩｎＰなどで形成され、ｐ型コンタクト層１８はＧａＡｓなどで形成される。

半導体レーザ素子１は、ＡｌＧａＩｎＰ系の半導体レーザ素子に限定されず、アルミニウム−ガリウム−ヒ素（ＡｌＧａＡｓ）系、インジウム−ガリウム−ヒ素−リン（ＩｎＧａＡｓＰ）系などの半導体レーザ素子であってもよい。この場合、ｎ型半導体基板１１、ｎ型バッファ層１２、ｎ型クラッド層１３、活性層１４、ｐ型第１クラッド層１５、ｐ型エッチングストップ層１６、ｐ型第２クラッド層１７およびｐ型コンタクト層１８の材料は、適宜選択される。

ｎ型半導体基板１１、ｎ型バッファ層１２およびｎ型クラッド層１３には、ｎ型の導電性を示すように、たとえばケイ素（Ｓｉ）などのＩＶ族元素、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）などのＶＩ族元素などのｎ型不純物が添加される。ｐ型第１クラッド層１５、ｐ型エッチングストップ層１６、ｐ型第２クラッド層１７およびｐ型コンタクト層１８には、ｐ型の導電性を示すように、たとえば亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）、ベリリウム（Ｂｅ）などのＩＩ族元素などのｐ型不純物が添加される。

活性層１４は、量子井戸構造であることが好ましい。量子井戸構造の活性層１４を設けることによって、半導体レーザ素子１の出力を高めることができる。量子井戸構造の活性層１４は、障壁層と、障壁層よりもバンドギャップの小さい井戸層とを含んで構成される。この場合、活性層１４は、単一量子井戸構造であってもよく、また多重量子井戸構造であってもよい。多重量子井戸構造の活性層１４は、たとえば、複数の障壁層と複数の井戸層とを交互に積層することによって形成することができる。

ｎ型半導体基板１１の厚さは、たとえば約１００μｍである。ｎ型バッファ層１２の厚さは、たとえば約０．３μｍである。ｎ型クラッド層１３の厚さは、たとえば約２μｍである。活性層１４の厚さは、たとえば０．１μｍである。ｐ型第１クラッド層１５の厚さは、たとえば約０．１μｍである。ｐ型エッチングストップ層１６の厚さは、たとえば約１０ｎｍである。ｐ型第２クラッド層１７の厚さは、たとえば約１μｍである。ｐ型コンタクト層１８の厚さは、たとえば約０．５μｍである。

以上のようにして形成したｐ型コンタクト層１８およびｐ型第２クラッド層１７を、ウェットエッチングまたはドライエッチングによってストライプ状にエッチングし、リッジ部１９およびテラス部２０を形成する。これによって、ｐ型エッチングストップ層１６の表面部に凹凸構造が形成される。本実施態様では、リッジ部１９およびテラス部２０は、リッジ部１９の長手方向に垂直な仮想平面における断面形状が、ｐ型エッチングストップ層１６から離れるにつれて幅が小さくなるような台形状、すなわち順メサ形状に形成される。これによって、外方に向かって広がるような形状の凹部２４が形成される。

次いで、リッジ部１９の頂部、すなわち露出するｐ型コンタクト層１８の一方の表面部を除く部分に、プラズマ化学気相成長（Plasma−ＣＶＤ；略称Ｐ−ＣＶＤ）法などを用いて誘電体膜２１を成膜する。これによって、リッジ部１９の長手方向側面部、ならびにテラス部２０およびｐ型エッチングストップ層１６の表面部に誘電体膜２１が形成される。誘電体膜２１は、たとえば二酸化ケイ素（化学式ＳｉＯ_２）などの誘電材料で形成される。誘電体膜２１の厚さは、たとえば約０．２μｍである。

続いて、誘電体膜２１が形成されていないリッジ部１９の頂部であるｐ型コンタクト層１８の一方の表面部に、蒸着法などを用いて、ｐ側コンタクト電極２２を成膜する。これによって、半導体装置本体１０が形成される。ｐ側コンタクト電極２２は、リッジ部１９と電極層２９とをオーミック接触させることができるように、たとえば金−亜鉛（化学式ＡｕＺｎ）合金などの導電材料で形成される。ｐ側コンタクト電極２２の厚さは、たとえば約０．１μｍである。

図３は、半導体装置本体１０の凹凸状の表面部全面に第１電極層２７を形成した状態を示す断面図である。前述のようにして形成された半導体装置本体１０の凹凸状の表面部全面、すなわち誘電体膜２１およびｐ側コンタクト電極２２の露出する表面部全体に、第１電極層２７を成膜する。これによって、図３に示すように、凸部２３および凹部２４の側面部２６、ならびに凹部２４の底面部２５に第１電極層２７が形成される。

第１電極層２７は、第２電極層２８と異なる電気伝導度を有する材料で形成される。本実施の形態では、第１電極層２７は、第２電極層２８よりも電気伝導度の小さい材料で形成される。具体的には、たとえば第２電極層２８が金（元素記号Ａｕ）で形成される場合、第１電極層２７は、チタン（元素記号Ｔｉ）、モリブデン（元素記号Ｍｏ）、白金（元素記号Ｐｔ）などのＡｕよりも電気伝導度の小さい金属材料で形成される。この中でも、Ａｕとの電気伝導度の差が好適であることから、Ｔｉが好適に用いられる。

また、本実施の形態では、第１電極層２７は、金属層３０からｐ側コンタクト電極２２を介してリッジ部１９に金属が拡散されることを防止することのできる材料で形成される。このような材料としては、たとえば、金属層３０がＡｕで形成される場合には、前述の第２電極層２８を構成する材料よりも電気伝導度の小さい材料として例示したＴｉ、Ｍｏ、Ｐｔなどを挙げることができる。

すなわち、第２電極層２８および金属層３０がＡｕで形成される場合、Ｔｉ、ＭｏおよびＰｔから選ばれる１種または２種以上、好ましくはＴｉを用いて第１電極層２７を形成することによって、第２電極層２８よりも電気伝導度が小さく、かつ金属層３０からリッジ部１９への金属の拡散を防止することのできる拡散防止層として機能する第１電極層２７を形成することができる。第１電極層２７の厚さは、たとえば約０．１μｍである。

図４は、第２電極層２８を形成した状態を示す断面図である。前述のようにして形成された第１電極層２７の露出する表面部にフォトレジストを塗布し、図示しないレジスト層を形成する。フォトリソグラフィ法によって、凹部２４の底面部２５に形成された第１電極層２７のみが露出するように、レジスト層をパターニングする。次いで、露出された凹部２４の底面部２５の第１電極層２７をエッチングによって選択的に除去する。これによって、凹部２４の底面部２５において誘電体膜２１が露出し、半導体装置本体１０の凹凸状の表面部のうち、凸部２３および凹部２４の側面部２６のみに第１電極層２７が形成された状態となる。

続いて、第１電極層２７が形成された半導体装置本体１０の凹凸状の表面部全面、すなわち第１電極層２７の露出する表面部および誘電体膜２１の露出する表面部全体に、蒸着法、スパッタリング法などによって第２電極層２８を成膜する。これによって、凹部２４の底面部２５と、凸部２３および凹部２４の側面部２６に形成された第１電極層２７の表面部とに、第２電極層２８が形成される。第２電極層２８は、第１電極層２７を構成する材料よりも電気伝導度が大きい材料で形成される。たとえば、第１電極層２７を前述のようにＴｉ、Ｍｏ、ＰｔなどのＡｕよりも電気伝導度の小さい材料で形成する場合には、第２電極層２８は、Ａｕで形成することができる。第２電極層２８の厚さは、たとえば約０．１μｍである。

次に、形成された第２電極層２８の露出する表面部全体にフォトレジストを塗布し、図示しないレジスト層を形成する。フォトリソグラフィ法によって、凹部２４の底面部２５に形成されたレジスト層のみが残存するように、レジスト層をパターニングする。これによって、凸部２３および凹部２４の側面部２６に形成された第１電極層２７の表面部に形成された第２電極層２８が露出する状態となる。

形成されたレジストパターンをマスクとしてウェットエッチングまたはドライエッチングを行ない、凹部２４の底面部２５のみに第２電極層２８が残存するように、露出する第２電極層２８を選択的に除去する。以上のようにして、図４に示すように、凹部２４の底面部２５に、第１電極層２７よりも電気伝導度が大きい第２電極層２８を、第１電極層２７に電気的に接続されるように形成することができる。

本実施の形態では、以上の第１電極層２７の形成工程および第２電極層２８の形成工程が電極層２９を形成する電極形成工程に相当する。これらの工程によって、凹部２４の底面部２５に形成される第２電極層２８の電気伝導度が、凸部２３および凹部２４の側面部２６に形成される第１電極層２７の電気伝導度よりも大きい電極層２９を容易に形成することができる。

なお、本実施の形態では、第１電極層２７および第２電極層２８のパターニングは、エッチングによって行なうけれども、これに限定されず、リフトオフ法を用いて行なうこともできる。リフトオフ法を用いる場合、たとえば第２電極層２８のパターニングは、以下のようにして行なうことができる。第１電極層２７のパターニング後、第２電極層２８を形成する前に、第１電極層２７が形成された半導体装置本体１０の凹凸状の表面部に、全面にわたってレジスト層を形成する。フォトリソグラフィ法によって、第１電極層２７が形成されていない凹部２４の底面部２５に臨む誘電体膜２１が露出するように、レジスト層をパターニングする。次いで、半導体装置本体１０の凹凸状の表面部全体、すなわちレジスト層の露出する表面部および誘電体膜２１の露出する表面部全体に第２電極層２８を成膜した後、レジスト層を剥離液などで剥離させる。これによって、レジスト層の表面部に形成された第２電極層２８がレジスト層とともに除去され、図４に示すように凹部２４の底面部２５のみに第２電極層２８が残存する状態にパターニングされる。第１電極層２７についても同様にしてパターニングすることができる。

図５は、金属層３０およびｎ側電極３１を形成した状態を示す断面図である。第２電極層２８のパターニング後、めっき工程を行なう。具体的には、第１電極層２７および第２電極層２８が形成された半導体装置本体１０をめっき浴に浸漬し、第１電極層２７および第２電極層２８をめっき給電層として、電解めっきによって第１電極層２７および第２電極層２８の表面部に金属層３０を析出させる。

本実施の形態では、凹部２４の底面部２５に形成される第２電極層２８の電気伝導度は、凸部２３および凹部２４の側面部２６に形成される第１電極層２７の電気伝導度よりも大きいので、第１電極層２７および第２電極層２８に通電したとき、第２電極層２８内の電流密度は、第１電極層２７内の電流密度よりも高くなる。電流密度が高いほど、その部分への金属層３０の析出速度が速くなるので、第２電極層２８への金属層３０の析出速度は、第１電極層２７への金属層３０の析出速度よりも速くなる。めっき浴への浸漬時間が同じ場合、形成される金属層３０の層厚は、その析出速度が速いほど厚くなるので、電流密度の違いによる析出速度の違いを利用して金属層３０の各部分における層厚を調整することができる。これによって、凹部２４の底面部２５に形成された第２電極層２８の表面部に形成される金属層３０の層厚ｄ２を、凸部２３に形成された第１電極層２７の表面部に形成される金属層３０の層厚ｄ１および凹部２４の側面部２６に形成された第１電極層２７の表面部に形成される金属層３０の層厚ｄ３に比べて厚くすることができる。したがって、半導体装置本体１０を臨む側と反対側の表面部が平坦な金属層３０を容易に形成することができる。

ここで、前記表面部が平坦な金属層３０をより確実に形成するためには、リッジ部１９およびテラス部２０は、本実施の形態のように、断面形状が、ｐ型エッチングストップ層１６から離れるにつれて幅が小さくなるような台形状、具体的には順メサ形状に形成されることが好ましい。これによって、凹部２４を、外方に向かって広がるような形状に形成することができるので、半導体装置本体１０を臨む側と反対側の表面部が平坦な金属層３０をより確実に形成することができる。

金属層３０は、たとえばＡｕで形成される。金属層３０は、凸部２３に積層される部分の厚さ、すなわち凸部２３に形成された第１電極層２７の表面部に形成される部分の厚さｄ１が、たとえば約１μｍである。

金属層３０の形成後、ｎ型半導体基板１１の他方の表面部全体に、Ａｕなどの導電材料をスパッタ法などによって成膜し、ｎ側電極３１を形成する。ｎ側電極３１の厚さは、たとえば約０．５μｍである。以上のようにして、半導体レーザ素子１が製造される。

前述のように、本実施の形態では、電極形成工程において、凹部２４の底面部２５に、凸部２３および凹部２４の側面部２６に形成される第１電極層２７よりも電気伝導度の大きい第２電極層２８を形成するので、めっき工程において、半導体装置本体１０を臨む側と反対側の表面部が平坦な金属層３０を形成することができる。したがって、前述の図１に示すように、半導体装置本体１０の凹凸状の表面部が金属層３０で平坦化された、放熱性に優れる半導体レーザ素子１を製造することができる。

また、本実施の形態では、リッジ部１９の両側方には、リッジ部１９と略等しい高さのテラス部２０が配置されているので、テラス部２０が防護壁となり、半導体レーザ素子１の作製時にリッジ部１９が破損することを防止することができる。したがって、製造歩留を向上させることができる。

また、本実施の形態では、リッジ部１９の高さとテラス部２０の高さとが略等しいので、第１電極層２７を、リッジ部１９の頂部に形成される部分の電気伝導度がテラス部２０の頂部に形成される部分の電気伝導度と異なるように形成する必要がない。

たとえばリッジ部１９がテラス部２０よりも低く形成される場合、前記表面部が平坦な金属層３０を形成するためには、リッジ部１９の頂部に形成される第１電極層２７の電気伝導度を、テラス部２０の頂部に形成される第１電極層２７の電気伝導度よりも大きくする必要がある。このような第１電極層２７を形成するためには、第１電極層２７と第２電極層２８とを作り分けるときと同様に、金属膜の成膜およびパターニングを繰返し行なわなければならず、製造工程が増加する。

これに対し、本実施の形態では、リッジ部１９の頂部とテラス部２０の頂部とに、同じ電気伝導度の第１電極層２７を形成するだけで、半導体装置本体１０を臨む側と反対側の表面部が平坦な金属層３０を形成することができる。したがって、リッジ部１９の高さとテラス部２０の高さとが異なる場合に比べ、製造工程を簡略化することができる。

また、本実施の形態では、第１電極層２７は、金属層３０からリッジ部１９への金属の拡散を防ぐことのできる材料で形成される。凸部２３を構成するリッジ部１９は電流流路であるので、リッジ部１９に電流を注入するために、リッジ部１９の頂部にはｐ側コンタクト電極２２が形成され、このｐ側コンタクト電極２２が凸部２３に形成される第１電極層２７に電気的に接続される。このとき、第１電極層２７の表面部に形成される金属層３０からｐ側コンタクト電極２２を介してリッジ部１９に金属が拡散することを防止するために、リッジ部１９と金属層３０との間にはバリアメタル層が必要である。本実施の形態では、第１電極層２７が、前述のように金属層３０からリッジ部１９への金属の拡散を防止することのできる材料で形成され、リッジ部１９と金属層３０との間のバリアメタル層の役割を果たすので、金属層３０からｐ側コンタクト電極２２を介してリッジ部１９のｐ側コンタクト層１８に金属が拡散されることを防ぐことができる。したがって、リッジ部１９と金属層３０との間に新たにバリアメタル層を形成する必要がないので、製造工程を一層簡略化することができる。

以上のように、本実施の形態では、リッジ部１９の頂部には、ｐ側コンタクト電極２２が設けられるけれども、ｐ側コンタクト電極２２を設けない構成とすることもできる。この場合、リッジ部１９の頂部、すなわちｐ側コンタクト層１８に接するように第１電極層２７を形成し、第１電極層２７をｐ側コンタクト電極２２として用いる。これによって、ｐ側コンタクト電極２２を形成する工程が不要となるので、製造工程をさらに簡略化することができる。この場合の第１電極層２７を構成する材料は、リッジ部１９と金属層３０とのオーミック接触が実現されるように選択される。このような材料としては、前述のＴｉなどが挙げられる。

図６は、本発明の実施の他の態様である半導体装置の製造方法によって得られる半導体レーザ素子２の構成を簡略化して示す断面図である。本実施態様（以後、第２実施態様とも称する）によって得られる半導体レーザ素子２は、前述の実施態様（以後、第１実施態様とも称する）によって得られる半導体レーザ素子１と類似し、対応する部分については同一の参照符号を付して説明を省略する。

半導体レーザ素子２において注目すべきは、第１電極層２７が、半導体装置本体１０の凹凸状の表面部の全面にわたって形成されていることである。すなわち、電極層４０は、半導体装置本体１０の凹凸状の表面部全体に形成される第１電極層２７と、凹部２４の底面部２５に形成された第１電極層２７の表面部に形成される第２電極層２８とを含む。

本実施態様による半導体レーザ素子２は、実施の第１態様による半導体レーザ素子１と同様に、金属層３０の半導体装置本体１０を臨む側と反対側の表面部が平坦に形成されるので、金属層３０の平坦な表面部全体にはんだ材を回込ませ、ヒートシンクとの間に空洞を生じさせることなく、ヒートシンクに融着させることができる。したがって、本実施態様による半導体レーザ素子２は、第１実施態様による半導体レーザ素子１と同様に、動作時に活性層１４で発生した熱を、金属層３０を通して効率的に放熱することができる。

図６に示す半導体レーザ素子２は、電極層４０を形成する電極形成工程以外は、前述の第１実施態様と同様にして製造することができる。第１実施態様と本実施態様との違いは、第１実施態様では、図３に示すように半導体装置本体１０の凹凸状の表面部全体に第１電極層２７を形成した後、エッチングによって凹部２４の底面部２５に形成された第１電極層２７を選択的に除去した後で第２電極層２８を形成するのに対し、本実施態様では、第１電極層２７のエッチングを行なわずに、そのまま第２電極層２８の形成を行なうことである。

すなわち、半導体レーザ素子２は、以下のようにして製造することができる。まず、第１実施態様と同様にして、半導体装置本体１０を形成し、前述の図３に示すように半導体装置本体１０の凹凸状の表面部全面にわたって第１電極層２７を形成する。

次いで、第１電極層２７の露出する表面部全体に、第１実施態様と同様にして第２電極層２８を形成する。これによって、半導体装置本体１０の凹凸状の表面部全体に第１電極層２７および第２電極層２８が形成される。本実施態様においても、第２電極層２８は、第１電極層２７を構成する材料よりも電気伝導度が大きい材料で形成される。

続いて、凹部２４の底面部２５に形成された第１電極層２７の表面部に形成された第２電極層２８のみが残存するように、第１実施態様と同様にフォトリソグラフィ法を用いて、凸部２３および凹部２４の側面部２６に形成された第１電極層２７の表面部に形成された第２電極層２８を選択的に除去する。これによって、図６に示すように、凹部２４の底面部２５に形成された第１電極層２７の表面部のみに第２電極層２８が形成された状態となる。以上のようにして、電極層４０が形成される。

第２電極層２８のパターニング後、第１実施態様と同様にして、電極層４０が形成された半導体装置本体１０をめっき浴に浸漬し、第１電極層２７および第２電極層２８をめっき給電層として、電解めっきによって第１電極層２７および第２電極層２８の露出する表面部に金属層３０を析出させる。

このとき、凹部２４の底面部２５に形成された第２電極層２８の電気伝導度は、凸部２３および凹部２４の側面部２６に形成された第１電極層２７の電気伝導度よりも大きいので、凹部２４の底面部２５に形成された第２電極層２８内の電流密度は、第１実施態様と同様に、凸部２３および凹部２４の側面部２６に形成された第１電極層２７内の電流密度よりも高くなる。

また、本実施の形態では、第２電極層２８は、凹部２４の底面部２５において第１電極層２７に確実に接触した状態で形成されるので、第１電極層２７との電気的な導通を確実にとることができ、第１電極層２７と第２電極層２８との間で電気的に導通がとれなくなることを防ぐことができる。これによって、金属層３０を形成する際に、第２電極層２８を含む電極層４０全体に確実に電流を行き渡らせることができるので、金属層３０が部分的に形成されなくなることを防ぎ、電極層４０の表面部全体に金属層３０を形成することができる。

このように、本実施態様では、プロセス上の不良を防止することができるので、半導体装置本体１０を臨む側と反対側の表面部が平坦に形成された金属層３０をより確実に形成することができる。

なお、本実施態様では、凹部２４の底面部２５に形成される第１電極層２７の電気伝導度は、凸部２３および凹部２４の側面部２６に形成される第１電極層２７の電気伝導度と同じであるけれども、凹部２４の底面部２５に形成される第１電極層２７の表面部には、第１電極層２７よりも電気伝導度の大きい第２電極層２８が形成されているので、前記表面部が平坦な金属層３０を形成することができる。すなわち、半導体装置本体１０を臨む側と反対側の表面部が平坦な金属層３０を形成するためには、金属層３０を形成する際に、凹部２４の底面部２５において露出する電極層４０である第２電極層２８の電気伝導度が、凸部２３および凹部２４の側面部２６において露出する電極層４０である第１電極層２７の電気伝導度よりも大きいことが必要である。

以上のようにして金属層３０を形成した後、第１実施態様と同様にしてｎ側電極３１を形成し、半導体レーザ素子２を得る。前述のように、本実施態様では、凹部２４の底面部２５に形成された第１電極層２７を除去することなく第２電極層２８を形成するので、第１実施態様のように凹部２４の底面部２５に形成された第１電極層２７を除去した後に第２電極層２８を形成する場合に比べ、製造工程を簡略化することができる。

以上の第１および第２実施態様では、半導体装置として半導体レーザ素子１，２を製造するけれども、本発明の半導体装置の製造方法は、半導体レーザ素子の製造に限定されず、発光ダイオードなどの他の半導体装置の製造にも用いることができる。ただし、第１および第２実施態様による半導体レーザ素子１，２などの半導体レーザ素子は、他の半導体装置に比べて発熱量が多いので、第１および第２実施態様のように、金属層３０の半導体装置本体１０を臨む側と反対側の表面部を平坦に形成して放熱性を向上させることが特に有効である。このようにして放熱性を向上させることによって、半導体レーザ素子の更なる高出力化が可能になる。したがって、本発明の半導体装置の製造方法は、半導体レーザ素子の製造に特に好適である。

なお、以上の第１および第２実施態様では、基板としてｎ型半導体基板を用いるけれども、ｐ型半導体基板を用いてもよい。この場合には、第１および第２実施態様においてｐ型の導電性を有するように形成した層をｎ型の導電性を有するように形成し、ｎ型の導電性を有するように形成した層をｐ型の導電性を有するように形成すればよい。

本発明の実施の一態様である半導体装置の製造方法によって得られる半導体装置１の構成を簡略化して示す断面図である。 半導体装置本体１０を形成した状態を示す断面図である。 半導体装置本体１０の凹凸状の表面部全面に第１電極層２７を形成した状態を示す断面図である。 第２電極層２８を形成した状態を示す断面図である。 金属層３０およびｎ側電極３１を形成した状態を示す断面図である。 本発明の実施の他の態様である半導体装置の製造方法によって得られる半導体レーザ素子２の構成を簡略化して示す断面図である。 従来のリッジ型半導体レーザ素子９０の構成を簡略化して示す断面図である。

符号の説明

１，２ 半導体レーザ素子
１０ 半導体装置本体
１１ ｎ型半導体基板
１２ ｎ型バッファ層
１３ ｎ型クラッド層
１４ 活性層
１５ ｐ型第１クラッド層
１６ ｐ型エッチングストップ層
１７ ｐ型第２クラッド層
１８ ｐ型コンタクト層
１９ リッジ部
２０ テラス部
２１ 誘電体膜
２２ ｐ側コンタクト電極
２３ 凸部
２４ 凹部
２５ 凹部の底面部
２６ 凹部の側面部
２７ 第１電極層
２８ 第２電極層
２９，４０ 電極層
３０ 金属層
３１ ｎ側電極

Claims (5)

1. 略等しい高さに形成されるリッジ部およびテラス部を含み、凹凸状の表面部を有する半導体装置本体と、半導体装置本体の凹凸状の表面部に積層される金属層とを備える半導体装置の製造方法であって、
   リッジ部とテラス部とが互いに離間し、かつテラス部がリッジ部の両側方に配置されるようにリッジ部およびテラス部を形成することによって、前記凹凸状の表面部を形成した後、リッジ部の側面部、テラス部の表面部および前記凹凸状の表面部の凹部の底面部に誘電体膜を形成して半導体装置本体を得る工程と、
   前記凹凸状の表面部に電極層を形成する電極形成工程と、
   電解めっきによって電極層の上に金属層を形成するめっき工程とを含み、
   前記電極形成工程では、
   電極層は、前記凹凸状の表面部の凹部の底面部に形成される電極層の電気伝導度が、前記凹凸状の表面部の凸部および凹部の側面部に形成される電極層の電気伝導度よりも大きくなるように形成されることを特徴とする半導体装置の製造方法。
2. 前記電極形成工程は、
   前記凹凸状の表面部のうち、凸部および凹部の側面部に第１電極層を形成する工程と、
   前記凹凸状の表面部の凹部の底面部に、第１電極層よりも大きい電気伝導度を有する第２電極層を、第１電極層に電気的に接続されるように形成する工程とを含むことを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記電極形成工程は、
   前記凹凸状の表面部に、全面にわたって第１電極層を形成する工程と、
   第１電極層が形成された前記凹凸状の表面部の凹部の底面部に、第１電極層よりも大きい電気伝導度を有する第２電極層を形成する工程とを含むことを特徴とする請求項１記載の半導体装置の製造方法。
4. 前記凹凸状の表面部の凸部を構成するリッジ部に形成される電極層は、金属層からリッジ部への金属の拡散を防止することのできる材料で形成されることを特徴とする請求項１〜３のいずれか１つに記載の半導体装置の製造方法。
5. 請求項１〜４のうちのいずれか１つに記載の半導体装置の製造方法によって製造される半導体装置であって、
   前記凹凸状の表面部に積層される金属層は、半導体装置本体を臨む側と反対側の表面部が平坦に形成されることを特徴とする半導体装置。

Images