JP4123018B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4123018B2 JP4123018B2 JP2003066483A JP2003066483A JP4123018B2 JP 4123018 B2 JP4123018 B2 JP 4123018B2 JP 2003066483 A JP2003066483 A JP 2003066483A JP 2003066483 A JP2003066483 A JP 2003066483A JP 4123018 B2 JP4123018 B2 JP 4123018B2
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- insulator
- electrode
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Dicing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に係わるものである。
【０００２】
【従来の技術】
近年、電子装置の小型化、軽量化により、電子装置に組み込まれる半導体装置は高密度で実装が行われており、半導体装置には小型化、軽量化、および低価格化の要求が強くなっている。そこで従来からの半導体装置およびその製造方法としては、パッケージ工程をウェハ状態で行う方法があった（例えば、特許文献１参照）。図５、図６において、図５（ａ）から図６（ｊ）は、製造工程を示す図であり、図６（ｋ）は、半導体装置の製造工程により得られる半導体装置を示す斜視図である。
【０００３】
図５（ａ）に示されるような半導体ウェハ１０１から形成される。図５（ｂ）は図５（ａ）のＡ−Ａ'断面図である。なお、後述する図５（ｂ）〜図６（ｊ）はすべてＡ−Ａ'における断面図である。まず、半導体ウェハ１０１と金属箔１０７とを導電物１０８を介して加圧及び加熱して貼り付けたものをダイシングテープ１０２に貼り付ける（図５（ｃ）参照）。金属箔１０７は一般にＡｌ、Ｃｕ、Ａｕ、若しくはこれらを含む合金を含む材料等からなり、導電物１０８としては、Ａｇペースト・Ｃｕペースト等の導電性樹脂若しくはＳｎ・Ｐｂ・Ａｇ等からなる高融点半田等を用いる。続いて、半導体ウェハ１０１を所定の幅を有する切りしろを設けて縦、横に所望のチップサイズにフルダイシングし、各半導体チップ１０３を形成する（図５（ｄ）参照）。ここで、切りしろの幅は、ダイシング後の工程において半導体チップ１０３の側面部１０４に半導体素子１０３を保護するために十分な厚さの絶縁物１０６を形成することができる程度に半導体素子１０３の間隔が設けられている。また、金属箔１０７と同時に半導体ウェハ１０１をダイシングする際に用いるダイシングブレードの制限により、ダイシング時に半導体ウェハ１０１が少なくとも約２００μｍ切削される。しかしながら、半導体素子１０３を保護するために半導体素子１０３の側面部１０４上に前記絶縁物１０６を形成するために、前記半導体チップ１０３の両側にさらに約５０μｍずつの隙間を形成する必要があるため、切りしろの幅は少なくとも約３００μｍ程度設けられている（図５（ｅ）参照：図５（ｅ）は図５（ｄ）の拡大図）。また、ダイシングによりダイシングテープ１０２に切り込みが入ることがないため（図５（ｅ）参照）、切り込みが原因により半導体素子１０３の配列が乱れることがない。
【０００４】
次に、各半導体素子１０３間に、エポキシ樹脂やＳｉＯ2等からなる絶縁物１０６を充填し硬化させることにより側面部１０４を保護する（図６（ｆ）参照）。半導体素子１０３の導電物１０８との接続面と反対側に設けられた電極部１０５が絶縁物１０６に埋没されず露出した状態となるように絶縁物１０６を充填する。続いて、前記絶縁物１０６及び半導体素子１０３上に、一主面に導電物１０８が形成された別の金属箔１０７を設置する。この場合、金属箔１０７の導電物１０８が形成された面が前記絶縁物１０６及び半導体素子１０３と接するように金属箔１０７を設置し、導電物１０８を介して前記絶縁物１０６及び半導体素子１０３と前記金属箔１０７を接着する（図６（ｇ）参照）。前記金属箔１０７及び導電物１０８は、前記金属箔１０７、導電物１０８と同様の材料を用いる。しかる後に、前記金属箔１０７の表面にめっき１０９を施す（図６（ｈ）参照）。めっき１０９としては、Ｓｎ及びＰｂを含む半田めっきのほか、Ａｕめっき、Ｓｎめっき、Ｓｎ−Ｂｉめっき、若しくはＰｄめっきを用いてもよい。最後に、金属箔１０７で挟まれ硬化された絶縁物１０６でモールドされた半導体チップ１０３を、金属箔１０７及び絶縁物１０６の部分を縦横にフルダイシングした後（図６（ｉ）参照）、ダイシングテープ１０２を剥がし半導体装置を得る（図６（ｊ）参照：図６（ｉ）の拡大図）。従来例の半導体装置は、図６（ｊ）（ｋ）に示されるように、半導体素子１０３の一主面に導電物１０８を介して金属箔１０７から形成された第１金属電極１１０が設置され、前記一主面と反対側面に導電物１０８を介して金属箔１０７から形成された第２金属電極１１１が設置され、前記第１金属電極１１０、第２金属電極１１１の導電物１０８との接続面と反対側面にはめっき１０９が施されている。
【０００５】
【特許文献１】
特開２０００−２５２２３５号公報
【０００６】
【発明が解決しようとする課題】
上記従来の構成では、個別分け後の半導体装置の形状は金属箔１０７の側面部と絶縁部１０６の断面積が同じ為、半導体装置を実装する際のセルフアライメントが難しいという問題点がある。
【０００７】
そこで本発明が解決しようとする課題は、絶縁部の断面積より外部電極部分の断面積が大きい為、半導体装置を回路基板等に実装する際にセルフアライメントにより位置補正でき、使いやすい半導体装置とその製造方法を提供することである。
【０００９】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、デバイス接合部を形成した半導体ウェハの第一主面と第二主面それぞれに素子電極を形成する工程と、第一主面側から第二主面素子電極を残してセミフルカットして半導体ウェハに溝を形成する工程と、第一主面の素子電極を覆わないように溝に絶縁物を充填、硬化させる工程と、絶縁物の中央部をダイシング用ブレードで切断分離し個片に切り分ける工程と、第一主面素子電極と電気的に接続し、かつ絶縁物の第一主面側の端部とその周辺側面を覆うように形成した第一主面外部電極形成工程と、第二主面素子電極と電気的に接続し、かつ絶縁物の第二主面側の端部とその周辺側面を覆うように形成した第二主面外部電極形成工程からなる。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態について、図１〜図４を用いて詳しく説明する。
【００１２】
（実施の形態１）
図１（ａ）は本発明に係る半導体装置を示す斜視図であり、図１（ｂ）は図１（ａ）のＢ−Ｂ’線に沿った断面図である。図１（ａ）、図１（ｂ）において、１は半導体素子、２ａは第一主面、２ｂは第二主面、３ａ、３ｂは半導体素子１の第一主面、第二主面にそれぞれ蒸着やスパッタ、めっき等により形成された素子電極、５ａ、５ｂは金属ペーストにより形成された外部電極、６は半導体素子１の外囲に形成された絶縁物である。
【００１３】
詳細な構成を下記に説明する。半導体素子１は例えばダイオード等である。３ａは半導体素子の第一主面に形成された第一主面素子電極であり、Ａｕ、Ｎｉ、Ｃｕ、Ａｌ蒸着等によって形成される。３ｂは半導体素子の第二主面に形成された第二主面素子電極であり、Ａｕ、Ｎｉ、Ｃｕ、Ａｌ蒸着等によって形成される。第一主面素子電極３ａ、第二主面素子電極３ｂは半導体素子１とのオーミック性や密着性等が考慮された金属によって形成されている。また、第二主面素子電極３ｂはある程度厚さが必要である事から、蒸着後めっきにより形成する。また、第一主面、第二主面それぞれの素子電極蒸着後、導電ペースト等、導電性接着剤を介して金属板を貼り付けてもよい。絶縁物６は例えばエポキシ樹脂等であり、半導体素子１の周りを囲み水分や物理的な衝撃から保護するものである。５ａ、５ｂは第一主面、第二主面それぞれの第一主面外部電極、第二主面外部電極であり、例えばＡｇペーストなど金属ペーストを半導体装置の両端に塗布することにより形成する。この後半田濡れ性を良くするため、Ｓｎ、Ａｕ等のめっきを行う。この外部電極は、絶縁物６を覆うように形成しているため、絶縁物６の部分の断面積よりも外部電極の断面積の方が大きい為、半導体装置を回路基板等に実装する際セルフアライメントにより位置補正ができる。
【００１４】
図２に本発明の実施の形態１における半導体装置の製造方法の工程フローに沿った図であり、図２（ａ）は半導体ウェハ８の上面図、図２（ｂ）は図２（ａ）のＣ−Ｃ’線に沿った断面図、図２（ｃ）は図２（ｂ）のＤ部拡大図、図２（ｄ）、図２（ｅ）、図２（ｆ）、図２（ｇ）は製造工程に沿った断面図を示したものであり、図２（ａ）、（ｂ）において、半導体ウェハ８はシリコンウェハにデバイス接合部が形成されている。なお、他の構成は本発明による半導体装置と同様である。
【００１５】
次に詳細な製造工程の実施例を下記に説明する。
【００１６】
不純物拡散などによりデバイス接合部を形成した半導体ウェハ８に蒸着やスパッタリングなどによりＡｕ、Ｎｉ、Ｃｕ、Ａｌなど半導体素子１とオーミック接触や密着性を考慮した材料からなる第一主面素子電極３ａ、第二主面素子電極３ｂを形成し、第二主面素子電極は、蒸着、スパッタ、めっきを数十μｍ以上形成するか、蒸着、スパッタ等で薄膜を形成後めっきにより第二主面素子電極を形成してもよい。また、蒸着、スパッタ、めっき等で薄膜を形成後、導電ペーストを介して金属を貼り付けてもよい（図２（ｃ）参照）。
【００１７】
次に、半導体ウェハ８を所定の幅を有する切りしろを設け、例えば２００μｍ程度の幅の広いダイシング用ブレードにて縦、横に所望のセミフルカットし、各半導体素子１を形成する（図２（ｄ）参照）。
【００１８】
次に、セミフルカットにより形成された溝７に例えば液状レジンなど樹脂やガラス等からなる絶縁物６を素子電極３ａを覆わないよう印刷マスク等を用いて充填、硬化させる（図２（ｅ）参照）。
【００１９】
次に、溝７に充填された絶縁物６の中央部をダイシング用ブレードで切断分離し個片に切り分ける（図２（ｆ）参照）。
【００２０】
個別に分けられた後、第一主面２ａ、第二主面２ｂのそれぞれの端部を覆い、第一主面外部電極５ａは第一主面素子電極３ａと第二主面外部電極５ｂは第二主面素子電極３ｂとそれぞれ電気的に接合するように形成する。形成方法は、Ａｇペースト等導電ペーストを用いて、塗布により形成し、熱や光により硬化させる。その後、表面の半田濡れ性を良くするため、バレルめっき等で外部電極表面にＳｎ、Ａｕ等を形成してもよい（図２（ｇ）を参照）。
【００２１】
（実施の形態２）
図３（ａ）は本発明に係る半導体装置を示す斜視図であり、図３（ｂ）は図３（ａ）のＢ−Ｂ’線に沿った断面図である。図３（ａ）、図３（ｂ）において、１は半導体素子、２ａは第一主面、２ｂは第二主面、３ａ、３ｂは半導体素子１の第一主面、第二主面にそれぞれ蒸着やスパッタ、めっき等により形成された素子電極、４は金属バンプ、５ａ、５ｂは金属ペーストにより形成された外部電極、６は半導体素子１の外囲に形成された絶縁物である。
【００２２】
詳細な構成を下記に説明する。半導体素子１は例えばダイオード等である。３ａは半導体素子の第一主面に形成された第一主面素子電極であり、Ａｕ、Ｎｉ、Ｃｕ、Ａｌ蒸着等によって形成される。３ｂは半導体素子の第二主面に形成された第二主面素子電極であり、Ａｕ、Ｎｉ、Ｃｕ、Ａｌ蒸着等によって形成される。第一主面素子電極３ａ、第二主面素子電極３ｂは半導体素子１とのオーミック性や密着性等を考慮された金属によって形成されている。また、第二主面素子電極はある程度厚さが必要である事から、蒸着後めっきにより形成する。また、第一主面素子電極、第二主面素子電極それぞれの蒸着後、導電ペースト等、導電性接着剤を介して金属板を貼り付けてもよい。金属バンプ４は例えば銅をめっきすることにより形成される。絶縁物６は例えばエポキシ樹脂等であり、半導体素子１の周りを囲み水分や物理的な衝撃から保護するものである。５ａ、５ｂは第一主面、第二主面それぞれの第一主面外部電極、第二主面外部電極である。例えばＡｇペーストなど金属ペーストを半導体装置の両端に塗布することにより形成する。この後半田濡れ性を良くするため、Ｓｎ、Ａｕ等のめっきを行う。この外部電極は、絶縁物６を覆うように形成しているため、絶縁物６の部分の断面積よりも外部電極の断面積の方が大きい為、半導体装置を回路基板等に実装する際セルフアライメントにより位置補正できる。
【００２３】
図４に本発明の実施の形態２における半導体装置の製造方法の工程フローに沿った図であり、図４（ａ）は半導体ウェハ８の正面図、図４（ｂ）は図４（ａ）のＣ−Ｃ’線に沿った上面図、図４（ｃ）は図４（ｂ）のＤ部拡大図、図４（ｄ）、図４（ｅ）、図４（ｆ）、図４（ｇ）、図４（ｈ）、図４（ｉ）は製造工程に沿った断面図を示したものであり、図４（ａ）、（ｂ）において、半導体ウェハ８はシリコンウェハにデバイス接合部が形成されている。なお、他の構成は本発明による半導体装置と同様である。
【００２４】
次に詳細な製造工程の実施例を下記に説明する。
【００２５】
不純物拡散などによりデバイス接合部を形成した半導体ウェハ８に蒸着やスパッタリングなどによりＡｕ、Ｎｉ、Ｃｕ、Ａｌなど半導体素子１とオーミック接触や密着性を考慮した材料からなる第一主面素子電極３ａ、第二主面素子電極３ｂを形成し、第二主面素子電極３ｂは、蒸着、スパッタ、めっきを数十μｍ以上形成するか、蒸着、スパッタ等で薄膜を形成後めっきにより第二主面素子電極を形成してもよい。また、蒸着、スパッタ、めっき等で薄膜を形成後、導電ペーストを介して金属を貼り付けてもよい（図４（ｃ）参照）。
【００２６】
この半導体ウェハ８の第一主面素子電極にＣｕめっきにより５〜５０μｍの高さの金属バンプ４を形成する（図４（ｄ）参照）。
【００２７】
次に、半導体ウェハ８を所定の幅を有する切りしろを設け、例えば２００μｍ程度の幅の広いダイシング用ブレードにて縦、横に所望のチップサイズにセミフルカットし、各半導体素子１を形成する（図４（ｅ）参照）。
【００２８】
次にセミフルカットにより形成された溝７に例えば液状レジンなどの樹脂やガラス等からなる絶縁物６を溝７部に金属バンプ４を覆うよう充填、硬化させる（図４（ｆ）を参照）。
【００２９】
その後、金属バンプ４の上に形成された絶縁物を取り除くため第一主面２ａの表面を研磨し、金属バンプ４の頭を出す（図４（ｇ）を参照）。ガラスや樹脂等の絶縁物６を溝７に埋める際、あらかじめ金属バンプ４を形成することによって細かいパターンの印刷マスク等を用いる事なく、埋める事が可能になる。このため、絶縁物６を埋める際の印刷マスクの位置合わせが不要になり、作業が容易になる。
【００３０】
次に、溝７に充填された絶縁物６の中央部を３０〜４０μｍ程度の幅の狭いダイシング用ブレードで切断分離し個片に切り分ける（図４（ｈ）を参照）。
【００３１】
個別に分けられた後、第一主面２ａ、第二主面２ｂのそれぞれの端部を覆い、第一主面外部電極５ａは金属バンプ４と第二主面外部電極５ｂは第二主面素子電極３ｂとそれぞれ電気的に接合するように形成する。形成方法は、Ａｇペースト等導電ペーストを用いて、塗布により形成し、熱や光により硬化させる。その後、表面の半田濡れ性を良くするため、バレルめっき等で外部電極表面にＳｎ、Ａｕ等を形成する（図４（ｉ）を参照）。
【００３２】
以上、本発明による半導体装置とその製造方法について説明したが、本発明の思想に逸脱しない限り適宜変更可能である。
【００３３】
【発明の効果】
本発明において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
（１）半導体装置の端部の絶縁物を覆うように外部電極を形成する事で、絶縁部の断面積よりも電極部の断面積が大きくなり、半導体装置を回路基板等に実装する際セルフアライメントにより位置補整できる半導体装置とその作製方法を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施形態１による半導体装置を示すもので、（ａ）は斜視図
（ｂ）は図１（ａ）のＢ−Ｂ’線に沿った断面図
【図２】本発明の実施形態１による半導体装置の製造方法を示すもので、
（ａ）は上面図
（ｂ）〜（ｇ）は図２（ａ）のＣ−Ｃ’線に沿った中間加工物の断面図
【図３】本発明の実施形態２による半導体装置を示すもので、
（ａ）は斜視図
（ｂ）は図３（ａ）のＢ−Ｂ’線に沿った断面図
【図４】本発明の実施形態２による半導体装置の製造方法を示すもので、
（ａ）は上面図
（ｂ）〜（ｉ）は図４（ａ）のＣ−Ｃ’線に沿った中間加工物の断面図
【図５】従来例の半導体装置を示すもので、
（ａ）は上面図
（ｂ）〜（ｅ）は図５（ａ）のＡ−Ａ’線に沿った中間加工物の断面図
【図６】従来例の半導体装置を示すもので、
（ｆ）〜（ｊ）は図５（ａ）のＡ−Ａ’線に沿った中間加工物の断面図
（ｋ）は半導体装置の斜視図
【符号の説明】
１ 半導体素子
２ａ 第一主面
２ｂ 第二主面
３ａ 第一主面素子電極
３ｂ 第二主面素子電極
４ 金属バンプ
５ａ 第一主面外部電極
５ｂ 第二主面外部電極
６ 絶縁物
７ 溝
８ 半導体ウェハ
１０１ 半導体ウェハ
１０２ ダイシングテープ
１０３ 半導体素子
１０４ 側面部
１０５ 電極部
１０６ 絶縁物
１０７ 金属箔
１０８ 導電物
１０９ めっき被膜
１１０ 第一金属電極
１１１ 第二金属電極
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に係わるものである。
【０００２】
【従来の技術】
近年、電子装置の小型化、軽量化により、電子装置に組み込まれる半導体装置は高密度で実装が行われており、半導体装置には小型化、軽量化、および低価格化の要求が強くなっている。そこで従来からの半導体装置およびその製造方法としては、パッケージ工程をウェハ状態で行う方法があった（例えば、特許文献１参照）。図５、図６において、図５（ａ）から図６（ｊ）は、製造工程を示す図であり、図６（ｋ）は、半導体装置の製造工程により得られる半導体装置を示す斜視図である。
【０００３】
図５（ａ）に示されるような半導体ウェハ１０１から形成される。図５（ｂ）は図５（ａ）のＡ−Ａ'断面図である。なお、後述する図５（ｂ）〜図６（ｊ）はすべてＡ−Ａ'における断面図である。まず、半導体ウェハ１０１と金属箔１０７とを導電物１０８を介して加圧及び加熱して貼り付けたものをダイシングテープ１０２に貼り付ける（図５（ｃ）参照）。金属箔１０７は一般にＡｌ、Ｃｕ、Ａｕ、若しくはこれらを含む合金を含む材料等からなり、導電物１０８としては、Ａｇペースト・Ｃｕペースト等の導電性樹脂若しくはＳｎ・Ｐｂ・Ａｇ等からなる高融点半田等を用いる。続いて、半導体ウェハ１０１を所定の幅を有する切りしろを設けて縦、横に所望のチップサイズにフルダイシングし、各半導体チップ１０３を形成する（図５（ｄ）参照）。ここで、切りしろの幅は、ダイシング後の工程において半導体チップ１０３の側面部１０４に半導体素子１０３を保護するために十分な厚さの絶縁物１０６を形成することができる程度に半導体素子１０３の間隔が設けられている。また、金属箔１０７と同時に半導体ウェハ１０１をダイシングする際に用いるダイシングブレードの制限により、ダイシング時に半導体ウェハ１０１が少なくとも約２００μｍ切削される。しかしながら、半導体素子１０３を保護するために半導体素子１０３の側面部１０４上に前記絶縁物１０６を形成するために、前記半導体チップ１０３の両側にさらに約５０μｍずつの隙間を形成する必要があるため、切りしろの幅は少なくとも約３００μｍ程度設けられている（図５（ｅ）参照：図５（ｅ）は図５（ｄ）の拡大図）。また、ダイシングによりダイシングテープ１０２に切り込みが入ることがないため（図５（ｅ）参照）、切り込みが原因により半導体素子１０３の配列が乱れることがない。
【０００４】
次に、各半導体素子１０３間に、エポキシ樹脂やＳｉＯ2等からなる絶縁物１０６を充填し硬化させることにより側面部１０４を保護する（図６（ｆ）参照）。半導体素子１０３の導電物１０８との接続面と反対側に設けられた電極部１０５が絶縁物１０６に埋没されず露出した状態となるように絶縁物１０６を充填する。続いて、前記絶縁物１０６及び半導体素子１０３上に、一主面に導電物１０８が形成された別の金属箔１０７を設置する。この場合、金属箔１０７の導電物１０８が形成された面が前記絶縁物１０６及び半導体素子１０３と接するように金属箔１０７を設置し、導電物１０８を介して前記絶縁物１０６及び半導体素子１０３と前記金属箔１０７を接着する（図６（ｇ）参照）。前記金属箔１０７及び導電物１０８は、前記金属箔１０７、導電物１０８と同様の材料を用いる。しかる後に、前記金属箔１０７の表面にめっき１０９を施す（図６（ｈ）参照）。めっき１０９としては、Ｓｎ及びＰｂを含む半田めっきのほか、Ａｕめっき、Ｓｎめっき、Ｓｎ−Ｂｉめっき、若しくはＰｄめっきを用いてもよい。最後に、金属箔１０７で挟まれ硬化された絶縁物１０６でモールドされた半導体チップ１０３を、金属箔１０７及び絶縁物１０６の部分を縦横にフルダイシングした後（図６（ｉ）参照）、ダイシングテープ１０２を剥がし半導体装置を得る（図６（ｊ）参照：図６（ｉ）の拡大図）。従来例の半導体装置は、図６（ｊ）（ｋ）に示されるように、半導体素子１０３の一主面に導電物１０８を介して金属箔１０７から形成された第１金属電極１１０が設置され、前記一主面と反対側面に導電物１０８を介して金属箔１０７から形成された第２金属電極１１１が設置され、前記第１金属電極１１０、第２金属電極１１１の導電物１０８との接続面と反対側面にはめっき１０９が施されている。
【０００５】
【特許文献１】
特開２０００−２５２２３５号公報
【０００６】
【発明が解決しようとする課題】
上記従来の構成では、個別分け後の半導体装置の形状は金属箔１０７の側面部と絶縁部１０６の断面積が同じ為、半導体装置を実装する際のセルフアライメントが難しいという問題点がある。
【０００７】
そこで本発明が解決しようとする課題は、絶縁部の断面積より外部電極部分の断面積が大きい為、半導体装置を回路基板等に実装する際にセルフアライメントにより位置補正でき、使いやすい半導体装置とその製造方法を提供することである。
【０００９】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、デバイス接合部を形成した半導体ウェハの第一主面と第二主面それぞれに素子電極を形成する工程と、第一主面側から第二主面素子電極を残してセミフルカットして半導体ウェハに溝を形成する工程と、第一主面の素子電極を覆わないように溝に絶縁物を充填、硬化させる工程と、絶縁物の中央部をダイシング用ブレードで切断分離し個片に切り分ける工程と、第一主面素子電極と電気的に接続し、かつ絶縁物の第一主面側の端部とその周辺側面を覆うように形成した第一主面外部電極形成工程と、第二主面素子電極と電気的に接続し、かつ絶縁物の第二主面側の端部とその周辺側面を覆うように形成した第二主面外部電極形成工程からなる。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態について、図１〜図４を用いて詳しく説明する。
【００１２】
（実施の形態１）
図１（ａ）は本発明に係る半導体装置を示す斜視図であり、図１（ｂ）は図１（ａ）のＢ−Ｂ’線に沿った断面図である。図１（ａ）、図１（ｂ）において、１は半導体素子、２ａは第一主面、２ｂは第二主面、３ａ、３ｂは半導体素子１の第一主面、第二主面にそれぞれ蒸着やスパッタ、めっき等により形成された素子電極、５ａ、５ｂは金属ペーストにより形成された外部電極、６は半導体素子１の外囲に形成された絶縁物である。
【００１３】
詳細な構成を下記に説明する。半導体素子１は例えばダイオード等である。３ａは半導体素子の第一主面に形成された第一主面素子電極であり、Ａｕ、Ｎｉ、Ｃｕ、Ａｌ蒸着等によって形成される。３ｂは半導体素子の第二主面に形成された第二主面素子電極であり、Ａｕ、Ｎｉ、Ｃｕ、Ａｌ蒸着等によって形成される。第一主面素子電極３ａ、第二主面素子電極３ｂは半導体素子１とのオーミック性や密着性等が考慮された金属によって形成されている。また、第二主面素子電極３ｂはある程度厚さが必要である事から、蒸着後めっきにより形成する。また、第一主面、第二主面それぞれの素子電極蒸着後、導電ペースト等、導電性接着剤を介して金属板を貼り付けてもよい。絶縁物６は例えばエポキシ樹脂等であり、半導体素子１の周りを囲み水分や物理的な衝撃から保護するものである。５ａ、５ｂは第一主面、第二主面それぞれの第一主面外部電極、第二主面外部電極であり、例えばＡｇペーストなど金属ペーストを半導体装置の両端に塗布することにより形成する。この後半田濡れ性を良くするため、Ｓｎ、Ａｕ等のめっきを行う。この外部電極は、絶縁物６を覆うように形成しているため、絶縁物６の部分の断面積よりも外部電極の断面積の方が大きい為、半導体装置を回路基板等に実装する際セルフアライメントにより位置補正ができる。
【００１４】
図２に本発明の実施の形態１における半導体装置の製造方法の工程フローに沿った図であり、図２（ａ）は半導体ウェハ８の上面図、図２（ｂ）は図２（ａ）のＣ−Ｃ’線に沿った断面図、図２（ｃ）は図２（ｂ）のＤ部拡大図、図２（ｄ）、図２（ｅ）、図２（ｆ）、図２（ｇ）は製造工程に沿った断面図を示したものであり、図２（ａ）、（ｂ）において、半導体ウェハ８はシリコンウェハにデバイス接合部が形成されている。なお、他の構成は本発明による半導体装置と同様である。
【００１５】
次に詳細な製造工程の実施例を下記に説明する。
【００１６】
不純物拡散などによりデバイス接合部を形成した半導体ウェハ８に蒸着やスパッタリングなどによりＡｕ、Ｎｉ、Ｃｕ、Ａｌなど半導体素子１とオーミック接触や密着性を考慮した材料からなる第一主面素子電極３ａ、第二主面素子電極３ｂを形成し、第二主面素子電極は、蒸着、スパッタ、めっきを数十μｍ以上形成するか、蒸着、スパッタ等で薄膜を形成後めっきにより第二主面素子電極を形成してもよい。また、蒸着、スパッタ、めっき等で薄膜を形成後、導電ペーストを介して金属を貼り付けてもよい（図２（ｃ）参照）。
【００１７】
次に、半導体ウェハ８を所定の幅を有する切りしろを設け、例えば２００μｍ程度の幅の広いダイシング用ブレードにて縦、横に所望のセミフルカットし、各半導体素子１を形成する（図２（ｄ）参照）。
【００１８】
次に、セミフルカットにより形成された溝７に例えば液状レジンなど樹脂やガラス等からなる絶縁物６を素子電極３ａを覆わないよう印刷マスク等を用いて充填、硬化させる（図２（ｅ）参照）。
【００１９】
次に、溝７に充填された絶縁物６の中央部をダイシング用ブレードで切断分離し個片に切り分ける（図２（ｆ）参照）。
【００２０】
個別に分けられた後、第一主面２ａ、第二主面２ｂのそれぞれの端部を覆い、第一主面外部電極５ａは第一主面素子電極３ａと第二主面外部電極５ｂは第二主面素子電極３ｂとそれぞれ電気的に接合するように形成する。形成方法は、Ａｇペースト等導電ペーストを用いて、塗布により形成し、熱や光により硬化させる。その後、表面の半田濡れ性を良くするため、バレルめっき等で外部電極表面にＳｎ、Ａｕ等を形成してもよい（図２（ｇ）を参照）。
【００２１】
（実施の形態２）
図３（ａ）は本発明に係る半導体装置を示す斜視図であり、図３（ｂ）は図３（ａ）のＢ−Ｂ’線に沿った断面図である。図３（ａ）、図３（ｂ）において、１は半導体素子、２ａは第一主面、２ｂは第二主面、３ａ、３ｂは半導体素子１の第一主面、第二主面にそれぞれ蒸着やスパッタ、めっき等により形成された素子電極、４は金属バンプ、５ａ、５ｂは金属ペーストにより形成された外部電極、６は半導体素子１の外囲に形成された絶縁物である。
【００２２】
詳細な構成を下記に説明する。半導体素子１は例えばダイオード等である。３ａは半導体素子の第一主面に形成された第一主面素子電極であり、Ａｕ、Ｎｉ、Ｃｕ、Ａｌ蒸着等によって形成される。３ｂは半導体素子の第二主面に形成された第二主面素子電極であり、Ａｕ、Ｎｉ、Ｃｕ、Ａｌ蒸着等によって形成される。第一主面素子電極３ａ、第二主面素子電極３ｂは半導体素子１とのオーミック性や密着性等を考慮された金属によって形成されている。また、第二主面素子電極はある程度厚さが必要である事から、蒸着後めっきにより形成する。また、第一主面素子電極、第二主面素子電極それぞれの蒸着後、導電ペースト等、導電性接着剤を介して金属板を貼り付けてもよい。金属バンプ４は例えば銅をめっきすることにより形成される。絶縁物６は例えばエポキシ樹脂等であり、半導体素子１の周りを囲み水分や物理的な衝撃から保護するものである。５ａ、５ｂは第一主面、第二主面それぞれの第一主面外部電極、第二主面外部電極である。例えばＡｇペーストなど金属ペーストを半導体装置の両端に塗布することにより形成する。この後半田濡れ性を良くするため、Ｓｎ、Ａｕ等のめっきを行う。この外部電極は、絶縁物６を覆うように形成しているため、絶縁物６の部分の断面積よりも外部電極の断面積の方が大きい為、半導体装置を回路基板等に実装する際セルフアライメントにより位置補正できる。
【００２３】
図４に本発明の実施の形態２における半導体装置の製造方法の工程フローに沿った図であり、図４（ａ）は半導体ウェハ８の正面図、図４（ｂ）は図４（ａ）のＣ−Ｃ’線に沿った上面図、図４（ｃ）は図４（ｂ）のＤ部拡大図、図４（ｄ）、図４（ｅ）、図４（ｆ）、図４（ｇ）、図４（ｈ）、図４（ｉ）は製造工程に沿った断面図を示したものであり、図４（ａ）、（ｂ）において、半導体ウェハ８はシリコンウェハにデバイス接合部が形成されている。なお、他の構成は本発明による半導体装置と同様である。
【００２４】
次に詳細な製造工程の実施例を下記に説明する。
【００２５】
不純物拡散などによりデバイス接合部を形成した半導体ウェハ８に蒸着やスパッタリングなどによりＡｕ、Ｎｉ、Ｃｕ、Ａｌなど半導体素子１とオーミック接触や密着性を考慮した材料からなる第一主面素子電極３ａ、第二主面素子電極３ｂを形成し、第二主面素子電極３ｂは、蒸着、スパッタ、めっきを数十μｍ以上形成するか、蒸着、スパッタ等で薄膜を形成後めっきにより第二主面素子電極を形成してもよい。また、蒸着、スパッタ、めっき等で薄膜を形成後、導電ペーストを介して金属を貼り付けてもよい（図４（ｃ）参照）。
【００２６】
この半導体ウェハ８の第一主面素子電極にＣｕめっきにより５〜５０μｍの高さの金属バンプ４を形成する（図４（ｄ）参照）。
【００２７】
次に、半導体ウェハ８を所定の幅を有する切りしろを設け、例えば２００μｍ程度の幅の広いダイシング用ブレードにて縦、横に所望のチップサイズにセミフルカットし、各半導体素子１を形成する（図４（ｅ）参照）。
【００２８】
次にセミフルカットにより形成された溝７に例えば液状レジンなどの樹脂やガラス等からなる絶縁物６を溝７部に金属バンプ４を覆うよう充填、硬化させる（図４（ｆ）を参照）。
【００２９】
その後、金属バンプ４の上に形成された絶縁物を取り除くため第一主面２ａの表面を研磨し、金属バンプ４の頭を出す（図４（ｇ）を参照）。ガラスや樹脂等の絶縁物６を溝７に埋める際、あらかじめ金属バンプ４を形成することによって細かいパターンの印刷マスク等を用いる事なく、埋める事が可能になる。このため、絶縁物６を埋める際の印刷マスクの位置合わせが不要になり、作業が容易になる。
【００３０】
次に、溝７に充填された絶縁物６の中央部を３０〜４０μｍ程度の幅の狭いダイシング用ブレードで切断分離し個片に切り分ける（図４（ｈ）を参照）。
【００３１】
個別に分けられた後、第一主面２ａ、第二主面２ｂのそれぞれの端部を覆い、第一主面外部電極５ａは金属バンプ４と第二主面外部電極５ｂは第二主面素子電極３ｂとそれぞれ電気的に接合するように形成する。形成方法は、Ａｇペースト等導電ペーストを用いて、塗布により形成し、熱や光により硬化させる。その後、表面の半田濡れ性を良くするため、バレルめっき等で外部電極表面にＳｎ、Ａｕ等を形成する（図４（ｉ）を参照）。
【００３２】
以上、本発明による半導体装置とその製造方法について説明したが、本発明の思想に逸脱しない限り適宜変更可能である。
【００３３】
【発明の効果】
本発明において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
（１）半導体装置の端部の絶縁物を覆うように外部電極を形成する事で、絶縁部の断面積よりも電極部の断面積が大きくなり、半導体装置を回路基板等に実装する際セルフアライメントにより位置補整できる半導体装置とその作製方法を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施形態１による半導体装置を示すもので、（ａ）は斜視図
（ｂ）は図１（ａ）のＢ−Ｂ’線に沿った断面図
【図２】本発明の実施形態１による半導体装置の製造方法を示すもので、
（ａ）は上面図
（ｂ）〜（ｇ）は図２（ａ）のＣ−Ｃ’線に沿った中間加工物の断面図
【図３】本発明の実施形態２による半導体装置を示すもので、
（ａ）は斜視図
（ｂ）は図３（ａ）のＢ−Ｂ’線に沿った断面図
【図４】本発明の実施形態２による半導体装置の製造方法を示すもので、
（ａ）は上面図
（ｂ）〜（ｉ）は図４（ａ）のＣ−Ｃ’線に沿った中間加工物の断面図
【図５】従来例の半導体装置を示すもので、
（ａ）は上面図
（ｂ）〜（ｅ）は図５（ａ）のＡ−Ａ’線に沿った中間加工物の断面図
【図６】従来例の半導体装置を示すもので、
（ｆ）〜（ｊ）は図５（ａ）のＡ−Ａ’線に沿った中間加工物の断面図
（ｋ）は半導体装置の斜視図
【符号の説明】
１ 半導体素子
２ａ 第一主面
２ｂ 第二主面
３ａ 第一主面素子電極
３ｂ 第二主面素子電極
４ 金属バンプ
５ａ 第一主面外部電極
５ｂ 第二主面外部電極
６ 絶縁物
７ 溝
８ 半導体ウェハ
１０１ 半導体ウェハ
１０２ ダイシングテープ
１０３ 半導体素子
１０４ 側面部
１０５ 電極部
１０６ 絶縁物
１０７ 金属箔
１０８ 導電物
１０９ めっき被膜
１１０ 第一金属電極
１１１ 第二金属電極
Claims (1)
- デバイス接合部を形成した半導体ウェハの第一主面と第二主面それぞれに素子電極を形成する工程と、前記第一主面側から前記第二主面素子電極を残してセミフルカットして前記半導体ウェハに溝を形成する工程と、前記第一主面の素子電極を覆わないように前記溝に絶縁物を充填、硬化させる工程と、前記絶縁物の中央部をダイシング用ブレードで切断分離し個片に切り分ける工程と、前記第一主面素子電極と電気的に接続し、かつ前記絶縁物の第一主面側の端部とその周辺側面を覆うように形成した第一主面外部電極形成工程と、前記第二主面素子電極と電気的に接続し、かつ前記絶縁物の第二主面側の端部とその周辺側面を覆うように形成した第二主面外部電極形成工程からなることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003066483A JP4123018B2 (ja) | 2003-03-12 | 2003-03-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003066483A JP4123018B2 (ja) | 2003-03-12 | 2003-03-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004273997A JP2004273997A (ja) | 2004-09-30 |
| JP4123018B2 true JP4123018B2 (ja) | 2008-07-23 |
Family
ID=33127194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003066483A Expired - Fee Related JP4123018B2 (ja) | 2003-03-12 | 2003-03-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4123018B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007036036A (ja) * | 2005-07-28 | 2007-02-08 | Sumitomo Wiring Syst Ltd | 太陽電池モジュール用端子ボックス |
| JP4503046B2 (ja) | 2007-05-30 | 2010-07-14 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2010056517A (ja) * | 2008-07-28 | 2010-03-11 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP4970388B2 (ja) * | 2008-09-03 | 2012-07-04 | 株式会社東芝 | 半導体装置及び半導体装置の製造方法 |
| EP3944308A1 (en) * | 2020-07-20 | 2022-01-26 | Nexperia B.V. | A semiconductor device and a method of manufacture |
-
2003
- 2003-03-12 JP JP2003066483A patent/JP4123018B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004273997A (ja) | 2004-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6562660B1 (en) | Method of manufacturing the circuit device and circuit device | |
| JP2809115B2 (ja) | 半導体装置とその製造方法 | |
| KR100484696B1 (ko) | 회로 장치 및 그 제조 방법 | |
| US6545364B2 (en) | Circuit device and method of manufacturing the same | |
| US7312521B2 (en) | Semiconductor device with holding member | |
| JP3639514B2 (ja) | 回路装置の製造方法 | |
| JP4093818B2 (ja) | 半導体装置の製造方法 | |
| JP5615936B2 (ja) | パネルベースのリードフレームパッケージング方法及び装置 | |
| JP3796016B2 (ja) | 半導体装置 | |
| US6791199B2 (en) | Heat radiating semiconductor device | |
| US20050212107A1 (en) | Circuit device and manufacturing method thereof | |
| US20050012187A1 (en) | Semiconductor device and its manufacturing method | |
| KR100366173B1 (ko) | Ｍｏｓｆｅｔ를 이용한 보호 회로 장치 및 그 제조 방법 | |
| US7053492B2 (en) | Circuit device and method of manufacturing the same | |
| US20030160339A1 (en) | Electronic component and fabrication method thereof | |
| EP1187205A2 (en) | Chip scale package with thermally and electrically conductive pad and manufacturing method thereof | |
| JP3639515B2 (ja) | Ｍｏｓｆｅｔの実装構造の製造方法 | |
| JP4123018B2 (ja) | 半導体装置の製造方法 | |
| US11869844B2 (en) | Semiconductor device | |
| JP4046568B2 (ja) | 半導体装置、積層型半導体装置およびそれらの製造方法 | |
| US11764130B2 (en) | Semiconductor device | |
| JP3634709B2 (ja) | 半導体モジュール | |
| JP7154818B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3668090B2 (ja) | 実装基板およびそれを用いた回路モジュール | |
| JP2004186643A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050527 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050708 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060731 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080421 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |