JP2010056517A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2010056517A
JP2010056517A JP2009058708A JP2009058708A JP2010056517A JP 2010056517 A JP2010056517 A JP 2010056517A JP 2009058708 A JP2009058708 A JP 2009058708A JP 2009058708 A JP2009058708 A JP 2009058708A JP 2010056517 A JP2010056517 A JP 2010056517A
Authority
JP
Japan
Prior art keywords
semiconductor
electrode
semiconductor device
external electrode
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009058708A
Other languages
English (en)
Inventor
Takao Atagi
孝男 能木
Tomoyuki Kitani
智之 木谷
Hiroshi Tojo
啓 東條
Kentaro Suga
謙太郎 菅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009058708A priority Critical patent/JP2010056517A/ja
Priority to TW099101953A priority patent/TWI438879B/zh
Priority to KR1020100007005A priority patent/KR101124099B1/ko
Priority to US12/694,534 priority patent/US8334173B2/en
Priority to CN2010101080170A priority patent/CN101834148B/zh
Publication of JP2010056517A publication Critical patent/JP2010056517A/ja
Priority to US13/676,696 priority patent/US20130078766A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】全体として小型化されるとともに、材料コスト及び製造コストを低減できる半導体装置及びその製造方法を提供する。
【解決手段】表面及び裏面にそれぞれ電極を有する半導体素子１１と、第１の外部電極１２と、第２の外部電極１３と、絶縁体１７と、を備えた半導体装置を提供する。第１の外部電極は、半導体素子の表面に対して略平行な第１の主面と、第１の主面に対して略垂直な第１の側面と、第１の主面に対して垂直な方向に突出し前記表面の電極と接続された凸部１２ａと、を有する。第２の外部電極は、前記裏面に対して略平行な第２の主面と、第２の主面に対して略垂直な第２の側面と、を有し、前記半導体素子の前記裏面の前記電極と接続される。絶縁体は、半導体素子と凸部とを覆う。第１の側面と第２の側面とがマウント面とされ、半導体素子は、第１の外部電極と第２の外部電極との間に配置される。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関する。
従来、ソースワイヤボンディング用のメタルブロックをＣｕ基板に取り付けて半導体パッケージを製造する方法がある（例えば、特許文献１参照）。
しかしながら、特許文献１に開示される半導体装置の構造は、ボンディングワイヤを必要とするため、半導体装置が全体として大型化するとともに、製造工数が多く、コストが高くなるという問題がある。
また、従来、第１の主面上にワイヤが引き出されたバンプが配置され、前記第１の主面と反対側面で第１導電物を介して第１金属電極と接し、外側面が絶縁物で覆われてなる半導体素子を有し、前記バンプから引き出されたワイヤが第２導電物を介して第２金属電極と接続されてなる半導体装置がある（例えば、特許文献２参照）。
しかしながら、特許文献２に開示される半導体装置は、半導体素子が半導体装置の中央部に配置されず、第１金属電極側に配置されていた。これにより、半導体装置の移載時に半導体素子の受ける衝撃が大きくなるという問題があった。さらに、前記導電物は導電性樹脂若しくは高融点半田等からなり、前記金属電極はＡｌ、Ｃｕ、Ａｕ若しくはこれらを含む合金等からなっているため、半導体装置が全体として大型化するとともにコストが高くなるという問題があった。
特開平５−３４７３２４号公報 特開２０００−２５２２３５号公報
本発明の目的は、全体として小型化されるとともに、材料コスト及び製造コストを低減できる半導体装置及びその製造方法を提供することにある。
本発明の一態様によれば、対向する表面及び裏面にそれぞれ電極を有する半導体素子と、前記半導体素子の前記表面に対して略平行な第１の主面と、前記第１の主面に対して略垂直な第１の側面と、前記第１の主面に対して垂直な方向に突出し前記表面の電極と接続された凸部と、を有する第１の外部電極と、前記半導体素子の前記裏面に対して略平行な第２の主面と、前記第２の主面に対して略垂直な第２の側面と、を有し、前記半導体素子の前記裏面の前記電極と接続された第２の外部電極と、前記半導体素子と、前記第１の外部電極の凸部と、を覆う絶縁体と、を備え、前記第１の外部電極の前記第１の側面と、前記第２の外部電極の前記第２の側面と、がマウント面とされ、前記半導体素子が、前記第１の外部電極と、前記第２の外部電極と、の間に配置されたことを特徴とする半導体装置が提供される。
また、本発明の他の一態様によれば、半導体ウェーハに形成された半導体素子が有する前記半導体ウェーハの表面の電極の上に、導電体からなる凸部を形成する工程と、前記半導体素子の間に設けられた溝を前記半導体ウェーハの表面に形成する工程と、前記凸部の間隙と前記溝とを絶縁体で充填して封止部を形成する工程と、前記半導体ウェーハの裏面側を研磨する工程と、前記凸部の上に導電体からなる第１のリードを形成する工程と、前記半導体素子の前記裏面の側に導電体からなる第２のリードを形成する工程と、前記半導体素子の間において前記封止部を切断して、前記半導体素子を分離する工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。
また、本発明の他の一態様によれば、半導体ウェーハに形成された半導体素子が有する前記半導体ウェーハの表面の電極の上に、導電体からなる凸部を形成する工程と、前記半導体ウェーハの表面側において前記凸部を絶縁体で覆って第１の封止部を形成する工程と、前記半導体ウェーハの裏面側から前記半導体素子の間に前記第１の封止部に至る溝を形成して前記半導体素子を分離する工程と、前記溝に絶縁体を埋め込んで第２の封止部を形成する工程と、前記第１の封止部を研磨して前記凸部を露出させる工程と、前記第１の凸部の上に導電体からなる第１のリードを形成する工程と、前記半導体素子の前記裏面の側に導電体からなる第２のリードを形成する工程と、前記半導体素子の間において前記第１及び第２の封止部を切断して、半導体装置を分離する工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、全体として小型化されるとともに、材料コスト及び製造コストを低減できる半導体装置及びその製造方法を提供することができる。
本発明の第１実施形態に係わる半導体装置の斜視図である。 第１実施形態に係わる半導体装置の製造方法の製造工程図である。 第１実施形態に係わる半導体装置の型を用いる封止工程図である。 第２実施形態に係わる半導体装置の平面図である。 第３実施形態に係わる半導体装置の斜視図である。 第３実施形態に係わる半導体装置の縦断側面図である。 第３実施形態に係わる半導体装置の製造方法の製造工程図である。 第３実施形態に係わる半導体装置の製造方法の図７に続く製造工程図である。 第３実施形態に係わる半導体装置の他の製造方法の製造工程図である。 第３実施形態に係わる半導体装置の他の製造方法の図９に続く製造工程図である。 第４実施形態に係わる半導体装置の斜視図である。 第４実施形態に係わる半導体装置の縦断側面図である。 第４実施形態に係わる半導体装置の製造方法の製造工程図である。 第４実施形態に係わる半導体装置の製造方法の図１３に続く製造工程図である。 第５実施形態に係わる半導体装置の製造方法の製造工程図である。 第５実施形態に係わる半導体装置の製造方法の図１５に続く製造工程図である。 第６実施形態に係わる半導体装置の製造方法の製造工程図である。 第６実施形態に係わる半導体装置の製造方法の図１７に続く製造工程図である。 第７実施形態に係わる半導体装置の模式図である。 第７実施形態に係わる別の半導体装置の平面図である。 第７実施形態に係わる別の半導体装置の側面図である。 第７実施形態に係わる半導体装置の製造方法を例示するフローチャート図である。 第７実施形態に係わる半導体装置の製造方法の製造工程図である。 第７実施形態に係わる半導体装置の製造方法の図２３に続く製造工程図である。 第７実施形態に係わる半導体装置の製造方法の図２４に続く製造工程図である。 第７実施形態の半導体装置の製造方法の変形例を表すフローチャート図である。 第７実施形態の半導体装置の製造方法の変形例を表す工程図である。 第７実施形態に係わる半導体装置の製造方法の変形例の図２７に続く製造工程図である。 第７実施形態に係わる半導体装置の製造方法の変形例の図２８に続く製造工程図である。 第８実施形態に係わる半導体装置の製造方法の製造工程図である。 第８実施形態に係わる半導体装置の製造方法の図３０に続く製造工程図である。 第８実施形態に係わる半導体装置の製造方法の図３１に続く製造工程図である。 本発明の第８実施形態の半導体装置の製造方法の変形例を表すフローチャート図である。 第９実施形態に係わる半導体装置の模式図である。 第９実施形態に係わる半導体装置の製造方法を例示するフローチャート図である。 第９実施形態に係わる半導体装置の製造方法を例示する製造工程図である。 第９実施形態に係わる半導体装置の模式的模式図である。 第９実施形態に係わる半導体装置の変形例の製造方法を例示する製造工程図である。 第９実施形態に係わる半導体装置の別の製造方法を例示するフローチャート図である。 第９実施形態に係わる半導体装置の別の製造方法を例示する製造工程図である。 第９実施形態に係わる半導体装置の別の製造方法を例示するフローチャート図である。 第９実施形態に係わる半導体装置の別の製造方法を例示する製造工程図である。 第９実施形態に係わる半導体装置の別の製造方法を例示する図４２に続く製造工程図である。 第９実施形態に係わる別の半導体装置の模式的模式図である。 本発明の実施形態に係わる半導体装置の実装状態を例示する模式的斜視図である。 本発明の実施形態に係わる半導体装置の実装状態の変形例を例示する模式的斜視図である。 本発明の実施形態に係わる別の半導体装置の実装状態を例示する模式的斜視図である。
以下、本発明の実施形態について、図面を参照して詳細に説明する。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図１は、本発明の半導体装置の第１実施形態の斜視図であって、基板上に実装された状態を示している。
同図において、半導体装置１０は、中央部に配置された半導体素子１１と、この半導体素子１１の表面及び裏面に対向して配置された銅等の金属からなるブロック状の第１の外部電極１２及び第２の外部電極１３と、を備えている。半導体素子１１としては、例えば、正方形チップ状のダイオードが使用され、その表面と裏面に、入出力用の電極１５、１６（図２参照）が設けられている。各外部電極１２、１３は、主面が略正方形状のブロック体であり、半導体素子１１側の主面の中央には、凸部１２ａ、１３ａがそれぞれ形成されている。
これらの凸部１２ａ、１３ａと半導体素子１１とが導電性の接合剤１４を介して機械的に固着されるとともに、半導体素子１１の表面及び裏面に設けられている電極１５、１６に、第１の外部電極１２と第２の外部電極１３が接合剤１４を介して電気的に接続されている。外部電極１２、１３は半導体素子１１より面積が大きく、半導体素子１１が外部電極１２、１３の外周方向に突出しないようになっている。また、凸部１２ａ、１３ａは、半導体素子１１の電極１５、１６からはみださないように、これら電極１５、１６より若干小面積であることが好ましい。接合剤１４としては、例えば、合金ハンダ、または金属フィラー入りのペースト等が好適に用いられる。
半導体素子１１と第１の外部電極１２と第２の外部電極１３との間には、それぞれの凸部１２ａ、１３ａ及び半導体素子１１を覆うように封止部１７が設けられている。封止部１７の封止材料としては、樹脂、ガラス、セラミック等の絶縁材料を用いることができる。各外部電極１２、１３の表面には、メッキが適宜施されており、そのまま実装部材としての基板１８に実装できるようになっている。すなわち、外部電極１２、１３の側面が、半導体装置１０のマウント面とされている。外部電極１２、１３の主面を正方形にすると、外部電極１２、１３の４辺の側面のどの位置でも実装に使用することができ、実装性が良好になる。
また、前記の通り、半導体素子１１は、半導体装置１０の中央部に配置されている。これにより、外部電極１２、１３が半導体装置１０の移載時に受ける衝撃を受けることになり、半導体素子１１が受ける衝撃を少なくすることができる。
図２は、第１実施形態の半導体装置１０の製造工程を示している。
図２（ａ）に示すように、第１の外部電極１２を凸部１２ａを上向きにしてテーブル等に載置し、凸部１２ａの表面に接合剤１４を塗布する。なお、通常は複数の半導体装置を一度に製造するので、外部電極１２を複数個配列させるが、１個のみの例を説明する。
次に、図２（ｂ）に示すように、接合剤１４の上部に半導体素子１１を載置する。
次に、第２の外部電極１３の凸部１３ａの表面に接合剤１４を塗布し、図２（ｃ）に示すように、半導体素子１１の上部に、第２の外部電極１３の凸部１３ａを載置する。次に、接合剤１４を固化して半導体素子１１と外部電極１２、１３とを固着する。接合剤１４を固化する手段としては、例えば、全体を加温する、上部から荷重を加える、あるいは振動を加える等、接合剤１４の種類により最適の手段が選択される。これにより、半導体素子１１の両側面に外部電極１２、１３が機械的に固着されるとともに、半導体素子１１の電極１５、１６に外部電極１２、１３が電気的に接続された半導体装置１０が形成される。
次に、封止部１７（図１参照）を形成する部分の周辺を、原子ビーム、イオンビーム、あるいはプラズマで表面処理するか、または化学洗浄を行った後、図２（ｄ）に示すように、封止部１７を形成する。封止部１７を形成する方法としては、注入ノズルを備えたディスペンサにより、例えば、樹脂、ガラス、セラミック等からなる粘性のある封止材料を半導体素子１１の周囲に注入することにより、気泡を含ませないで表面張力（Ａ部分）により封止を行うことができる。この封止方法は型が不要であるので、設備コストを安くすることができる。これにより、図１に示すような、封止部１７で封止されたパッケージタイプの半導体装置１０が得られる。またこの時、注入された封止材料の表面は、表面張力により図２（ｄ）に表したように凹状に窪むので、図１に表したように基板１８にマウントする際に、封止部１７が基板１８にあたって邪魔になることを防止できる。
図３は、成形型を用いて封止を行う例である。
図３に示すように、型２０に半導体装置１０を入れ、注入口２１より矢印２２のように封止材料を注入する。複数の半導体装置１０を同時作成する場合は、型２０内に半導体装置１０を整列させ、それぞれの注入口２１から封止材料料を注入する。これにより、図１に示すような、封止部１７で封止されたパッケージタイプの半導体装置１０が得られる。この封止方法は、型２０を用いることにより、複数の半導体装置１０を型に入れて封止することにより、短時間で多数の半導体装置を製造することができる。
上記実施形態のように、外部電極１２、１３に凸部１２ａ、１３ａを設けて、この凸部１２ａ、１３ａと半導体素子１１を接合するようにしたことにより、外部電極１２、１３間の空間をある程度広く取り、封止部１７のスペースを確保できる。但し、凸部１２ａ、１３ａを設けない平坦な主面を有する外部電極１２、１３を直接半導体素子１１に接合させる構造も本発明の範囲に包含される。
図４は、第２実施形態における半導体装置の平面図であって、半導体素子１１が３電極を有するトランジスタの場合の例である。
すなわち、図４は、基板１８にマウントした半導体装置を上方から眺めた模式図である。半導体素子１１は、一方の面にドレイン電極２４、他方の面にゲート電極２５及びソース電極２６を備えたトランジスタである。同図に示すように、ドレイン電極２４側には第１の外部電極２７の凸部２７ａが接合剤１４を介して接合され、ゲート電極２５及びソース電極２６側の面には、第２の外部電極２８の凸部２８ａがゲート電極２５と電気的に接続された状態で接合されるとともに、第３の外部電極２９の凸部２９ａがソース電極２６と電気的に接続された状態で接合されている。各外部電極２７、２８、２９の側面すなわちマウント面は同一平面となっており、このマウント面を基板１８に接合することにより実装することができる。なお、図示していないが、第１実施形態と同様、半導体素子１１の周囲は封止することができる。
図５は、第３実施形態における半導体装置の斜視図である。
また、図６は、本実施形態の半導体装置の縦断側面図である。
第３実施形態の半導体装置は、両面に電極４３、４４を有する半導体素子１１と、この半導体素子１１の一方の面側（便宜上「裏面側」と称す）に突出して設けられた封止部４０と、半導体素子１１の他方の面側（便宜上「表面側」と称す）に設けられたキャップ状電極膜からなる第１の外部電極４１と、封止部４０の、半導体素子１１とは反対側の先端面に設けられたキャップ状電極膜からなる第２の外部電極４２と、を備えている。
封止部４０の中央部には、半導体素子１１の裏面側の第２の電極４４に接続された導電部（凸部）５４が設けられている。第２の外部電極４２は、その主面が導電部５４の先端面に接続されるとともに、折曲された側面４２ａは封止部４０の外周に延在している。第１の外部電極４１は、その主面が第１の電極４３に接続されるとともに、折曲された側面４１ａは封止部４０の外周に延在している。外部電極４１、４２の材料としては、例えば銅箔が用いられ、基板１８に実装するため、例えば金メッキが施されている。本実施形態の半導体装置は、外部電極４１、４２の側面４１ａ、４２ａ、すなわち、封止部４０の外周に延在した部分が基板１８に実装されるようになっている。
図７及び図８は、第３実施形態の半導体装置１０の製造工程を表す工程断面図である。 図７（ａ）に表したように、長尺板状のウェーハ５０の下面に全長にわたって第１の電極４３が設けられ、ウェーハ５０の上面には第２の電極４４が個々の半導体素子に対応した位置に設けられる。これら電極４３、４４の材料としては、例えば、金、銀、ニッケル等が用いられる。ウェーハ５０を、固定シート５１上に第１の電極４３を介して貼り付ける。固定シート５１としては、ウェーハ５０を吸着するとともに、紫外線または加熱等により吸着を解除する、例えばダイシングシートが用いられる。
次に、図７（ｂ）に表したように、ウェーハ５０をダイシング・ブレード（図示せず）等により切断して個々の半導体素子１１を形成した後、各半導体素子１１の全体を樹脂等の封止材料で封止し、封止部４０を形成する。
次に、図７（ｃ）に表したように、封止部４０の第２の電極４４に対応する箇所に、レーザ等による孔開け加工を施すことにより、孔５３を形成する。
次に、図７（ｄ）に表したように、孔５３に導電性ペーストなどの導電性材料を注入して導電部５４を形成する。導電部５４の下端は第２の電極４４に接続され、上端面は封止部４０の端面と略同一面となっている。
ここで、図７（ａ）〜図７（ｄ）に至る製造工程は、前記特許文献２に開示されるような、ウェーハ５０をダイシング・ブレード（図示せず）等により切断し、第２の電極４４に導電部５４（例えば、電極にバンプを介してボンディングされたワイヤ）を形成した後、導電部５４を含む各半導体素子１１の全体を樹脂等の封止材料で封止する製造工程とは異なっている。
次に、図８（ａ）に示すように、ダイシング・ブレード５５等により封止部４０を切断し、個々の半導体素子１１ごとに分割する。
次に、図８（ｂ）に表したように、銅箔等により封止部４０の端部に、キャップ状の電極膜からなる第２の外部電極４２を形成する。外部電極４２の表面には、例えば金メッキなどを施してもよい。
次に、図８（ｃ）に表したように、固定シート５１が上になるように反転させることにより、半導体素子１１を上側に位置させ、別の固定シート５２上に第２の外部電極４２を介して貼り付けた後、上側の固定シート５１を離脱させ、半導体素子１１上にキャップ状の電極膜からなる第１の外部電極４１を形成する。このようにして、図５及び図６に表したような半導体装置が完成する。
ここで、図５及び図６に表したような半導体装置は、外部電極４１、４２がキャップ状の電極膜からなることにより、電極板及び電極ブロックを使用することがないため、半導体装置が小型化できるとともに、材料コスト及び製造コストを安くすることができる。
図９及び図１０は、本実施形態の半導体装置１０の他の製造工程を表す工程断面図である。
図９（ａ）〜図９（ｃ）の製造工程は、図７（ａ）〜図（ｃ）の製造工程と同等であるため、この部分の製造工程の説明は省略する。
図７（ｄ）の製造工程においては、孔５３に導電性ペーストなどの導電性材料を注入して導電部５４を形成していたが、これに対して図１０（ａ）の製造工程においては、孔５３には何も注入せずに、ダイシング・ブレード５５等により封止部４０を切断し、個々の半導体素子１１ごとに分割する。
次に、図１０（ｂ）に表したように、金属メッキにより、封止部４０の端部にキャップ状の電極膜からなる第２の外部電極４２を形成すると同時に、孔５３に導電性をもった導電部５４を形成する。
次に、図１０（ｃ）に表したように、固定シート５１が上になるように反転させることにより、半導体素子１１を上側に位置させ、別の固定シート５２上に第２の外部電極４２を介して貼り付けた後、上側の固定シート５１を離脱させ、金属メッキにより、半導体素子１１上にキャップ状の電極膜からなる第１の外部電極４１を形成する。このようにしても、図５及び図６に表したような半導体装置が完成する。
図９、図１０に表した製造工程において製造された半導体素子１１は、第２の外部電極４２と導電部５４とを金属メッキにより同じ製造工程において形成することができるため、製造コストを安くすることができる。
図１１は、第４実施形態における半導体装置の斜視図である。
また、図１２は、本実施形態の半導体装置の縦断側面図である。
第４実施形態の半導体装置は、両面に電極４３、４４を有する半導体素子１１と、この半導体素子１１の一方の面側（便宜上「裏面側」と称す）に設けられたキャップ状電極膜からなる第２の外部電極４２と、半導体素子１１の他方の面側（便宜上「表面側」と称す）に設けられたキャップ状電極膜からなる第１の外部電極４１と、半導体素子１１の表面側と裏面側との両面側に設けられた封止部４０と、を備えている。
封止部４０の中央部には、半導体素子１１の裏面側の第２の電極４４に接続された導電部（凸部）５４と、半導体素子１１の表面側の第１の電極４３に接続された導電部（凸部）５８と、が設けられている。第２の外部電極４２は、その主面が導電部５４の先端面に接続されるとともに、折曲された側面４２ａは封止部４０の外周に延在している。第１の外部電極４１は、その主面が導電部５８の先端面に接続されるとともに、折曲された側面４１ａは封止部４０の外周に延在している。本実施形態の半導体装置は、外部電極４１、４２の側面４１ａ、４２ａ、すなわち、封止部４０の外周に延在した部分が基板１８に実装されるようになっている。
図１３及び図１４は、第４実施形態の半導体装置１０の製造工程を表す工程断面図である。
図１３（ａ）に表したように、ウェーハ５０をダイシング・ブレード（図示せず）等により切断して個々の半導体素子１１を形成した後、各半導体素子１１を封止部４０の上に載置する。この封止部４０は、モールド樹脂成型などで形成された樹脂板等である。
電極４３、４４の材料としては、例えば、金、銀、ニッケル等が用いられる。
次に、図１３（ｂ）に表したように、各半導体素子１１の全体を樹脂等の封止材料で封止し、封止部４０を形成する。
次に、図１３（ｃ）に表したように、封止部４０の第１の電極４３に対応する箇所に、レーザ等による孔開け加工を施すことにより、孔５７を形成する。これと同様にして、封止部４０の第２の電極４４に対応する箇所に、レーザ等による孔開け加工を施すことにより、孔５３を形成する。
次に、図１３（ｄ）に表したように、ダイシング・ブレード５５等により封止部４０を途中まで切断する。次に、図１４（ａ）に表したように、金属メッキにより、孔５３に導電性をもった導電部５４を形成し、さらに封止部４０の端部及び途中まで切断した溝の内壁にキャップ状の電極膜からなる第１の外部電極４１を形成する。また、金属メッキにより、孔５７に導電性をもった導電部５８を形成し、さらに封止部４０の端部及び途中まで切断した溝の内壁にキャップ状の電極膜からなる第２の外部電極４２を形成する。
次に、図１４（ｂ）に表したように、ダイシング・ブレード５５よりも幅の狭い図示していないダイシング・ブレードにより途中まで切断した溝の底部に形成された金属メッキと共に封止部４０を切断し、個々の半導体素子１１ごとに分割する。なお、封止部４０の切断は、ダイシング・ブレードに限らず、レーザ等によって行ってもよい。ここで、分割後の半導体素子１１は、封止部４０の中央部（ダイシング部）の幅が、外部電極４１、４２の幅よりも大きくなっている。従って、このままの状態では、外部電極４１、４２の側面４１ａ、４２ａをマウント面とすることは困難である。
次に、図１４（ｃ）に表したように、外部電極４１、４２の上にさらにバレルメッキ４５、４６を施す。このバレルメッキ４５、４６は、例えばニッケル（Ｎｉ）＋スズ（Ｓｎ）からなるメッキである。こうすることで、バレルメッキ４５、４６を含めた外部電極４１、４２の幅が封止部４０の中央部の幅よりも大きくなるため、外部電極４１、４２の側面４１ａ、４２ａをマウント面として利用することが可能となる。
また、本実施形態の他の製造工程として、図１３（ｄ）においてフルダイシングを行い、個々の半導体素子１１に分割した後、金属メッキにより封止部４０の端部にキャップ状の電極膜からなる外部電極４１、４２を形成すると同時に、孔５３、５７に導電性をもった導電部５４、５８を形成してもよい。
本実施形態の半導体装置１０は、第１の外部電極４１と、第２の外部電極４２と、導電部５４、５８と、を金属メッキにより同じ製造工程において形成することができるため、製造コストを安くすることができる。
図１５及び図１６は、第５実施形態の半導体装置１０の製造工程を表す工程断面図である。
第５実施形態の半導体装置は、両面に電極４３、４４を有する半導体素子１１と、この半導体素子１１の一方の面側（便宜上「裏面側」と称す）に突出して設けられた封止部４０と、半導体素子１１の他方の面側（便宜上「表面側」と称す）に設けられたキャップ状電極膜からなる第１の外部電極４１と、封止部４０の、半導体素子１１とは反対側の先端面に設けられたキャップ状電極膜からなる第２の外部電極４２と、を備えている。
封止部４０の中央部には、半導体素子１１の裏面側の第２の電極４４に導電性ペーストなどの導電性材料６０を介して接続された導電部（凸部）５４が設けられている。第２の外部電極４２は、その主面が導電部５４の先端面に接続されるとともに、折曲された側面４２ａには封止部４０の外周に延在している。第１の外部電極４１は、その主面が第１の電極４３に接続されるとともに、折曲された側面４１ａは封止部４０の外周に延在している。外部電極４１、４２の材料としては、例えば銅箔が用いられ、基板１８に実装するため、例えば金メッキが施されている。本実施形態の半導体装置は、外部電極４１、４２の側面４１ａ、４２ａ、すなわち、封止部４０の外周に延在した部分が基板１８に実装されるようになっている。
図１５（ａ）に表したように、長尺板状のウェーハ５０の下面に全長にわたって第１の電極４３が設けられ、ウェーハ５０の上面には第２の電極４４が個々の半導体素子に対応した位置に設けられる。これら電極４３、４４の材料としては、例えば、金、銀、ニッケル等が用いられる。ウェーハ５０を、固定シート５１上に第１の電極４３を介して貼り付ける。固定シート５１としては、ウェーハ５０を吸着するとともに、紫外線または加熱等により吸着を解除する、例えばダイシングシートが用いられる。
次に、図１５（ｂ）に表したように、導電性材料６０を介して第２の電極４４に導電部５４を接合する。
次に、図１５（ｃ）に表したように、ウェーハ５０をダイシング・ブレード（図示せず）等により切断して、導電性材料６０を介して導電部５４が接続された個々の半導体素子１１を形成する。
ここで、図１５（ａ）〜図１５（ｃ）に至る製造工程は、前記特許文献２に開示されるような、ウェーハ５０をダイシング・ブレード（図示せず）等により切断した後、第２の電極４４に導電部５４（例えば、電極にバンプを介してボンディングされたワイヤ）を形成する製造工程とは異なっている。
次に、図１５（ｄ）に表したように、各半導体素子１１の全体を樹脂等の封止材料で封止し、封止部４０を形成する。導電部５４の下端面は導電性材料６０を介して第２の電極４４に接続され、上端面は封止部４０の端面と略同一面となっている。
次に、図１６（ａ）に表したように、ダイシング・ブレード（図示せず）等により封止部４０を切断し、個々の半導体素子１１ごとに分割する。
次に、図１６（ｂ）に表したように、銅箔等により封止部４０の端部に、キャップ状の電極膜からなる第２の外部電極４２を形成する。外部電極４２の表面には、例えば金メッキなどを施してもよい。
次に、図１６（ｃ）に表したように、固定シート５１が上になるように反転させることにより、半導体素子１１を上側に位置させ、別の固定シート５２上に第２の外部電極４２を介して貼り付けた後、上側の固定シート５１を離脱させ、半導体素子１１上にキャップ状の電極膜からなる第１の外部電極４１を形成する。このようにして、図１５及び図１６に表したような半導体装置が完成する。
ここで、図１５及び図１６に表したような半導体装置は、外部電極４１、４２がキャップ状の電極膜からなることにより、電極板及び電極ブロックを使用することがないため半導体装置が小型化できるとともに、材料コスト及び製造コストを安くすることができる。
図１７〜図１８は、第６実施形態の半導体装置１０の製造工程を表す工程断面図である。
図１８（ｄ）に表したように、第６実施形態の半導体装置は、両面に電極４３、４４を有する半導体素子１１と、この半導体素子１１の両面側に突出して設けられた封止部４０と、半導体素子１１の一方の面側（便宜上「裏面側」と称す）に設けられたキャップ状電極膜からなる第２の外部電極４２と、半導体素子１１の他方の面側（便宜上「表面側」と称す）に設けられたキャップ状電極膜からなる第１の外部電極４１と、を備えている。
図１８（ｄ）に表したように、半導体素子１１は封止部４０の中央部に配置されている。この半導体素子１１の裏面側には第２の電極４４に導電性ペーストなどの導電性材料６０を介して接続された導電部（凸部）５４が設けられ、半導体素子１１の表面側には第１の電極４３に導電性ペーストなどの導電性材料６１を介して接続された導電部（凸部）５８が設けられている。第２の外部電極４２は、その主面が導電部５４の先端面に接続されるとともに、折曲された側面４２ａは封止部４０の外周に延在している。第１の外部電極４１は、その主面が導電部５８の先端面に接続されるとともに、折曲された側面４１ａは封止部４０の外周に延在している。外部電極４１、４２の材料としては、例えば銅箔が用いられ、基板１８に実装するため、例えば金メッキが施されている。本実施形態の半導体装置は、外部電極４１、４２の側面４１ａ、４２ａ、すなわち、封止部４０の外周に延在した部分が基板１８に実装されるようになっている。
本実施形態における図１７（ａ）〜図１８（ｂ）に示される製造工程と、本発明の第５実施形態における図１５（ａ）〜図１６（ｃ）に示される製造工程と、は、ほぼ同様であるため詳細な説明は省略する。
次に、図１８（ｃ）に表したように、固定シート５１が上になるように反転させることにより、半導体素子１１を上側に位置させ、別の固定シート５２上に第２の外部電極４２を介して貼り付けた後、上側の固定シート５１を離脱させ、導電性材料６１を介して第１の電極４３上に導電部５８を接合する。
次に図１８（ｄ）に表したように、各半導体素子１１の表面側に突出するように、樹脂等の封止材料で封止部４０を形成する。導電部５８の下端面は導電性材料６１を介して第１の電極４３に接続され、上端面は封止部４０の端面と略同一面となっている。次に、各半導体素子１１の表面側の封止部４０の端部に、キャップ状の電極膜からなる第１の外部電極４１を銅箔等により形成する。このようにして、図１７及び図１８に表したような半導体装置が完成する。
ここで、図１７及び図１８に表したような半導体装置は、外部電極４１、４２がキャップ状の電極膜からなることにより、電極板及び電極ブロックを使用することがないため、半導体装置が小型化できるとともに、材料コスト及び製造コストを安くすることができる。
以上説明したように、第１、第２実施形態の半導体装置の製造方法では、半導体素子１１の両側面の外部電極１２、１３を接合剤１４を介して接合するだけで半導体装置１０を形成することができるので、製造コストも安くすることができる。また、粘性のある封止材料料を半導体素子の周囲に供給することにより、表面張力で封止がなされ、型を使用することなく低コストで封止作業を行うことができる。
一方、第３、第５実施形態の半導体装置では、外部電極４２との接続を、封止部４０内に設けられた導電部５４により行う構造であるので、ボンディングワイヤが不要となるとともに、外部電極４１、４２も薄い膜状で構成することができるので、より小型化することができ、材料コスト及び製造コストが安くすることができる。
また、第３実施形態の半導体装置の製造方法では、複数に分割された半導体素子１１の上に封止部４０を一括形成し、この封止部４０に導電性ペーストを注入して半導体素子１１の電極４４と接続される導電部５４を形成し、封止部４０の先端に外部電極４２を形成して導電部５４と接続するので、封止部４０、導電部５４、外部電極４１、４２等の形成処理が一括処理で可能となり、製造工程を簡略化してコスト低減を図ることができる。
第３実施形態の半導体装置の他の製造方法は、金属メッキにより、封止部４０の端部にキャップ状の電極膜からなる第２の外部電極４２を形成すると同時に、孔５３に導電性をもった導電部５４を形成する。これにより、外部電極４２が薄い膜状で構成できるので、より小型化することができ、材料コスト及び製造コストを安くすることができる。
また、第５実施形態の半導体装置の製造方法では、導電性材料６０を介して導電部５４を電極４４に接続し、複数に分割された半導体素子１１の上に封止部４０を一括形成し、封止部４０の先端に外部電極４２を形成して導電部５４と接続するので、封止部４０、導電部５４、外部電極４１、４２等の形成処理が一括処理で可能となり、製造工程を簡略化してコスト低減を図ることができる。
さらに、第４、第６実施形態の半導体装置では、外部電極４２との接続を封止部４０内に設けられた導電部５４により行い、外部電極４１との接続を封止部４０に設けられた導電部５８により行う構造であるので、ボンディングワイヤが不要となるとともに、外部電極４１、４２も薄い膜状で構成することができるので、より小型化することができ、材料コスト及び製造コストを安くすることができる。
第４実施形態の半導体装置の製造方法は、金属メッキにより、封止部４０の端部にキャップ状の電極膜からなる第１の外部電極４１を形成すると同時に、孔５７に導電性をもった導電部５８を形成する。また、金属メッキにより、封止部４０の端部にキャップ状の電極膜からなる第２の外部電極４２を形成すると同時に、孔５３に導電性をもった導電部５４を形成する。これにより、外部電極４１、４２が薄い膜状で構成できるので、より小型化することができ、材料コスト及び製造コストを安くすることができる。
また、第６実施形態の半導体装置の製造方法では、導電性材料６０を介して導電部５４を電極４４に接続し、導電性材料６１を介して導電部５８を電極４３に接続して、複数に分割された半導体素子１１の上に封止部４０を一括形成し、封止部４０の先端に外部電極４１、４２を形成して導電部５４、５８と接続するので、封止部４０、導電部５４、５８、外部電極４１、４２等の形成処理が一括処理で可能となり、製造工程を簡略化してコスト低減を図ることができる。
図１９は、第７実施形態の半導体装置の模式図である。
同図（ａ）は、平面図であり、同図（ｂ）は、同図（ａ）のＡ−Ａ線断面図である。
第７実施形態の半導体装置は、半導体素子１１と、その両側に設けられた第１の外部電極８２、第２の外部電極８３と、半導体素子１１を封止する封止部７０と、を有する。半導体素子１１は、例えば、ダイオードであり、その厚みＴが例えば１００〜２００マイクロメートルで一辺が２００マイクロメートル程度の直方体である。第１の外部電極８２は、半導体素子１１に接続された小さい凸部８２Ａと、外側に延出した大きなリード８２Ｂと、を有する。同様に、第２の外部電極８３も、半導体素子１１に接続された小さい凸部８３Ａと、外側に延出したリード８３Ｂと、を有する。半導体素子１１と、凸部８２Ａ、８３Ａは、封止部７０に埋め込まれている。これら外部電極８２、８３は、例えば、銅により形成される。リード８２Ｂ、８３Ｂの表面には、例えばニッケルや錫などのメッキ層８２Ｃ、８３Ｃがそれぞれ形成されている。
封止部７０は、例えば樹脂などからなり、第１の封止部７０Ａと第２の封止部７０Ｂとを有する。第１及び第２の封止部７０Ａ、７０Ｂは、同一の材料からなるものでもよく、異なる材料からなるものでもよいが、隙間無く接合されている。
この半導体装置は、図５や図１１に表したように、基板１８などに実装することができる。
半導体装置の全長Ｌは、例えば６００マイクロメートル程度とすることができる。また、封止部７０の外径Ｄ１は、例えば３００マイクロメートル弱とし、外部電極８２、８３（メッキ層８２Ｃ、８３Ｃ）の外径Ｄ２は、例えば３００マイクロメートル強とすることができる。外径Ｄ１よりも外径Ｄ２を大きくすることにより、図５や図１１に表したように基板１８の上に実装する際に、基板１８の外部電極との接触を簡単に得ることができる。
図２０は、第７実施形態の別の半導体装置の平面図である。
図２１は、第７実施形態の別の半導体装置の側面図である。
また、図２０に表したように、封止部７０の外径Ｄ１を、外部電極８２、８３（メッキ層８２Ｃ、８３Ｃ）の外径Ｄ２よりも大きくすることもできる。このようにすると、実装基板に実装する際に、半導体装置をバキュームコレットでピックアップすることが容易となる。
また、メッキ層８２Ｃ、８３Ｃが後退していても、図２１に表したように、基板１８の電極パッド１０２にマウントできる。すなわち、メッキ層８２Ｃ、８３Ｃと電極パッド１０２との間にハンダ１０４が介在することにより、半導体装置を確実にマウントできる。メッキ層８２Ｃ、８３Ｃと電極パッド１０２の間に介在するハンダ１０４の厚みは、例えば１２０マイクロメートル程度である。
このように、本実施形態に係わる半導体装置は、対向する表面及び裏面にそれぞれ電極を有する半導体素子と、前記半導体素子の前記表面に対して略平行な第１の主面と、前記第１の主面に対して略垂直な第１の側面と、を有し、前記半導体素子の前記表面の前記電極と接続された第１の外部電極と、前記半導体素子の前記裏面に対して略平行な第２の主面と、前記第２の主面に対して略垂直な第２の側面と、前記第２の主面に対して垂直な方向に突出し前記裏面の電極と接続された凸部と、を有する第２の外部電極と、前記半導体素子と、前記第２の外部電極の凸部と、を覆う絶縁体と、を備え、前記第１の外部電極の前記第１の側面と、前記第２の外部電極の前記第２の側面と、がマウント面とされ、前記半導体素子が、前記第１の外部電極と、前記第２の外部電極と、の間に配置されている。
そして、本実施形態に係わる半導体装置においては、前記第１の外部電極は、前記第１の主面に対して垂直な方向に突出し前記半導体素子の前記表面の電極と接続された凸部を有し、前記第１の外部電極の前記凸部は、前記絶縁体に覆われることができる。
また、前記絶縁体の側面は、前記第１の側面と前記第２の側面よりも後退していることができる。
さらに、前記第１の外部電極の前記第１の主面と前記第１の側面の部分は、金属メッキ膜とし、前記第２の外部電極の前記第２の主面と前記第２の側面の部分は、金属メッキ膜とすることができる。
また、前記絶縁体は、前記第１及び第２の外部電極の凸部のいずれか一方と前記半導体素子とを覆う第１の絶縁部と、前記第１及び第２の外部電極の凸部のいずれか他方を覆う第２の絶縁部と、を有することができる。
そして、前記第１の外部電極は、少なくとも前記第１の側面に形成されたメッキ層を有し、前記第２の外部電極は、少なくとも前記第２の側面に形成されたメッキ層を有することができる。
そして、前記第１の外部電極と前記第２の外部電極は、メッキ金属とすることができる。
本実施形態の半導体装置は、非常にコンパクトであり、高密度の実装が可能である。また、後に詳述するように、１枚の半導体ウェーハから多数の半導体装置を形成することができるので、コストを下げることができる。
図２２は、本発明の第７の実施形態の半導体装置の製造方法を例示するフローチャート図である。
図２３〜図２５は、第７実施形態の半導体装置の製造方法を表す工程図である。
以下、図２２及び図２３〜図２５を参照しながら、第７実施形態の半導体装置の製造方法について説明する。
まず、図２３（ａ）に表したように、電極４４が形成された半導体ウェーハ５０を準備する。半導体ウェーハ５０の厚みは、例えば、６００マイクロメートルである。
次に、図２３（ｂ）に表したように、電極４４の上に凸部８２Ａを形成する。具体的には、電極４４の上にメッキのシード層として、例えばチタン層と銅層とをスパッタリングにより形成する。そして、半導体ウェーハ５０の上にドライレジストを貼り付け、マスクを介して露光・現像して電極４４の上のドライレジスト層に開口を形成する。そして、銅などをメッキして凸部８２Ａを形成する。その後、ドライレジストを剥離する。凸部８２Ａの厚みは、例えば１００マイクロメートル程度とすることができる。
次に、図２３（ｃ）に表したように、半導体ウェーハ５０の表面側に溝８５を形成する。例えば、ダイシング・ブレードにより幅１５０マイクロメートル程度の溝を半導体ウェーハ５０の表面に縦横に形成することができる。
次に、図２４（ａ）に表したように、溝８５と凸部８２Ａの間隙を樹脂により埋め込んで第１の封止部７０Ａを形成する。この際には、半導体ウェーハ５０の表面に樹脂を塗布し、表面を研磨して凸部８２Ａを露出させてもよい。
次に、図２４（ｂ）に表したように、半導体ウェーハ５０の裏面側を研磨し、薄くする。これにより、半導体ウェーハ５０に形成された半導体素子１１は分離される。
次に、図２４（ｃ）に表したように、半導体素子１１の裏面側に凸部８３Ａを形成する。そのプロセスは、図２３（ｂ）に関して前述した凸部８２Ａを形成する工程と同様とすることができる。
次に、図２４（ｄ）に表したように、凸部８３Ａの間隙に樹脂を埋め込んで第２の封止部７０Ｂを形成する。このプロセスも、図２４（ａ）に関して前述した第１の封止部７０Ａを形成する工程と同様とすることができる。
次に、図２５（ａ）に表したように、リード８３Ｂを形成する。リード８３Ｂは、例えば銅のメッキにより形成することができ、そのプロセスは、凸部８２Ａ、８３Ａを形成するプロセスと同様とすることができる。リード８３Ｂの厚みは、例えば１００マイクロメートル程度とすることができる。
次に、図２５（ｂ）に表したように、リード８２Ｂを形成する。リード８２Ｂも、例えば銅のメッキにより形成することができ、そのプロセスは、凸部８２Ａ、８３Ａを形成するプロセスと同様とすることができる。リード８２Ｂの厚みは、例えば１００マイクロメートル程度とすることができる。
次に、図２５（ｃ）に表したように、ワークをダイシングシート８７に貼り付けて、ブレード・ダイサより分離する。ダイシング溝の幅は、例えば、５０マイクロメートル程度とすることができる。
次に、図２５（ｄ）に表したように、ダイシングシート８７から剥離してリード８２Ｂ、８３Ｂの表面に、例えば、ニッケル層とスズ層をこの順にメッキしてメッキ層８２Ｃ、８３Ｃを形成する。メッキ層８２Ｃ、８３Ｃの厚みは、例えば、５〜１０マイクロメートル程度とすることができる。
図２０に関して前述したように、封止部７０の外径をメッキ層８２Ｃ、８３Ｃの外径より小さくしてもよく、大きくしてもよい。
このように、本実施形態に係わる半導体装置の製造方法は、半導体ウェーハに形成された半導体素子が有する前記半導体ウェーハの表面の電極の上に、導電体からなる第１の凸部を形成する工程（ステップＳ１１０）と、前記半導体素子の間に設けられた第１の溝を前記半導体ウェーハの表面に形成する工程（ステップＳ１２０）と、前記第１の凸部の間隙と前記第１の溝とを絶縁体で充填して第１の封止部を形成する工程（ステップＳ１３０）と、前記半導体ウェーハの裏面側を研磨する工程（ステップＳ１４０）と、前記半導体ウェーハの裏面に、前記半導体素子に接続された導電体からなる第２の凸部を形成する工程（ステップＳ１５０）と、前記第２の凸部の間隙を絶縁体で充填して第２の封止部を形成する工程（ステップＳ１６０）と、前記第１の凸部の上に導電体からなる第１のリードを形成する工程（ステップＳ１７０）と、前記第２の凸部の上に導電体からなる第２のリードを形成する工程（ステップＳ１８０）と、前記半導体素子の間において前記第１の封止部と前記第２の封止部とを切断して、前記半導体素子を分離する工程（ステップＳ１９０）と、を備える。
なお、上記のステップＳ１１０〜ステップＳ１９０は、技術的に可能な限り、入れ替えが可能であり、また、同時に実施することができる。
そして、本実施形態に係わる半導体装置の製造方法において、前記半導体ウェーハの裏面側を研磨する工程は、前記第１の封止部を前記半導体ウェーハの裏面側に露出させる工程を含むことができる。
そして、前記第１の凸部と前記第２の凸部の少なくともいずれかをメッキにより形成することができる。
また、前記第１のリードと前記第２のリードの少なくともいずれかをメッキにより形成することができる。
さらに、本実施形態に係わる半導体装置の製造方法は、前記第１のリードと前記第２のリードの表面に金属をメッキする工程をさらに備えることができる。
以上説明したように、本実施形態によれば、半導体ウェーハ５０に対して一連のプロセスを実施することにより、コンパクトな半導体装置を大量に製造することができる。
図２６は、本発明の第７の実施形態の半導体装置の製造方法の変形例を表すフローチャート図である。
図２７〜図２９は、第７実施形態の半導体装置の製造方法の変形例を表す工程図である。
以下、図２６及び図２７〜図２９を参照しながら、第７実施形態の半導体装置の製造方法の変形例について説明する。
まず、図２７（ａ）に表したように、電極４４が形成された半導体ウェーハ５０を準備する。ここで、半導体ウェーハ５０の厚みは、例えば、２００マイクロメートル程度に薄くする。
次に、図２７（ｂ）に表したように、電極４４の上に凸部８２Ａを形成する。その方法は、図２３（ｂ）に関して前述したものと同様にすることができる。
次に、図２７（ｃ）に表したように凸部８２Ａを樹脂により埋め込んで第１の封止部７０Ａを形成する。この際には、凸部８２Ａが埋没するように、樹脂を厚く形成する。
次に、図２７（ｄ）に表したように、半導体ウェーハ５０の裏面側に凸部８３Ａを形成する。そのプロセスも、図２３（ｂ）に関して前述した凸部８２Ａを形成する工程と同様とすることができる。
次に、図２８（ａ）に表したように、半導体ウェーハ５０の裏面側からブレード・ダイサにより切断して、半導体素子１１を分離する。分離溝は、半導体ウェーハ５０の裏面に縦横に設けることができる。
次に、図２８（ｂ）に表したように、半導体素子１１と凸部８３Ａを樹脂により埋め込んで第２の封止部７０Ｂを形成する。この際にも、凸部８３Ａが埋没するように樹脂を厚く形成する。
次に、図２８（ｃ）に表したように、第１の封止部７０Ａと、第２の封止部７０Ｂの表面をそれぞれ研磨して、凸部８２Ａ、８３Ａを露出させる。
次に、図２８（ｄ）に表したように、凸部８２Ａの上にリード８２Ｂを形成する。リード８２Ｂも、例えば銅のメッキにより形成することができ、そのプロセスは、凸部８２Ａ、８３Ａを形成するプロセスと同様とすることができる。
次に、図２９（ａ）に表したように、リード８３Ｂを形成する。リード８３Ｂも、例えば銅のメッキにより形成することができ、そのプロセスは、凸部８２Ａ、８３Ａを形成するプロセスと同様とすることができる。
次に、図２９（ｂ）に表したように、リード８２Ｂ、８３Ｂの表面に、例えば、ニッケル層とスズ層をこの順にメッキしてメッキ層８２Ｃ、８３Ｃを形成する。メッキ層８２Ｃ、８３Ｃの厚みは、例えば、５〜１０マイクロメートル程度とすることができる。
次に、図２９（ｃ）に表したように、ブレード・ダイサより分離する。
図２０に関して前述したように、封止部７０の外径は、メッキ層８２Ｃ、８３Ｃの外径より大きくしてもよく、小さくしてもよい。
このように、本実施形態に係わる別の半導体装置の製造方法は、半導体ウェーハに形成された半導体素子が有する前記半導体ウェーハの表面の電極の上に、導電体からなる第１の凸部を形成する工程（ステップＳ２１０）と、前記半導体ウェーハの表面側において前記第１の凸部を絶縁体で覆って第１の封止部を形成する工程（ステップＳ２２０）と、前記半導体ウェーハの裏面に、前記半導体素子に接続された導電体からなる第２の凸部を形成する工程（ステップＳ２３０）と、前記半導体ウェーハの裏面側から前記半導体素子の間に前記第１の封止部に至る第１の溝を形成して前記半導体素子を分離する工程（ステップＳ２４０）と、前記第１の溝を絶縁体で埋め込み前記２の凸部を絶縁体で覆って第２の封止部を形成する工程（ステップＳ２５０）と、前記第１の封止部を研磨して前記第１の凸部を露出させる工程（ステップＳ２６０）と、前記第２の封止部を研磨して前記第２の凸部を露出させる工程（ステップＳ２７０）と、前記第１の凸部の上に導電体からなる第１のリードを形成する工程（ステップＳ２８０）と、前記第２の凸部の上に導電体からなる第２のリードを形成する工程（ステップＳ２９０）と、前記半導体素子の間において前記第１の封止部と前記第２の封止部とを切断して、半導体装置を分離する工程（ステップＳ２９５）と、を備える。
なお、上記のステップＳ２１０〜ステップＳ２９５は、技術的に可能な限り、入れ替えが可能であり、また、同時に実施することができる。
そして、本実施形態に係わる別の半導体装置の製造方法において、前記第２の凸部を形成する工程の前に、前記半導体ウェーハの裏面側を研磨する工程をさらに備えることができる。
また、前記第１の凸部と前記第２の凸部の少なくともいずれかをメッキにより形成することができる。
さらに、前記第１のリードと前記第２のリードの少なくともいずれかをメッキにより形成することができる。
以上説明したように、本変型例においても、半導体ウェーハ５０に対して一連のプロセスを実施することにより、コンパクトな半導体装置を大量に製造することができる。
図３０〜図３２は、第８実施形態の半導体装置の製造方法を表す工程図である。
まず、図３０（ａ）に表したように、電極４４が形成された半導体ウェーハ５０を準備する。ここで、半導体ウェーハ５０の厚みは、例えば、２００マイクロメートル程度に薄くする。
次に、図３０（ｂ）に表したように、半導体ウェーハ５０の裏面側に樹脂層からなる第２の封止部７０Ｂを形成する。この形成には、液状樹脂を用いた成型や、トランスファー成型、圧縮成型などの成型を用いることができる。
次に、図３０（ｃ）に表したように、半導体ウェーハ５０を切断して、半導体素子１１を分離する。この際に、ブレード・ダイサによる分離溝８５は、半導体ウェーハ５０の表面側から縦横に形成することができる。
次に、図３０（ｄ）に表したように、半導体素子１１を樹脂により埋め込んで封止部７０Ａを形成する。この際にも、液状樹脂を用いた成型や、トランスファー成型、圧縮形成などの成型を用いることができる。
次に、図３１（ａ）に表したように、封止部７０Ａ、７０Ｂの表面をそれぞれ研磨して薄くする。
次に、図３１（ｂ）に表したように、封止部７０Ａ、７０Ｂのそれぞれの表面からレーザなどによる孔開け加工を施すことにより、電極４３、４４に至る孔９０を形成する。
次に、図３１（ｃ）に表したように、電極４３、４４の表面をクリーニングし、銅などのシード層９１を無電解メッキにより形成する。
次に、図３１（ｄ）に表したように、孔９０の周囲の封止部７０Ａ、７０Ｂの表面にレジスト９２を形成する。
次に、図３２（ａ）に表したように、銅などを電解メッキして、外部電極８２、８３を形成する。
次に、図３２（ｂ）に表したように、レジスト９２を剥離し、ダイシングシート９４にワークを貼り付けてブレード・ダイサにより切断して、半導体装置に分離する。
その後、図３２（ｃ）に表したように、半導体装置をダイシングシート９４から剥がして、外部電極８２、８３の表面にメッキ層８２Ｃ、８３Ｃを形成する。
図２０に関して前述したように、封止部７０の外径は、メッキ層８２Ｃ、８３Ｃの外径より大きくしてもよく、小さくしてもよい。
以上説明したように、本実施形態においても、半導体ウェーハ５０に対して一連のプロセスを実施することにより、コンパクトな半導体装置を大量に製造することができる。
図３３は、本発明の第８実施形態の半導体装置の製造方法の変形例を表すフローチャート図である。
すなわち、同図は、図３０〜図３２に関して説明した半導体装置の製造方法のフローチャート図である。
図３３に表したように、本実施形態に係わる変形例の半導体装置の製造方法は、半導体ウェーハに形成された半導体素子が有する前記半導体ウェーハの裏面側に第２の封止部を形成する工程（ステップＳ３１０）と、前記半導体素子の間において前記半導体ウェーハを切断し、前記第２の封止部の途中に到る溝を形成する工程（ステップＳ３２０）と、前記半導体ウェーハの表面側に第１の封止部を形成する工程（ステップＳ３３０）と、前記第２の封止部に前記半導体素子の前記裏面側の電極に達する開口を形成する工程（ステップＳ３４０）と、前記第１の封止部に前記半導体素子の前記表面側の電極に達する開口を形成する工程（ステップＳ３５０）と、前記第２の封止部の前記開口に導電性材料を埋め込んで第２の凸部を形成する工程と（ステップＳ３６１）と、前記裏面側の前記電極と電気的に接続される第２のリードを形成する工程（ステップＳ３６２）と、前記第１の封止部の前記開口に導電性材料を埋め込んで第１の凸部を形成する工程と（ステップＳ３７１）と、前記表面側の前記電極と電気的に接続される第１のリードを形成する工程（ステップＳ３７２）と、前記第１の封止部と前記第２の封止部の少なくともいずれかを切断して、前記半導体素子を分断する工程（ステップＳ３８０）と、を備える。
上記のステップＳ３１０、ステップＳ３２０及びステップＳ３３０においては、例えば、図３０（ｂ）、（ｃ）及び（ｄ）に関して説明した処理をそれぞれ実施する。そして、ステップＳ３４０及びステップＳ３５０においては、図３１（ａ）及び（ｂ）に関して説明した処理を実施する。ステップＳ３６１、ステップＳ３６２、ステップＳ３７１及びステップ３７２においては、例えば図３１（ｃ）、図３１（ｄ）及び図３２（ａ）に関して説明した処理を行う。ステップＳ３８０においては、例えば、図３２（ｂ）に関して説明した処理を行う。
このような本実施形態に係わる変形例の製造方法においても、コンパクトな半導体装置を大量に製造することができる。
図１９〜図３３に関して説明した半導体装置においては、第１の外部電極８２及び第２の外部電極８３の両方が凸部を有していたが、第１の外部電極８２及び第２の外部電極８３のいずれか一方が凸部を有していても良い。
なお、本実施形態に係わる半導体装置において、半導体素子の表面と裏面とは相対的なものであり互いに入れ替えても良く、従って第１の外部電極及び第２の外部電極も互いに入れ替えることができる。以下では、第１の外部電極８２が凸部を有し、第２の外部電極８３が凸部を有さない場合として説明する。
図３４は、第９実施形態に係わる別の半導体装置の模式図である。
同図（ａ）は、平面図であり、同図（ｂ）は、同図（ａ）のＡ−Ａ線断面図である。 図３４（ａ）及び（ｂ）に表したように、第９実施形態に係わる半導体装置においては、第１の外部電極８２は、半導体素子１１に接続された小さい凸部８２Ａと、外側に延出した大きなリード８２Ｂと、を有する。一方、第２の外部電極８３には、図１９（ｂ）に例示した凸部が設けられていない。
すなわち、本具体例の半導体装置は、対向する表面及び裏面にそれぞれ電極（図示しない）を有する半導体素子１１と、第１の外部電極８２と、第２の外部電極８３と、絶縁体（封止部７０）と、を備えている。第１の外部電極８２は、半導体素子１１の前記表面に対して略平行な第１の主面と、前記第１の主面に対して略垂直な第１の側面と、前記第１の主面に対して垂直な方向に突出し前記表面の電極と接続された凸部８２Ａと、を有する。本具体例では、第１の外部電極８２は、凸部８２Ａ及びリード８２Ｂを含む。
第２の外部電極８３は、半導体素子１１の前記裏面に対して略平行な第２の主面と、前記第２の主面に対して略垂直な第２の側面と、を有し、半導体素子１１の前記裏面の前記電極と接続されている。第２の外部電極８３は、リード８３Ｂを含む。
絶縁体（封止部７０、本具体例では第１の封止部７０Ａ）は、半導体素子１１と、第１の外部電極８２の凸部８２Ａと、を覆う。
そして、第１の外部電極８２の前記第１の側面と、第２の外部電極８３の前記第２の側面と、がマウント面とされ、半導体素子１１が、第１の外部電極８２と、第２の外部電極８３と、の間に配置されている。
これにより、凸部を第１の外部電極８２と第２の外部電極８３の両方に設ける場合に比べて、製造工程を省略でき、また、部品（凸部）を削減でき、低コスト化が可能となる。
なお、本具体例では、第１の外部電極８２はメッキ層８２Ｃを含んでも良く、第２の外部電極８３はメッキ層８３Ｃを含んでも良い。また、これらのメッキ層は、場合によっては省略してもよい。
また、凸部８２Ａ、リード８２Ｂ、メッキ層８２Ｃ、リード８３Ｂ及びメッキ層８３Ｃの大きさや厚さ、用いられる材料に関しては、図１９〜図２５に関して説明したものを適用することができる。
このような構成を有する半導体装置の製造方法の例について説明する。
図３５は、第９実施形態に係わる半導体装置の製造方法を例示するフローチャート図である。
図３５に例示したように、この半導体装置の製造方法は、半導体ウェーハに形成された半導体素子が有する前記半導体ウェーハの表面の電極の上に、導電体からなる凸部を形成する工程（ステップＳ１１０）と、前記半導体素子の間に設けられた溝を前記半導体ウェーハの表面に形成する工程（ステップＳ１２０）と、前記凸部の間隙と前記溝とを絶縁体で充填して封止部を形成する工程（ステップＳ１３０）と、前記半導体ウェーハの裏面側を研磨する工程（ステップＳ１４０）と、前記凸部の上に導電体からなる第１のリードを形成する工程（ステップＳ１７０）と、前記半導体素子の前記裏面の側に導電体からなる第２のリードを形成する工程（ステップＳ１８０）と、前記半導体素子の間において前記封止部を切断して、前記半導体素子を分離する工程（ステップＳ１９０)と、を備える。
すなわち、この製造方法では、図２２に例示したフローチャート図において、第２の凸部の形成と第２の封止部の形成に関するステップＳ１５０とステップＳ１６０とが省略される。
具体的には、以下の方法を採用できる。
図３６は、第９実施形態に係わる半導体装置の製造方法を例示する工程図である。
まず、半導体ウェーハ５０の電極４４の上に第１の外部電極８２の一部となる凸部８２Ａを形成する。凸部の厚みは、例えば１００マイクロメートルである。これに関しては、図２３（ａ）及び（ｂ）に関して説明したのと同様なので図示は省略する。
そして、図３６（ａ）に表したように、半導体ウェーハ５０の表面側に溝８５を形成する。このとき、図２３（ｃ）において形成した溝よりも深い溝を形成する。すなわち、本具体例においては、一方の外部電極のみに凸部が設けられるので、省略される一方の凸部の厚み分（例えば１００マイクロメートル）だけ、溝８５の深さを深くする。この場合も、例えば、ダイシング・ブレードにより溝８５を半導体ウェーハ５０の表面に縦横に形成することができる。
次に、図３６（ｂ）に表したように、溝８５と凸部８２Ａの間隙を樹脂により埋め込んで、絶縁体となる封止部７０Ａ（封止部７０）を形成する。この際には、半導体ウェーハ５０の表面に樹脂を塗布し、表面を研磨して凸部８２Ａを露出させてもよい。
次に、図３６（ｃ）に表したように、半導体ウェーハ５０の裏面側を研磨し、薄くする。これにより、半導体ウェーハ５０に形成された半導体素子１１は分離される。なお、この時の半導体素子１１の厚さは、溝８５の深さ分だけ、図２４（ｂ）に例示した半導体素子１１の厚さよりも厚くなる。
次に、図３６（ｄ）に表したように、第１の外部電極８２の一部となるリード８２Ｂを形成する。リード８２Ｂは、例えば銅のメッキにより形成することができ、そのプロセスは、凸部８２Ａを形成するプロセスと同様とすることができる。リード８２Ｂの厚みは、例えば１００マイクロメートル程度とすることができる。
次に、図３６（ｅ）に表したように、第２の外部電極８３となるリード８３Ｂを形成する。リード８３Ｂは、例えば銅のメッキにより形成することができ、そのプロセスは、凸部８２Ａを形成するプロセスと同様とすることができる。リード８３Ｂの厚みは、例えば１００マイクロメートル程度とすることができる。
次に、図３６（ｆ）に表したように、ワークをダイシングシート８７に貼り付けて、ブレード・ダイサより分離する。
次に、図３６（ｇ）に表したように、ダイシングシート８７から剥離してリード８２Ｂ、８３Ｂの表面に、例えば、ニッケル層とスズ層をこの順にメッキしてメッキ層８２Ｃ、８３Ｃを形成する。
なお、この場合も、封止部７０の外径をメッキ層８２Ｃ、８３Ｃの外径より小さくしてもよく、大きくしてもよい。
図３７は、第９実施形態に係わる別の半導体装置の模式的模式図である。
すなわち、同図は、図３４（ｂ）に相当する模式的断面図である。
図３７に表したように、本具体例の半導体装置においても、凸部（凸部８２Ａ）が、一方の外部電極（第１の外部電極８２）に設けられている。そして、本具体例においては、絶縁体（封止部７０）の側面と、第１の外部電極８２の側面と、第２の外部電極８３の側面と、が実質的に同一平面上にある。
このような構成の半導体装置は、以下のような方法によって製造することができる。
図３８は、第９実施形態に係わる別の半導体装置の変形例の製造方法を例示する製造工程図である。
本製造方法においても、半導体ウェーハ５０の電極４４の上に第１の外部電極８２の一部となる凸部８２Ａを形成し、半導体ウェーハ５０の表面側に溝８５を形成し、溝８５と凸部８２Ａの間隙を樹脂により埋め込んで、封止部７０Ａを形成する。この工程は、図３６（ａ）〜（ｃ）に例示したのと同様なので図示を省略する。なお、図３６（ｃ）に例示したように、封止部７０Ａから凸部８２Ａと半導体素子１１の裏面の電極（図示しない）が露出している。
そして、図３８（ａ）に表したように、凸部８２Ａの露出面と封止部７０Ａの表面とに、第１の外部電極８２の一部となる導電シート８６（導電性薄膜）を貼付する。そして、半導体素子１１の裏面の電極（図示しない）と封止部７０Ａの裏面とに、第２の外部電極８３となる導電シート８８を貼付する。
この導電シート８６及び８８には、任意の材料と厚さを適用でき、例えば厚さが１００マイクロメートルのＣｕ等の薄膜を用いることができる。なお、導電シート８６及び８８を凸部８２Ａ、封止部７０Ａ及び半導体素子１１の裏面の電極に貼り付ける際には、導電性の接着層を用いることができる。
そして、図３８（ｂ）に表したように、ワークをダイシングシート８７に貼り付けて、ブレード・ダイサより分離する。この時、封止部７０Ａと供に、導電シート８６及び導電シート８８を一括して切断する。ダイシング溝の幅は、例えば、６０マイクロメートル程度とすることができる。これにより、導電シート８６及び導電シート８８がそれぞれ分断され、それぞれ、リード８２Ｂ及びリード８３Ｂとなる。
次に、図３８（ｃ）に表したように、ダイシングシート８７から剥離してリード８２Ｂ、８３Ｂの表面に、例えば、ニッケル層とスズ層をこの順にメッキしてメッキ層８２Ｃ、８３Ｃを形成する。
これにより、図３７に例示した半導体装置が製造できる。この製造方法においては、リード８２Ｂ及びリード８３Ｂがメッキ法ではなく、導電シートの貼付により行われることで、工程が簡単になり、さらに低コスト化が可能になる。
この製造方法においては、図３５に例示したフローチャート図において、第１のリードを形成する工程（ステップＳ１７０）は、凸部８２Ａに導電シート８６を貼付する工程である。なお、この時、導電シート８６は封止部７０Ａの表面にも貼付される。
そして、第２のリードを形成する工程（ステップＳ１８０）は、半導体素子１１の裏面の側（例えば半導体素子１１の裏面の電極と封止部７０Ａの裏面）に、導電シート８８を貼付する工程である。
第９の実施形態に係わる半導体装置は以下に説明する別の製造方法によって製造することもできる。
図３９は、第９実施形態に係わる半導体装置の別の製造方法を例示するフローチャート図である。
図３９に例示したように、別の製造方法は、半導体ウェーハに形成された半導体素子が有する前記半導体ウェーハの表面の電極の上に、導電体からなる凸部を形成する工程（ステップＳ２１０）と、前記半導体ウェーハの表面側において前記凸部を絶縁体で覆って第１の封止部を形成する工程と（ステップＳ２２０）、前記半導体ウェーハの裏面側から前記半導体素子の間に前記第１の封止部に至る溝を形成して前記半導体素子を分離する工程（ステップＳ２４１）と、前記溝に絶縁体を埋め込んで第２の封止部を形成する工程（ステップＳ２５１）と、前記第１の封止部を研磨して前記凸部を露出させる工程（ステップＳ２６０）と、前記第１の凸部の上に導電体からなる第１のリードを形成する工程と（ステップＳ２８０）、前記半導体素子の前記裏面の側に導電体からなる第２のリードを形成する工程（ステップＳ２９０）と、前記半導体素子の間において前記第１及び第２の封止部を切断して、半導体装置を分離する工程（ステップＳ２９５）と、を備える。
すなわち、この製造方法では、図２６に例示したフローチャート図において、第２の凸部を形成する工程（ステップＳ２３０）と、第２の封止部を研磨して第２の凸部を露出させる工程（ステップＳ２７０）と、が省略される。
具体的には、以下の方法を採用できる。
図４０は、第９実施形態に係わる半導体装置の別の製造方法を例示する製造工程図である。
まず、図４０（ａ）に表したように、電極４４及び電極４３が形成された半導体ウェーハ５０を準備する。ここで、半導体ウェーハ５０の厚みは、例えば、３００マイクロメートル程度である。
そして、図４０（ｂ）に表したように、電極４４の上に凸部８２Ａを形成する。その方法は、図２３（ｂ）に関して前述したものと同様にすることができる。
次に、図４０（ｃ）に表したように凸部８２Ａを樹脂により埋め込んで第１の封止部７０Ａを形成する。この際には、凸部８２Ａが埋没するように、樹脂を厚く形成する。
次に、図４０（ｄ）に表したように、半導体ウェーハ５０の裏面側からブレード・ダイサにより切断して、半導体ウェーハ５０を切断し、第１の封止部７０Ａの途中に到る溝８５を形成する。分離溝は、半導体ウェーハ５０の裏面に縦横に設けることができる。
次に、図４０（ｅ）に表したように、半導体素子１１を樹脂により埋め込んで第２の封止部７０Ｂを形成する。本具体例では、電極４３が埋没されているが、電極４３の表面が第２の封止部７０Ｂから露出するように第２の封止部７０Ｂを形成しても良い。
次に、図４０（ｆ）に表したように、第１の封止部７０Ａの表面を研磨して凸部８２Ａを露出させる。なお、必要に応じて、第２の封止部７０Ｂの表面を研磨して、電極４３を露出させる。
次に、図４０（ｇ）に表したように、凸部８２Ａの上にリード８２Ｂを形成し、電極４３の上にリード８３Ｂを形成する。リード８２Ｂ及びリード８３Ｂも、例えば銅のメッキにより形成することができ、そのプロセスは、凸部８２Ａを形成するプロセスと同様とすることができる。
次に、図４０（ｈ）に表したように、リード８２Ｂ、８３Ｂの表面に、例えば、ニッケル層とスズ層をこの順にメッキしてメッキ層８２Ｃ、８３Ｃを形成する。メッキ層８２Ｃ、８３Ｃの厚みは、例えば、５〜１０マイクロメートル程度とすることができる。そして、ブレード・ダイサにより分離し、半導体装置が完成する。
このように、工程を省略し、より簡単な工程で半導体装置を製造できる。
図４１は、第９実施形態に係わる半導体装置の別の製造方法を例示するフローチャート図である。
図４１に例示したように、この製造方法は、半導体ウェーハに形成された半導体素子が有する前記半導体ウェーハの裏面側に第２の封止部を形成する工程（ステップＳ３１０）と、前記半導体素子の間において前記半導体ウェーハを切断し、前記第２の封止部の途中に到る溝を形成する工程（ステップＳ３２０）と、前記半導体ウェーハの表面側に第１の封止部を形成する工程（ステップＳ３３０）と、前記第１の封止部に前記半導体素子の前記表面側の電極に達する開口を形成する工程（ステップＳ３５０）と、前記裏面側の前記電極と電気的に接続される第２のリードを形成する工程（ステップＳ３６２）と、前記第１の封止部の前記開口に導電性材料を埋め込んで凸部を形成する工程と（ステップＳ３７１）と、前記表面側の前記電極と電気的に接続される第１のリードを形成する工程（ステップＳ３７２）と、前記第１の封止部と前記第２の封止部の少なくともいずれかを切断して、前記半導体素子を分断する工程（ステップＳ３８０）と、を備える。
すなわち、この製造方法においては、図３３に例示したフローチャート図において、第２の封止部へ開口を形成する工程（ステップＳ３４０）と、前記第２の凸部を形成する工程（ステップＳ３６１）と、が省略される。
具体的には、以下の方法を採用できる。
図４２及び図４３は、第９実施形態に係わる半導体装置のさらに別の製造方法を例示する製造工程図である。
まず、図４２（ａ）に表したように、電極４４及び電極４３が形成された半導体ウェーハ５０を準備する。ここで、半導体ウェーハ５０の厚みは、例えば、３００マイクロメートル程度である。そして、本具体例においては、電極４３は、複数の半導体素子において繋がった形状で、例えば、パターニングされていないものを用いることができる。
そして、図４２（ｂ）に表したように、半導体ウェーハ５０の裏面側に樹脂層からなる第２の封止部７０Ｂを形成する。この形成には、液状樹脂を用いた成型や、トランスファー成型、圧縮成型などの成型を用いることができる。
次に、図４２（ｃ）に表したように、半導体素子の間において半導体ウェーハ５０を切断し、第２の封止部７０Ｂの途中に到る溝８５を形成する。これにより、半導体素子１１は分離されるが、第２の封止部７０Ｂで固定された状態となる。
次に、図４２（ｄ）に表したように、溝８５及び半導体素子１１の周りに樹脂を埋め込んで第１の封止部７０Ａを形成する。この際にも、液状樹脂を用いた成型や、トランスファー成型、圧縮形成などの成型を用いることができる。
次に、図４２（ｅ）に表したように、第１の封止部７０Ａ及び第２の封止部７０Ｂの表面をそれぞれ研磨して薄くする。この時、電極４４は第１の凸部第１の封止部７０Ａの中に埋め込まれ、電極４３は、第１の封止部７０Ａ及び第２の封止部７０Ｂのいずれかからも露出するようにする。
次に、図４２（ｆ）に表したように、第１の封止部７０Ａの表面からレーザなどによる孔開け加工を施すことにより、電極４４に至る孔９０を形成する。
次に、図４３（ａ）に表したように、電極４４の表面をクリーニングし、銅などのシード層９１を無電解メッキにより形成する。
次に、図４３（ｂ）に表したように、孔９０の周囲の第１の封止部７０Ａの表面にレジスト９２を形成する。
次に、図４３（ｃ）に表したように、銅などを電解メッキして、第１の外部電極８２及び第２の外部電極８３を形成する。すなわち、リード８２Ｂ及びリード８３Ｂを形成する。
次に、図４３（ｄ）に表したように、レジスト９２を剥離し、ダイシングシート９４にワークを貼り付けてブレード・ダイサにより切断して、半導体装置に分離する。
その後、図４３（ｅ）に表したように、半導体装置をダイシングシート９４から剥がして、第１の外部電極８２及び第２の外部電極８３の表面にメッキ層８２Ｃ、８３Ｃを形成する。
なお、この場合も、封止部７０の外径は、メッキ層８２Ｃ、８３Ｃの外径より大きくしてもよく、小さくしてもよい。
このように、工程を省略し、より簡単な工程で半導体装置を製造できる。
図４４は、第９実施形態に係わる別の半導体装置の模式的模式図である。
すなわち、同図は、図３４（ｂ）に相当する模式的断面図である。
図４４に表したように、本具体例の半導体装置においては、半導体素子１１の表面に２つの外部電極、すなわち、第１の外部電極８２及び第３の外部電極８４が設けられている。そして、第３の外部電極８４は、半導体素子１１の表面に略平行な第１の主面に対して垂直な方向に突出し、半導体素子１１の表面の電極と接続された凸部８４Ａを有する。なお、同図において、半導体素子１１の電極は省略されている。第３の外部電極８４は、凸部８４Ａとリード８４Ｂとを有し、第３の外部電極８４の表面にはメッキ層８４Ｃが設けられている。
一方、半導体素子１１の裏面には、第２の外部電極８３が設けられ、本具体例では、第２の外部電極８３は凸部を有していない。ただし、本発明はこれに限らず、第２の外部電極８３も凸部を有していても良い。
例えば、半導体素子１１はトランジスタであり、第１の外部電極８２は例えばゲート電極であり、第２の外部電極８３はドレイン電極であり、第３の外部電極８４はソース電極である。
このように、本発明の実施形態において、半導体素子１１の表面と裏面とにそれぞれ設けられる第１の外部電極８２及び第２の外部電極８３の少なくともいずれかが凸部を有していれば良い。そして、半導体素子１１の表面と裏面との少なくともいずれかに設けられた第３の外部電極をさらに備えても良い。この第３の外部電極は凸部を有しても良いし、凸部を有していなくも良い。そして、第３の外部電極は単数でも良く、複数でも良い。
図４５は、本発明の実施形態に係わる半導体装置の実装状態を例示する模式的斜視図である。
図４５に表したように、本発明のいずれか実施形態に係わる半導体装置１０ａは、例えば、基板１８の電極パッド１０２の上にマウント（実装）される。この時、第１の外部電極８２の第１の側面と、第２の外部電極８３の第２の側面と、がマウント面とされる。そして、半導体素子１１は、第１の外部電極８２と第２の外部電極８３との間に配置されている。そして、電極パッド１０２と、第１の外部電極８２及び第２の外部電極８３と、は、例えばハンダ１０４によって電気的に接続される。
本発明の実施形態に係わる半導体装置においては、パッケージの側面全体に電極が形成されるため、実装性に優れる。そして、ウェーハ一括処理による大量生産が可能であり、さらに、フレームや基板を使用しない製造工程であり、低コスト化が可能となる。さらに、従来のワイヤボンディング構造においては長いワイヤのために困難であった低クランプ電圧化が、実施形態に係わる半導体装置においては可能となる。そして、半導体装置が超小型化され、さらに、半導体装置が用いられる電子機器の超小型化も可能となる。
図４６は、本発明の実施形態に係わる半導体装置の実装状態の変形を例示する模式的斜視図である。
図４６に表したように、本発明のいずれか実施形態に係わる半導体装置１０ａが、例えば、基板１８の電極パッド１０２の上にマウント（実装）され、さらに、半導体装置１０ａの上に、本発明のいずれか実施形態に係わる半導体装置１０ｂがマウントされている。例えば、下側の半導体装置１０ａの第１の外部電極８２と上側の半導体装置１０ｂの第１の外部電極８２とが例えばハンダ１０４によって接続され、例えば下側の半導体装置１０ａの第２の外部電極８３と上側の半導体装置１０ｂの第２の外部電極８３とが例えばハンダ１０４によって接続される。このように、本発明の実施形態に係わる半導体装置によれば、半導体装置を積層する実装方法が容易となり、半導体装置が用いられる電子機器のさらなる小型化が可能となる。
図４７は、本発明の実施形態に係わる別の半導体装置の実装状態を例示する模式的斜視図である。
図４７に表したように、図４４に例示した半導体装置１０ｃが、例えば、基板１８の電極パッド１０２ａ、１０２ｂ及び１０２ｃの上にマウント（実装）される。例えば電極パッド１０２ａ、１０２ｂ及び１０２ｃは、第１の外部電極８２、第２と外部電極８３及び第３の外部電極８４に、例えばハンダ１０４によってそれぞれ接続される。この時も、第１の外部電極８２の第１の側面と、第２の外部電極８３の第２の側面と、がマウント面とされ、半導体素子１１は、第１の外部電極８２と第２の外部電極８３との間に配置される。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置を構成する半導体素子、電極、凸部、リード、メッキ層、絶縁体、封止部、導電シート等、各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含有される。
１０、１０ａ、１０ｂ、１０ｃ…半導体装置、 １１…半導体素子、 １２、１３、２７、２８、２９、４１、４２、８２、８３、８４…外部電極、 １２ａ、１３ａ、２７ａ、２８ａ、２９ａ、８２Ａ、８３Ａ、８４Ａ…凸部、 １４…接合剤、 １５、１６…電極、 １７…封止部（絶縁体）、 １８…基板、 ２０…型、 ２１…注入口、 ２２…矢印、 ２４…ドレイン電極、 ２５…ゲート電極、 ２６…ソース電極、 ４０…封止部、 ４１ａ、４２ａ…側面、 ４３、４４…電極、 ４５、４６…バレルメッキ、 ５０…ウェーハ（半導体ウェーハ）、 ５１、５２…固定シート、 ５３、５７、９０…孔、 ５４、５８…導電部、 ５５…ダイシング・ブレード、 ６０、６１…導電性材料、 ７０、７０Ａ、７０Ｂ…封止部、 ８２Ｂ、８３Ｂ、８４Ｂ…リード、 ８２Ｃ、８３Ｃ、８４Ｃ…メッキ層、 ８５…分離溝（溝）、 ８６、８８…導電シート、 ８７、９４…ダイシングシート、 ９１…シード層、 ９２…レジスト、 １０２、１０２ａ、１０２ｂ、１０２ｃ…電極パッド、 １０４…ハンダ

Claims (5)

  1. 対向する表面及び裏面にそれぞれ電極を有する半導体素子と、
    前記半導体素子の前記表面に対して略平行な第１の主面と、前記第１の主面に対して略垂直な第１の側面と、前記第１の主面に対して垂直な方向に突出し前記表面の電極と接続された凸部と、を有する第１の外部電極と、
    前記半導体素子の前記裏面に対して略平行な第２の主面と、前記第２の主面に対して略垂直な第２の側面と、を有し、前記半導体素子の前記裏面の前記電極と接続された第２の外部電極と、
    前記半導体素子と、前記第１の外部電極の凸部と、を覆う絶縁体と、
    を備え、
    前記第１の外部電極の前記第１の側面と、前記第２の外部電極の前記第２の側面と、がマウント面とされ、前記半導体素子が、前記第１の外部電極と、前記第２の外部電極と、の間に配置されたことを特徴とする半導体装置。
  2. 半導体ウェーハに形成された半導体素子が有する前記半導体ウェーハの表面の電極の上に、導電体からなる凸部を形成する工程と、
    前記半導体素子の間に設けられた溝を前記半導体ウェーハの表面に形成する工程と、
    前記凸部の間隙と前記溝とを絶縁体で充填して封止部を形成する工程と、
    前記半導体ウェーハの裏面側を研磨する工程と、
    前記凸部の上に導電体からなる第１のリードを形成する工程と、
    前記半導体素子の前記裏面の側に導電体からなる第２のリードを形成する工程と、
    前記半導体素子の間において前記封止部を切断して、前記半導体素子を分離する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  3. 半導体ウェーハに形成された半導体素子が有する前記半導体ウェーハの表面の電極の上に、導電体からなる凸部を形成する工程と、
    前記半導体ウェーハの表面側において前記凸部を絶縁体で覆って第１の封止部を形成する工程と、
    前記半導体ウェーハの裏面側から前記半導体素子の間に前記第１の封止部に至る溝を形成して前記半導体素子を分離する工程と、
    前記溝に絶縁体を埋め込んで第２の封止部を形成する工程と、
    前記第１の封止部を研磨して前記凸部を露出させる工程と、
    前記第１の凸部の上に導電体からなる第１のリードを形成する工程と、
    前記半導体素子の前記裏面の側に導電体からなる第２のリードを形成する工程と、
    前記半導体素子の間において前記第１及び第２の封止部を切断して、半導体装置を分離する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  4. 前記凸部をメッキにより形成することを特徴とする請求項２または３に記載の半導体装置の製造方法。
  5. 前記第１のリードと前記第２のリードの少なくともいずれかをメッキ法及び導電シートの貼付法の少なくともいずれかにより形成することを特徴とする請求項２〜４のいずれか１つに記載の半導体装置の製造方法。
JP2009058708A 2008-07-28 2009-03-11 半導体装置及びその製造方法 Pending JP2010056517A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2009058708A JP2010056517A (ja) 2008-07-28 2009-03-11 半導体装置及びその製造方法
TW099101953A TWI438879B (zh) 2009-03-11 2010-01-25 Semiconductor device and manufacturing method thereof
KR1020100007005A KR101124099B1 (ko) 2009-03-11 2010-01-26 반도체 장치 및 그 제조 방법
US12/694,534 US8334173B2 (en) 2008-07-28 2010-01-27 Method for manufacturing semiconductor apparatus
CN2010101080170A CN101834148B (zh) 2008-07-28 2010-01-28 半导体装置及其制造方法
US13/676,696 US20130078766A1 (en) 2008-07-28 2012-11-14 Method for manufacturing semiconductor apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008193173 2008-07-28
JP2009058708A JP2010056517A (ja) 2008-07-28 2009-03-11 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012218084A Division JP2013030793A (ja) 2008-07-28 2012-09-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010056517A true JP2010056517A (ja) 2010-03-11

Family

ID=42072069

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009058708A Pending JP2010056517A (ja) 2008-07-28 2009-03-11 半導体装置及びその製造方法
JP2012218084A Pending JP2013030793A (ja) 2008-07-28 2012-09-28 半導体装置の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012218084A Pending JP2013030793A (ja) 2008-07-28 2012-09-28 半導体装置の製造方法

Country Status (3)

Country Link
US (2) US8334173B2 (ja)
JP (2) JP2010056517A (ja)
CN (1) CN101834148B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9373609B2 (en) 2012-10-18 2016-06-21 Infineon Technologies Ag Bump package and methods of formation thereof
JP6534263B2 (ja) 2015-02-05 2019-06-26 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP6965928B2 (ja) * 2017-06-29 2021-11-10 株式会社村田製作所 高周波モジュール
EP4213199A1 (en) * 2022-01-14 2023-07-19 Nexperia B.V. Chip-scale packaged vertical semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61153350U (ja) * 1985-03-13 1986-09-22
JPH02120848U (ja) * 1989-03-14 1990-09-28
JP2004186643A (ja) * 2002-12-06 2004-07-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2004273997A (ja) * 2003-03-12 2004-09-30 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2007317761A (ja) * 2006-05-24 2007-12-06 Renesas Technology Corp 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05347324A (ja) 1992-06-15 1993-12-27 Mitsubishi Electric Corp 半導体パッケージ
JPH0714955A (ja) * 1993-06-23 1995-01-17 Hitachi Ltd 半導体装置およびその製造方法
JPH08279562A (ja) * 1994-07-20 1996-10-22 Mitsubishi Electric Corp 半導体装置、及びその製造方法
JPH10200131A (ja) * 1997-01-08 1998-07-31 Hitachi Ltd 半導体装置およびその製造方法
JP3235586B2 (ja) 1999-02-25 2001-12-04 日本電気株式会社 半導体装置及び半導体装置の製造方法
KR100444228B1 (ko) * 2001-12-27 2004-08-16 삼성전기주식회사 칩 패키지 및 그 제조방법
JP4120377B2 (ja) * 2002-12-04 2008-07-16 松下電器産業株式会社 超小型半導体装置およびその製造方法
US20080217754A1 (en) * 2007-03-08 2008-09-11 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP4503046B2 (ja) * 2007-05-30 2010-07-14 株式会社東芝 半導体装置の製造方法
JP2009152408A (ja) * 2007-12-20 2009-07-09 Toshiba Corp 半導体装置およびその製造方法
JP2009200338A (ja) * 2008-02-22 2009-09-03 Renesas Technology Corp 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61153350U (ja) * 1985-03-13 1986-09-22
JPH02120848U (ja) * 1989-03-14 1990-09-28
JP2004186643A (ja) * 2002-12-06 2004-07-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2004273997A (ja) * 2003-03-12 2004-09-30 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2007317761A (ja) * 2006-05-24 2007-12-06 Renesas Technology Corp 半導体装置

Also Published As

Publication number Publication date
US20130078766A1 (en) 2013-03-28
CN101834148B (zh) 2012-08-29
US20100233856A1 (en) 2010-09-16
US8334173B2 (en) 2012-12-18
JP2013030793A (ja) 2013-02-07
CN101834148A (zh) 2010-09-15

Similar Documents

Publication Publication Date Title
TWI246761B (en) Semiconductor package with build-up layers formed on chip and fabrication method of the semiconductor package
KR102227588B1 (ko) 반도체 장치 및 그 제조 방법
JP5802695B2 (ja) 半導体装置、半導体装置の製造方法
JP3947750B2 (ja) 半導体装置の製造方法及び半導体装置
US7888180B2 (en) Semiconductor apparatus having a first and a second projection portion on opposite surfaces of a semiconductor wafer and method for manufacturing the same
CN205609512U (zh) 半导体封装体
JP2007036014A (ja) 回路装置
US8390013B2 (en) Semiconductor package structure and fabricating method of semiconductor package structure
JP2013030793A (ja) 半導体装置の製造方法
JP2019050302A (ja) 半導体装置
JP2006165411A (ja) 半導体装置およびその製造方法
JP2010109274A (ja) 半導体モジュールおよび半導体モジュールの製造方法
TW201705426A (zh) 樹脂密封型半導體裝置及其製造方法
CN112349603B (zh) 一种功率器件的制作方法、功率器件和电子设备
JP2002280491A (ja) 電子部品およびその製造方法
JP2006303028A (ja) 半導体装置および半導体装置の製造方法
JP6869602B2 (ja) 半導体装置
KR101124099B1 (ko) 반도체 장치 및 그 제조 방법
JP2011155082A (ja) 半導体装置の製造方法
JP4137981B2 (ja) 半導体装置の製造方法
TWI283472B (en) Chip package having a slot type metal film carrying a wire-bonding chip
WO2022113661A1 (ja) 半導体装置
JP2006032871A (ja) 半導体装置
JP4522167B2 (ja) 半導体装置およびその製造方法
TW475247B (en) Semiconductor devices having different package sizes made by using common parts

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130129