JP4120377B2 - 超小型半導体装置およびその製造方法 - Google Patents
超小型半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4120377B2 JP4120377B2 JP2002352424A JP2002352424A JP4120377B2 JP 4120377 B2 JP4120377 B2 JP 4120377B2 JP 2002352424 A JP2002352424 A JP 2002352424A JP 2002352424 A JP2002352424 A JP 2002352424A JP 4120377 B2 JP4120377 B2 JP 4120377B2
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- insulator
- electrode
- semiconductor device
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
Landscapes
- Dicing (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、超小型半導体装置およびその製造方法に関するものであり、特に超小型ダイオードの構造およびその製造方法に適用して有効なものである。
【０００２】
【従来の技術】
従来、縦横高さが零点数ミリといった微小サイズの超小型ダイオードが実現しているが、その構造には、種々のものが提案されている（例えば、特許文献１参照）。
【０００３】
図５は、前記特許文献１に記載された超小型ダイオードの（ａ）斜視図、（ｂ）正面断面図である。
【０００４】
図５（ａ）および（ｂ）において、超小型ダイオード素子チップ１２の一端にカソード電極１４、他端にアノード電極１３を有するタイプの超小型ダイオードであって、カソード電極１４は導電板によって電極端子が形成されてあり、アノード電極１３は導電性被膜によって電極端子が形成されてあり、ダイオード素子チップ１２の側面部の両端子間はカソード電極１４の側面まで覆って、樹脂などの絶縁物１７でモールドされたものである。２０は絶縁膜である。
【０００５】
【特許文献１】
特開２０００−７７４５０号公報（第３頁および図１）
【０００６】
【発明が解決しようとする課題】
このような従来の超小型ダイオードにおいては、一方のアノード電極１３の端子部は５面により形成されているが、他端部のカソード電極１４の端子部は１面により形成されているので、超小型ダイオードを回路基板にはんだ付け実装する際、両電極の端子の表面積の違いにより、はんだのバランスが悪くなって、超小型ダイオードのチップ立ちが生じることが多く、高速実装の大きな妨げとなっているのである。
【０００７】
さらに、カソード電極１４の側面部まで絶縁物が形成される構造であるから、これが実装時のセルフアライメントを無くす要因にもなり、従って前記に上げたようなチップ立ち問題は根本的に解決することができない。
【０００８】
そこで、本発明が解決しようとする課題は、超小型ダイオードのような超小型半導体装置の回路基板実装の際に、チップ立ちが発生しにくく、そしてその結果、基板実装における生産効率が高まって一層の高速実装化を実現することのできる超小型半導体装置の構造、およびそのような超小型半導体装置を低コストで製造することができる製造方法の提案にある。
【０００９】
【課題を解決するための手段】
本発明の超小型半導体装置は、半導体チップの互いに表裏となる一対の端面に異なる電極がそれぞれ形成されており、一方の電極は所望の厚みを有して前記半導体チップの端面を包囲していない５面の多面からなる導電物の電極であり、他方の電極は導電物により前記半導体チップの端面を包囲し５面の多面からなる導電物の電極であり、両電極の５面の表面積が等しく形成され、両電極間の前記半導体チップの側面には絶縁物が形成されているものである。また、前記両電極は、導電性ペーストを塗布し硬化することにより形成された電極、またはめっき厚膜により形成された電極からなるものである。
【００１０】
そしてまた、本発明の超小型半導体装置の製造方法は、半導体ウェーハの第一主面側からスクライビングしてウェーハに溝を形成する第一主面溝形成工程と、前記第一主面溝に絶縁物を埋め込む第一主面絶縁物埋め工程と、前記半導体ウェーハの第二主面側からスクライビングして、前記第一主面絶縁物の底に当接する第二主面溝を形成する第二主面溝形成工程と、前記第二主面溝に絶縁物を埋め込む第二主面絶縁物埋め工程と、前記半導体ウェーハの両主面全面に導電物からなる電極を形成する両主面電極形成工程と、前記全工程を終えた半導体ウェーハを個々の超小型半導体装置に分離するダイシング工程とからなるものである。
【００１１】
また、前記第一主面絶縁物埋め工程後、前記第一主面全面に導電物からなる電極を形成する第一主面全面電極形成工程と、前記半導体ウェーハの第二主面側からスクライビングして、前記第一主面絶縁物の底に当接する第二主面溝を形成する第二主面溝形成工程と、前記第二主面溝に絶縁物を埋め込む第二主面絶縁物埋め工程と、前記第二主面全面に導電物からなる電極を形成する第二主面全面電極形成工程と、前記全工程を終えた半導体ウェーハを個々の超小型半導体装置に分離するダイシング工程とからなる超小型半導体装置の製造方法であってもよい。
【００１２】
そして、前記第一主面絶縁物埋め工程および第二主面絶縁物埋め工程において、いずれか一方の絶縁物を、その絶縁物の代わりに導電物を埋めて電極を形成してもよい。また、前記導電物は、導電ペーストを塗布し硬化することにより形成してもよく、まためっき加工することにより形成してもよい。
【００１３】
以上のような構成の超小型半導体装置およびその製造方法としたことにより、半導体ウェーハレベルの電極形成工程で、半導体ウェーハの第一主面と第二主面とからそれぞれ同じ状態の電極を形成することで、両端面とも同じ形状、同じ表面積の電極端子が形成されるから、両端面のバランスがとれるので、基板実装時のチップ立ちは生じにくくなり、その結果一層の高速実装が実現できる。
【００１４】
【発明の実施の形態】
以下本発明の実施の形態について図面を参照しながら説明する。
【００１５】
（実施の形態）
図１は、本発明の一実施の形態における超小型ダイオード１８を示しており、（ａ）は斜視図、（ｂ）は正面断面図であって、１２は半導体素子チップ、１３はアノード電極、１４はカソード電極、そして１７は樹脂などの絶縁物である。
【００１６】
図２は、本発明の一実施の形態における超小型ダイオードの製造工程のブロック図である。
【００１７】
図３は、図２の製造工程の各工程順に半導体ウェーハ１０の仕掛かり状態を示したもので、ウェーハ１０の一部分を拡大して示した断面図であって、１３はアノード電極、１４はカソード電極、１５は第一主面溝、１６は第二主面溝、１７は第一主面絶縁物、２２は第一主面、２５は第一主面絶縁物、２６は第一主面絶縁物の底部、２７は第二主面、２９は第二主面導電物、３２は第一主面導電物を示している。
【００１８】
そして、図３（ａ）は第一主面溝形成工程、（ｂ）は第一主面絶縁物埋め工程、（ｃ）は第二主面溝形成工程、（ｄ）は第二主面絶縁物埋め工程、（ｅ）は両主面電極形成工程、（ｆ）はダイシング工程直前の状態で１９はスクライブラインである。
【００１９】
図４は、ダイオードの生産工程における通常の前工程において、超小型ダイオード素子チップ１２が、シリコン半導体ウェーハ１０にマトリックス形に配置されて作り込まれた状態を示したもので、（ａ）は平面図、（ｂ）はＸ−Ｘ断面図であって、２２は第一主面（表面）、２７は第二主面（裏面）、１９はスクライビングラインを表している。
【００２０】
さて、図１（ａ）および（ｂ）において、本実施の形態における超小型半導体装置は、チップ形の超小型ダイオードとして構成されたものであって、この超小型ダイオード１８は、ダイオード素子が作り込まれた正方形板形状のチップ１２を備えており、チップ１２の互いに表裏となる第一主面（表面とする）および第二主面（裏面とする）には一対の電極であるアノード電極１３およびカソード電極１４がそれぞれ形成されている。
【００２１】
これらアノード電極１３およびカソード電極１４は、それぞれ銀ペーストによって硬化形成されて機械的かつ電気的に接続されている。
【００２２】
チップ１２の外周面におけるカソード側端子１４とアノード側端子１３の間には、樹脂からなる絶縁物１７が形成されている。
【００２３】
以上の本発明の一実施の形態における超小型ダイオードは、図２の製造工程で製造される。
【００２４】
すなわち、図２の前工程では、図４（ａ）に示すように、半導体ウェーハとしてのダイオードウェーハ１０のサブストレートには、ダイオード素子がチップ部１２毎に作り込まれる。ウェーハ１０には、図３（ａ）の第一主面溝形成工程において、図４に示すように、溝がウェーハ１０の第一主面における隣り合うチップ部１２，１２の境界であるスクライビングライン１９，１９に沿って形成される。
【００２５】
このときスクライビングによる溝の大きさは絶縁物を埋めることを考慮して、幅１５０μｍとし、深さはウェーハ１０の厚さの半分程度とした。但し、この深さはウェーハの厚みの範囲内であれば、どのような深さでも構わない。
【００２６】
次に、図３（ｂ）の第一主面絶縁物埋め工程において、前記工程でできた溝へエポキシ樹脂やガラス等の絶縁物を流し込んで埋める。
【００２７】
次に、図３（ｃ）の工程は、前記ウェーハの反対裏面から前記第一主面溝に対応する部位で、前記先に埋め込まれた絶縁物の底に当接するまで溝を形成する第二主面溝形成工程である。
【００２８】
ウェーハ片面に形成された溝に対応するウェーハの反対裏面の部位にあらかじめ両面アライナー等を用いてスクライビングラインを形成し、そのスクライビングラインに沿って先に埋め込まれた絶縁物の底の位置までの深さでダイシングを行うとよい。
【００２９】
次に、図３（ｄ）の第二主面絶縁物埋め工程においては、前記工程でできた溝へ絶縁物を埋めてウェーハが形成される。
【００３０】
次に、図３（ｅ）の工程で、第一主面と第二主面に銀ペースト等の導電ペーストによる導電物を１００μｍ程度の厚さで形成する。この導電物はめっき被膜で形成しても構わない。
【００３１】
そして、最後に図３（ｆ）に示されるように、フルダイシング工程によってチップとチップの間の絶縁物をダイシングによってフルカットすることにより個々に分断され半導体装置が形成される。
【００３２】
なおまた、図２に示された工程図の第一主面絶縁物埋め工程、次にその上部に電極を形成し、第二主面溝形成工程を実施し、第二主面絶縁物埋め工程を実施、その後、第二主面絶縁物埋め工程の上部に電極を形成し、フルダイシングカットしても超小型半導体装置が作製できる。
【００３３】
更にまた、図２に示される工程図の第一主面絶縁物または第二主面絶縁物の一方を導電物で埋め、絶縁物を埋めた面上部に導電物形成による電極形成、フルダイシングカット工程により超小型半導体装置が作製できる。
【００３４】
【発明の効果】
以上のように本発明の超小型半導体装置およびその製造方法によれば、半導体素子チップの両電極端子の表面積が等しくなり、それぞれ少なくとも５面で形成されていることから、
（１）超小型半導体を回路基板に実装する際に、チップ立ち等の不良発生がないという大変有利な効果が得られる。
（２) 超小型半導体を回路基板へ高速実装した際セルフアライメントが期待できるから生産性がよく低コストにより生産できることが期待できる。
【図面の簡単な説明】
【図１】（ａ）本発明の実施の形態における超小型ダイオードの斜視図
（ｂ）本発明の実施の形態における超小型ダイオードの断面図
【図２】本発明の実施の形態における超小型ダイオードの製造工程図
【図３】（ａ）第一主面溝形成工程におけるウェーハの一部断面図
（ｂ）第一主面絶縁物埋め工程におけるウェーハの一部断面図
（ｃ）第二主面溝形成工程におけるウェーハの一部断面図
（ｄ）第二主面絶縁物埋め工程におけるウェーハの一部断面図
（ｅ）両主面電極形成工程におけるウェーハの一部断面図
（ｆ）ダイシング工程直前のウェーハの一部断面図
【図４】（ａ）前工程における半導体ウェーハの平面図
（ｂ）同ウェーハのＸ−Ｘ断面図
【図５】（ａ）従来の超小型ダイオードの斜視図
（ｂ）従来の超小型ダイオードの断面図
【符号の説明】
１０ 半導体ウェーハ
１２ チップ部
１３ アノード電極
１４ カソード電極
１５ 第一主面溝
１６ 第二主面溝
１７ 第一主面絶縁物
１８ 超小型ダイオード
１９ スクライビングライン
２２ 第一主面
２５ 第一主面絶縁物
２６ 第一主面絶縁物の底
２７ 第二主面
２９ 第二主面導電物
３２ 第一主面導電物
【発明の属する技術分野】
本発明は、超小型半導体装置およびその製造方法に関するものであり、特に超小型ダイオードの構造およびその製造方法に適用して有効なものである。
【０００２】
【従来の技術】
従来、縦横高さが零点数ミリといった微小サイズの超小型ダイオードが実現しているが、その構造には、種々のものが提案されている（例えば、特許文献１参照）。
【０００３】
図５は、前記特許文献１に記載された超小型ダイオードの（ａ）斜視図、（ｂ）正面断面図である。
【０００４】
図５（ａ）および（ｂ）において、超小型ダイオード素子チップ１２の一端にカソード電極１４、他端にアノード電極１３を有するタイプの超小型ダイオードであって、カソード電極１４は導電板によって電極端子が形成されてあり、アノード電極１３は導電性被膜によって電極端子が形成されてあり、ダイオード素子チップ１２の側面部の両端子間はカソード電極１４の側面まで覆って、樹脂などの絶縁物１７でモールドされたものである。２０は絶縁膜である。
【０００５】
【特許文献１】
特開２０００−７７４５０号公報（第３頁および図１）
【０００６】
【発明が解決しようとする課題】
このような従来の超小型ダイオードにおいては、一方のアノード電極１３の端子部は５面により形成されているが、他端部のカソード電極１４の端子部は１面により形成されているので、超小型ダイオードを回路基板にはんだ付け実装する際、両電極の端子の表面積の違いにより、はんだのバランスが悪くなって、超小型ダイオードのチップ立ちが生じることが多く、高速実装の大きな妨げとなっているのである。
【０００７】
さらに、カソード電極１４の側面部まで絶縁物が形成される構造であるから、これが実装時のセルフアライメントを無くす要因にもなり、従って前記に上げたようなチップ立ち問題は根本的に解決することができない。
【０００８】
そこで、本発明が解決しようとする課題は、超小型ダイオードのような超小型半導体装置の回路基板実装の際に、チップ立ちが発生しにくく、そしてその結果、基板実装における生産効率が高まって一層の高速実装化を実現することのできる超小型半導体装置の構造、およびそのような超小型半導体装置を低コストで製造することができる製造方法の提案にある。
【０００９】
【課題を解決するための手段】
本発明の超小型半導体装置は、半導体チップの互いに表裏となる一対の端面に異なる電極がそれぞれ形成されており、一方の電極は所望の厚みを有して前記半導体チップの端面を包囲していない５面の多面からなる導電物の電極であり、他方の電極は導電物により前記半導体チップの端面を包囲し５面の多面からなる導電物の電極であり、両電極の５面の表面積が等しく形成され、両電極間の前記半導体チップの側面には絶縁物が形成されているものである。また、前記両電極は、導電性ペーストを塗布し硬化することにより形成された電極、またはめっき厚膜により形成された電極からなるものである。
【００１０】
そしてまた、本発明の超小型半導体装置の製造方法は、半導体ウェーハの第一主面側からスクライビングしてウェーハに溝を形成する第一主面溝形成工程と、前記第一主面溝に絶縁物を埋め込む第一主面絶縁物埋め工程と、前記半導体ウェーハの第二主面側からスクライビングして、前記第一主面絶縁物の底に当接する第二主面溝を形成する第二主面溝形成工程と、前記第二主面溝に絶縁物を埋め込む第二主面絶縁物埋め工程と、前記半導体ウェーハの両主面全面に導電物からなる電極を形成する両主面電極形成工程と、前記全工程を終えた半導体ウェーハを個々の超小型半導体装置に分離するダイシング工程とからなるものである。
【００１１】
また、前記第一主面絶縁物埋め工程後、前記第一主面全面に導電物からなる電極を形成する第一主面全面電極形成工程と、前記半導体ウェーハの第二主面側からスクライビングして、前記第一主面絶縁物の底に当接する第二主面溝を形成する第二主面溝形成工程と、前記第二主面溝に絶縁物を埋め込む第二主面絶縁物埋め工程と、前記第二主面全面に導電物からなる電極を形成する第二主面全面電極形成工程と、前記全工程を終えた半導体ウェーハを個々の超小型半導体装置に分離するダイシング工程とからなる超小型半導体装置の製造方法であってもよい。
【００１２】
そして、前記第一主面絶縁物埋め工程および第二主面絶縁物埋め工程において、いずれか一方の絶縁物を、その絶縁物の代わりに導電物を埋めて電極を形成してもよい。また、前記導電物は、導電ペーストを塗布し硬化することにより形成してもよく、まためっき加工することにより形成してもよい。
【００１３】
以上のような構成の超小型半導体装置およびその製造方法としたことにより、半導体ウェーハレベルの電極形成工程で、半導体ウェーハの第一主面と第二主面とからそれぞれ同じ状態の電極を形成することで、両端面とも同じ形状、同じ表面積の電極端子が形成されるから、両端面のバランスがとれるので、基板実装時のチップ立ちは生じにくくなり、その結果一層の高速実装が実現できる。
【００１４】
【発明の実施の形態】
以下本発明の実施の形態について図面を参照しながら説明する。
【００１５】
（実施の形態）
図１は、本発明の一実施の形態における超小型ダイオード１８を示しており、（ａ）は斜視図、（ｂ）は正面断面図であって、１２は半導体素子チップ、１３はアノード電極、１４はカソード電極、そして１７は樹脂などの絶縁物である。
【００１６】
図２は、本発明の一実施の形態における超小型ダイオードの製造工程のブロック図である。
【００１７】
図３は、図２の製造工程の各工程順に半導体ウェーハ１０の仕掛かり状態を示したもので、ウェーハ１０の一部分を拡大して示した断面図であって、１３はアノード電極、１４はカソード電極、１５は第一主面溝、１６は第二主面溝、１７は第一主面絶縁物、２２は第一主面、２５は第一主面絶縁物、２６は第一主面絶縁物の底部、２７は第二主面、２９は第二主面導電物、３２は第一主面導電物を示している。
【００１８】
そして、図３（ａ）は第一主面溝形成工程、（ｂ）は第一主面絶縁物埋め工程、（ｃ）は第二主面溝形成工程、（ｄ）は第二主面絶縁物埋め工程、（ｅ）は両主面電極形成工程、（ｆ）はダイシング工程直前の状態で１９はスクライブラインである。
【００１９】
図４は、ダイオードの生産工程における通常の前工程において、超小型ダイオード素子チップ１２が、シリコン半導体ウェーハ１０にマトリックス形に配置されて作り込まれた状態を示したもので、（ａ）は平面図、（ｂ）はＸ−Ｘ断面図であって、２２は第一主面（表面）、２７は第二主面（裏面）、１９はスクライビングラインを表している。
【００２０】
さて、図１（ａ）および（ｂ）において、本実施の形態における超小型半導体装置は、チップ形の超小型ダイオードとして構成されたものであって、この超小型ダイオード１８は、ダイオード素子が作り込まれた正方形板形状のチップ１２を備えており、チップ１２の互いに表裏となる第一主面（表面とする）および第二主面（裏面とする）には一対の電極であるアノード電極１３およびカソード電極１４がそれぞれ形成されている。
【００２１】
これらアノード電極１３およびカソード電極１４は、それぞれ銀ペーストによって硬化形成されて機械的かつ電気的に接続されている。
【００２２】
チップ１２の外周面におけるカソード側端子１４とアノード側端子１３の間には、樹脂からなる絶縁物１７が形成されている。
【００２３】
以上の本発明の一実施の形態における超小型ダイオードは、図２の製造工程で製造される。
【００２４】
すなわち、図２の前工程では、図４（ａ）に示すように、半導体ウェーハとしてのダイオードウェーハ１０のサブストレートには、ダイオード素子がチップ部１２毎に作り込まれる。ウェーハ１０には、図３（ａ）の第一主面溝形成工程において、図４に示すように、溝がウェーハ１０の第一主面における隣り合うチップ部１２，１２の境界であるスクライビングライン１９，１９に沿って形成される。
【００２５】
このときスクライビングによる溝の大きさは絶縁物を埋めることを考慮して、幅１５０μｍとし、深さはウェーハ１０の厚さの半分程度とした。但し、この深さはウェーハの厚みの範囲内であれば、どのような深さでも構わない。
【００２６】
次に、図３（ｂ）の第一主面絶縁物埋め工程において、前記工程でできた溝へエポキシ樹脂やガラス等の絶縁物を流し込んで埋める。
【００２７】
次に、図３（ｃ）の工程は、前記ウェーハの反対裏面から前記第一主面溝に対応する部位で、前記先に埋め込まれた絶縁物の底に当接するまで溝を形成する第二主面溝形成工程である。
【００２８】
ウェーハ片面に形成された溝に対応するウェーハの反対裏面の部位にあらかじめ両面アライナー等を用いてスクライビングラインを形成し、そのスクライビングラインに沿って先に埋め込まれた絶縁物の底の位置までの深さでダイシングを行うとよい。
【００２９】
次に、図３（ｄ）の第二主面絶縁物埋め工程においては、前記工程でできた溝へ絶縁物を埋めてウェーハが形成される。
【００３０】
次に、図３（ｅ）の工程で、第一主面と第二主面に銀ペースト等の導電ペーストによる導電物を１００μｍ程度の厚さで形成する。この導電物はめっき被膜で形成しても構わない。
【００３１】
そして、最後に図３（ｆ）に示されるように、フルダイシング工程によってチップとチップの間の絶縁物をダイシングによってフルカットすることにより個々に分断され半導体装置が形成される。
【００３２】
なおまた、図２に示された工程図の第一主面絶縁物埋め工程、次にその上部に電極を形成し、第二主面溝形成工程を実施し、第二主面絶縁物埋め工程を実施、その後、第二主面絶縁物埋め工程の上部に電極を形成し、フルダイシングカットしても超小型半導体装置が作製できる。
【００３３】
更にまた、図２に示される工程図の第一主面絶縁物または第二主面絶縁物の一方を導電物で埋め、絶縁物を埋めた面上部に導電物形成による電極形成、フルダイシングカット工程により超小型半導体装置が作製できる。
【００３４】
【発明の効果】
以上のように本発明の超小型半導体装置およびその製造方法によれば、半導体素子チップの両電極端子の表面積が等しくなり、それぞれ少なくとも５面で形成されていることから、
（１）超小型半導体を回路基板に実装する際に、チップ立ち等の不良発生がないという大変有利な効果が得られる。
（２) 超小型半導体を回路基板へ高速実装した際セルフアライメントが期待できるから生産性がよく低コストにより生産できることが期待できる。
【図面の簡単な説明】
【図１】（ａ）本発明の実施の形態における超小型ダイオードの斜視図
（ｂ）本発明の実施の形態における超小型ダイオードの断面図
【図２】本発明の実施の形態における超小型ダイオードの製造工程図
【図３】（ａ）第一主面溝形成工程におけるウェーハの一部断面図
（ｂ）第一主面絶縁物埋め工程におけるウェーハの一部断面図
（ｃ）第二主面溝形成工程におけるウェーハの一部断面図
（ｄ）第二主面絶縁物埋め工程におけるウェーハの一部断面図
（ｅ）両主面電極形成工程におけるウェーハの一部断面図
（ｆ）ダイシング工程直前のウェーハの一部断面図
【図４】（ａ）前工程における半導体ウェーハの平面図
（ｂ）同ウェーハのＸ−Ｘ断面図
【図５】（ａ）従来の超小型ダイオードの斜視図
（ｂ）従来の超小型ダイオードの断面図
【符号の説明】
１０ 半導体ウェーハ
１２ チップ部
１３ アノード電極
１４ カソード電極
１５ 第一主面溝
１６ 第二主面溝
１７ 第一主面絶縁物
１８ 超小型ダイオード
１９ スクライビングライン
２２ 第一主面
２５ 第一主面絶縁物
２６ 第一主面絶縁物の底
２７ 第二主面
２９ 第二主面導電物
３２ 第一主面導電物
Claims (8)
- 半導体チップの互いに表裏となる一対の端面に異なる電極がそれぞれ形成されており、一方の電極は所望の厚みを有して前記半導体チップの端面を包囲していない５面の多面からなる導電物の電極であり、他方の電極は導電物により前記半導体チップの端面を包囲し５面の多面からなる導電物の電極であり、両電極の５面の表面積が等しく形成され、両電極間の前記半導体チップの側面には絶縁物が形成されていることを特徴とする超小型半導体装置。
- 前記両電極は、導電性ペーストを塗布し硬化することにより形成された電極からなることを特徴とする請求項１に記載の超小型半導体装置。
- 前記両電極は、めっき厚膜により形成された電極からなることを特徴とする請求項１に記載の超小型半導体装置。
- 半導体ウェーハの第一主面側からスクライビングしてウェーハに溝を形成する第一主面溝形成工程と、前記第一主面溝に絶縁物を埋め込む第一主面絶縁物埋め工程と、前記半導体ウェーハの第二主面側からスクライビングして、前記第一主面絶縁物の底に当接する第二主面溝を形成する第二主面溝形成工程と、前記第二主面溝に絶縁物を埋め込む第二主面絶縁物埋め工程と、前記半導体ウェーハの両主面全面に導電物からなる電極を形成する両主面電極形成工程と、前記全工程を終えた半導体ウェーハを個々の超小型半導体装置に分離するダイシング工程とからなることを特徴とする超小型半導体装置の製造方法。
- 半導体ウェーハの第一主面側からスクライビングしてウェーハに溝を形成する第一主面溝形成工程と、前記第一主面溝に絶縁物を埋め込む第一主面絶縁物埋め工程と、前記第一主面全面に導電物からなる電極を形成する第一主面全面電極形成工程と、前記半導体ウェーハの第二主面側からスクライビングして、前記第一主面絶縁物の底に当接する第二主面溝を形成する第二主面溝形成工程と、前記第二主面溝に絶縁物を埋め込む第二主面絶縁物埋め工程と、前記第二主面全面に導電物からなる電極を形成する第二主面全面電極形成工程と、前記全工程を終えた半導体ウェーハを個々の超小型半導体装置に分離するダイシング工程とからなることを特徴とする超小型半導体装置の製造方法。
- 前記第一主面絶縁物埋め工程および第二主面絶縁物埋め工程において、いずれか一方の絶縁物を、その絶縁物の代わりに導電物を埋めて電極を形成することを特徴とする請求項４または５に記載の超小型半導体装置の製造方法。
- 前記導電物を、導電ペーストを塗布し硬化することにより形成することを特徴とする請求項４、５または６に記載の超小型半導体装置の製造方法。
- 前記導電物を、めっき加工することにより形成することを特徴とする請求項４、５または６に記載の超小型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002352424A JP4120377B2 (ja) | 2002-12-04 | 2002-12-04 | 超小型半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002352424A JP4120377B2 (ja) | 2002-12-04 | 2002-12-04 | 超小型半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004186479A JP2004186479A (ja) | 2004-07-02 |
| JP4120377B2 true JP4120377B2 (ja) | 2008-07-16 |
Family
ID=32754051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002352424A Expired - Fee Related JP4120377B2 (ja) | 2002-12-04 | 2002-12-04 | 超小型半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4120377B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010056517A (ja) * | 2008-07-28 | 2010-03-11 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2002
- 2002-12-04 JP JP2002352424A patent/JP4120377B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004186479A (ja) | 2004-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103109367B (zh) | 可堆叠的模塑微电子封装 | |
| JP4878030B2 (ja) | エッチング処理されたリードフレームを用いる再分散型ハンダパッド | |
| EP2526565B1 (en) | Semiconductor packaging method | |
| US6580161B2 (en) | Semiconductor device and method of making the same | |
| KR100543836B1 (ko) | 멀티칩 모듈 구조체 및 그 제작 방법 | |
| US7271466B2 (en) | Semiconductor device with sidewall wiring | |
| JPH11195733A (ja) | 半導体装置の製造方法、半導体装置用導電性板および半導体装置 | |
| JP2001326295A (ja) | 半導体装置および半導体装置製造用フレーム | |
| JP2000294715A (ja) | 半導体装置及び半導体装置の製造方法 | |
| TW202137423A (zh) | 具有模制金屬互連基板的功率模組及其製造方法 | |
| JPH11191561A (ja) | 半導体装置の製造方法 | |
| JP4120377B2 (ja) | 超小型半導体装置およびその製造方法 | |
| JP3632024B2 (ja) | チップパッケージ及びその製造方法 | |
| JP2001035961A (ja) | 半導体装置及びその製造方法 | |
| JPH1197616A (ja) | マルチチップモジュールおよびその製造方法 | |
| JP2988589B2 (ja) | 比較的高い電圧に適した表面実装用半導体装置及びその製造方法 | |
| JP2000150543A (ja) | 半導体装置の製造方法 | |
| US6281043B1 (en) | Fabrication of hybrid semiconductor devices | |
| US20120104609A1 (en) | Discrete circuit component having copper block electrodes and method of fabrication | |
| JP2004186480A (ja) | 超小型半導体装置の製造方法 | |
| JPH11186465A (ja) | 半導体装置およびその製造方法 | |
| JP2005322773A (ja) | 半導体装置およびその製造方法 | |
| WO2003105213A2 (en) | Method of manufacturing an electronic device | |
| JP2003273287A (ja) | 半導体装置 | |
| JPH0714652U (ja) | 集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040827 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071022 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080401 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080414 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |